SU361524A1 - PULSE DISTRIBUTOR - Google Patents
PULSE DISTRIBUTORInfo
- Publication number
- SU361524A1 SU361524A1 SU1425621A SU1425621A SU361524A1 SU 361524 A1 SU361524 A1 SU 361524A1 SU 1425621 A SU1425621 A SU 1425621A SU 1425621 A SU1425621 A SU 1425621A SU 361524 A1 SU361524 A1 SU 361524A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuits
- outputs
- pulse
- output
- error signal
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1one
Изобретение относитс к импульсной технике и может быть использовано дл выра-ботки последовательности тактовых импульсов, синхронизирующих работу всех устройств цифровой вычислительной машины.The invention relates to a pulse technique and can be used to develop a sequence of clock pulses that synchronize the operation of all devices of a digital computer.
В известных распределител х импульсов отказы или сбои обнаруживают с помощью сигнальных схемных решений или путем внутрисхемного помехоустойчивого кодировани состо ний .распределител .In known pulse distributors, failures or failures are detected by means of signal circuit solutions or by the in-circuit noise-resistant coding of distributor states.
Цель изобретени - повышение надежности - достигаетс тем, что в предлагаемом распределителе и.мпульсов, содержаш,ем два идентичных сдвиговых регистра и устройство формировани сигнала ошибки, выходы каждого триггера одного регистра и выходы соответствующих схем «И другого регистра соединены с входами схем «И устройства формировани сигнала ошибки, выходы которых св заны со входами схем «ИЛИ, вырабатывающих сигнал ошибки.The purpose of the invention is to increase reliability - achieved by the fact that in the proposed distributor and pulses, there are two identical shift registers and an error signal shaping device, the outputs of each trigger of one register and the outputs of the corresponding "And other register" circuits generating an error signal whose outputs are connected to the inputs of OR circuits generating an error signal.
На фиг. 1 приведена блок-схема распределител импульсов; на фиг. 2 - функциональна схема сдвигового регистра; на фиг. 3 - функциональна схема устройства формировани сигнала ошибки.FIG. 1 shows a block diagram of a pulse distributor; in fig. 2 - functional scheme of the shift register; in fig. 3 is a functional diagram of an error signal generation device.
Распределитель импульсов (фиг. 1) состоит из двух идентичных сдвиговых регистров 1 ti 2 на п каналов каждый и устройства формировани сигнала ошибки 3.The pulse distributor (Fig. 1) consists of two identical shift registers 1 ti 2 on n channels each and an error signal generating device 3.
Сдвиговый регистр (фиг. 2) состоит из п схем «И дл формировани выходных . Выпульсов , -- триггеров и инвертораThe shift register (Fig. 2) consists of n And circuits for generating the output. Pulses - Triggers and Inverter
ii
ходы схем «И соединены со входаами триггеров , а выходы триггеров соединены со входами схем «И так, что образуетс сдвиговый регистр, работающий в коде Грэ . Выход 4the strokes of the AND circuits are connected to the inputs of the flip-flops, and the outputs of the flip-flops are connected to the inputs of the circuits And so that a shift register is formed that operates in the Gray code. Exit 4
генератора импульсов (на чертеже не указан) соединен со входами половины схем «И и со входом инвертора «НЕ 5. Выход инвертора «НЕ соединен со входами другой половины схем «И. Выходы схем «И сдвиговых регистров соединены с устройством формировани сигнала ошибки 5 и с внешними устройствами , которые вл ютс нагрузкой распределител импульсов. Выходы триггеров также соединены с устройством формировани сигналаpulse generator (not shown in the drawing) is connected to the inputs of half of the circuits "And and to the input of the inverter" NOT 5. The output of the inverter "is NOT connected to the inputs of the other half of the circuits" I. The outputs of the circuits And the shift registers are connected to an error signal forming device 5 and to external devices that are a pulse distributor load. Trigger outputs are also connected to a signal conditioning device.
сшибки 3.mistakes 3.
Устройство выработки сигналов ошибки (фиг. 3) состоит из 4 схем «И 5, 7 и схем 8-10. Входы схем «И 6 соединены с выходами триггеров сдвигового регистра I и выходами схем «И СлТвигового регистра 2.The device for generating error signals (Fig. 3) consists of 4 circuits "And 5, 7 and circuits 8-10. The inputs of the circuits "And 6 connected to the outputs of the triggers of the shift register I and the outputs of the circuits" And Sltvigovogo register 2.
Входы схем «И 7 соединены с выходами триггеров сдвигового регистра 2 и выходами схем «И сдвигового регистра /. Выходы схем «И 6 соединены с входами схемы «ИЛИThe inputs of the circuits "And 7 connected to the outputs of the triggers of the shift register 2 and the outputs of the schemes" And the shift register /. The outputs of the circuit "And 6 connected to the inputs of the circuit" OR
S, выходы схем «И 7 - с входами схемыS, the outputs of the circuit "And 7 - with the inputs of the circuit
«ИЛИ а выходы схем «ИЛИ 8 и 9 соединены с входами схемы «ИЛИ 10."OR and the outputs of the circuits" OR 8 and 9 are connected to the inputs of the circuit "OR 10.
Распределитель импульсов работает следующим образом.The pulse distributor operates as follows.
На вход каждого сдвигового регистра (фиг. 2) поступает последовательность пр моугольных импульсов с выхода 4 генератора импульсов. Длительности имгаулысов ,и пауеы между ними равны друг другу. Таким образом , последовательность импульсов на выходе инвертора «НЕ 5 в каждом сдвиговом регистре сдвинута по фазе на 180° относительно последовательности импульсов с выхода 4. Оба сдвиговых регистра работают синхронно, цикл их работы равен тактам.The input of each shift register (Fig. 2) receives a sequence of rectangular pulses from the output 4 of the pulse generator. The duration of imgaulys, and the pays between them are equal to each other. Thus, the sequence of pulses at the output of the inverter “NOT 5 in each shift register is phase shifted by 180 ° relative to the sequence of pulses from output 4. Both shift registers operate synchronously, the cycle of their operation is equal to clock cycles.
На схемах «И 6 устройства формирование сигнала ошибки (фиг. 3) провер ютс состо ни триггеров сдвигового регистра / выходными И1М1П улвса;мИ сдвйганого .регистра 2. На схемах «И 7 провер ютс состо ни триггеров сдвигового регистра 2 выходными импульсами сдвигового регистра L Наличие единичного сигнала на выходе любой из схем «И 6, 7 означает отказ или сбой в одном из сдвиговых регистров. Если оба сдвиговых регистра работают синхронно и отказы и сбои в том и другом сдвиговом регистре отсутствуют, то на выходах схем «И 5 и 7 устройства формировани сигнала ошибки отсутствуют единичные сигналы, следовательно, отсутствует и сигнал ошибки. В случае возникновени отказа или сбо , например, в сдвиговом регистре 1, привод щего к исчезновению выходного импульса, триггер, управл емый этим импульсом, не измен ет своего состо ни . Но выходному импульсу сдвигового регистра 2 на выходе соответствующей схемы «И устройства формировани сигнала ошибки по вл етс единичный сигнал, а следовательно, и сигнал ошибки. Если отказ или сбой в сдвиговом регистре / вилс -причиной по влени ложного выходного импульса этого .регистра, то с учетом цик личности работы распределител возможны два случа : выходной импульс этого регистра .по вилс раньше на один такт; выходной импульс этого регистра по вилс позже на k тактов, где k может принимать значени от 1 до п-,1.In the schemes "And 6 of the error signal generation device (Fig. 3), the state of the shift register triggers / output I1M1P ulvs are checked; The presence of a single signal at the output of any of the schemes “And 6, 7 means a failure or failure in one of the shift registers. If both shift registers operate synchronously and there are no failures and failures in either shift register, then at the outputs of the And 5 and 7 circuits of the error signal generation device there are no single signals, therefore, there is no error signal either. In the event of a failure or failure, for example, in the shift register 1, leading to the disappearance of the output pulse, the trigger controlled by this pulse does not change its state. But the output pulse of the shift register 2 at the output of the corresponding circuit "AND the error signal generating device appears a single signal, and consequently, an error signal. If a failure or failure of the shift register / wils occurs due to the appearance of a false output pulse of this register, then taking into account the personality cycle of the distributor, two cases are possible: the output pulse of this register should be one tick earlier; The output pulse of this register is wiles later by k clock ticks, where k can take values from 1 to n-, 1.
В первом случае триггер, управл емый импульсом регистра /, раньше измен ет своеIn the first case, the trigger, controlled by the pulse of the register /, earlier changes its
состо ние. Но выходному импульсу сдвигового регистра 2 на выходе соответствующей схемы «И устройства формировани сигнала ощибки ПОЯВИТСЯ единичный сигнал, а следовательно , и сигнал ошибки.condition. But the output pulse of the shift register 2 at the output of the corresponding circuit "AND the signal shaping device of the error will appear a single signal, and consequently, an error signal.
Во втором случае ложный импульс сдвигового регистра / при условии правильной работы триггеров, управл емых выходными импульсами сдвигового регистра 2, будет причиной по влени единичного сигнала на выходах соответствующих схем «И устройства формировани сигнала ошибки. Таким образом , люба ошибка при выработке любого выходного импульса будет Обна.ружена в течение времени, не превышающего длительности одного такта.In the second case, a false pulse of the shift register /, provided that the triggers controlled by the output pulses of the shift register 2 are working correctly, will cause a single signal at the outputs of the corresponding AND AND error signal generation devices. Thus, any error in the development of any output pulse will be unloaded for a time not exceeding the duration of one clock cycle.
Предмет изобретени Subject invention
Распределитель импульсов, содержащий два идентичных сдвиговых регистра, состо щих из триггеров и схем «И, а также устройство формировани сигнала ошибки, состо щее из схем «И и «ИЛИ, отличающийс тем, что,A pulse distributor containing two identical shift registers consisting of triggers and AND circuits, as well as an error signal generation device consisting of AND and OR circuits, characterized in that
с целью повышени надежности, выходы каждого триггера одного регистра и выходы соответствующих схе.|уг «И другого регистра соединены с входами схем «И устройства формировани сигнала ошибки, выходы которыхin order to increase reliability, the outputs of each trigger of one register and the outputs of the corresponding circuits. And the other register is connected to the inputs of the circuits AND the error signal generation device whose outputs
св заны со входами схем «ИЛИ, вырабатывающих сигнал ошибки.associated with the inputs of the OR circuit generating the error signal.
СигналSignal
ошибниbe wrong
ФигЛFy
V WV w
Сигнал оши&киSignal O & ki
Фиг JFig j
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1425621A SU361524A1 (en) | 1970-04-13 | 1970-04-13 | PULSE DISTRIBUTOR |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1425621A SU361524A1 (en) | 1970-04-13 | 1970-04-13 | PULSE DISTRIBUTOR |
Publications (1)
Publication Number | Publication Date |
---|---|
SU361524A1 true SU361524A1 (en) | 1972-12-07 |
Family
ID=20451749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1425621A SU361524A1 (en) | 1970-04-13 | 1970-04-13 | PULSE DISTRIBUTOR |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU361524A1 (en) |
-
1970
- 1970-04-13 SU SU1425621A patent/SU361524A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4295220A (en) | Clock check circuits using delayed signals | |
SU361524A1 (en) | PULSE DISTRIBUTOR | |
US3056108A (en) | Error check circuit | |
SU424321A1 (en) | REGISTER | |
SU1247876A1 (en) | Signature analyzer | |
SU408354A1 (en) | DEVICE FOR DETERMINATION OF CHANGE CODE CORNER CONVERTER - CODE | |
SU471582A1 (en) | Pulse synchronization device | |
SU1262701A1 (en) | Generator of pseudorandom binary sequence | |
SU1361051A1 (en) | Distributor of cyclic synchronized telecontrol system of railway objects with time-distributed channels | |
SU884094A1 (en) | Pulse train generator | |
SU497718A1 (en) | Device for generating pseudo-random signals of complex structure | |
SU523428A1 (en) | Device for reading information | |
SU902074A1 (en) | Ring shift register | |
SU370629A1 (en) | DEVICE FOR AUTOMATIC VERIFICATION OF CONVERTERS "ANGLE - CODE" | |
SU364089A1 (en) | UNION h; ~~:; - ;: • -; '- • h / yy ^ -' ^^ tm / ^ s. ; : L: ;; - y '^; - ^ l; ^:' ^ "C ^ .h ^^ hi | |
SU1179409A1 (en) | Device for sporadic transmission of supervisory indication signals | |
SU437220A1 (en) | Contactless switch | |
SU488209A1 (en) | Redundant Clock Generator | |
SU1218386A1 (en) | Device for checking comparison circuits | |
SU725236A1 (en) | Device for checking decimal counters | |
SU1312497A1 (en) | Device for measuring errors in codes | |
SU1256092A1 (en) | Device for checking synchronism of reproduced signals | |
SU1485224A1 (en) | Data input unit | |
SU693538A1 (en) | Time interval-to-code converter | |
SU373746A1 (en) | ^ UNION |