SU424321A1

SU424321A1 - REGISTER

Info

Publication number: SU424321A1
Application number: SU1318622A
Authority: SU
Original assignee: А. П. Земл ков
Priority date: 1969-04-04
Filing date: 1969-04-04
Publication date: 1974-04-15

Description

1one

Изобретение относитс к области радиоэлектроники .This invention relates to the field of radio electronics.

Известен регистр, содержащий триггеры с последовательно включенными логическими схемами «И, «ИЛИ во входных цеп х обоих плеч каждого триггера.A register is known that contains triggers with sequentially enabled AND, OR logic in the input circuits of both arms of each trigger.

С целью повышени надежности в предлагаемом устройстве входы схем «И обоих плеч каждого триггера соединены с выходами соответствующих одноименньгх плеч всех предыдущих триггеров и с выходами протиБоноложных плеч всех последующих триггеров , а выход схемы «И одного и другого плеча каждого триггера соединен с одним из входов схемы «ИЛИ противоположпого нлеча следующего триггера.In order to increase the reliability in the proposed device, the inputs of the circuits "And both arms of each trigger are connected to the outputs of the corresponding same arms of all previous triggers and with the outputs of the opposite arms of all subsequent triggers, and the output of the diagram" And one and the other arm of each trigger is connected to one of the inputs of the circuit “OR the opposite of the next trigger.

На чертеже приведена функциональна схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.

Регистр работает следующим образом.The register works as follows.

После подачи импульса установки начального положени все триггеры 1 регистра устанавливаютс в исходное состо ние, например в «1. Ближайщий импульс первого такта, поступающий на входы схем «И 2 нечетных триггеров, через схемы «И, «ИЛИ 3 подаетс на вход левого плеча первого триггера и опрокидывает его в «О. При этом единичный сигнал с левого плеча триггера поступает на вход схемы «И левого плеча второго -триггера. Поэтому ближайщий импульс второго такта через эту схему «И и «ИЛИ поступает на вход левого плеча второго триггера и опрокидывает его в «О. Единичный сигнал с левого плеча второго триггера поступает на вход схемы «И левого плеча третьего триггера и подготавливает ее дл срабатывани при поступлении очередного импульса первого такта и т. д.After applying the initial position impulse, all the triggers of register 1 are reset, for example, "1. The nearest impulse of the first cycle arriving at the inputs of the "AND 2 odd-flip-flop" schemes, through the schemes "AND," OR 3 is fed to the input of the left shoulder of the first trigger and overturns it into the "O. In this case, a single signal from the left shoulder of the trigger enters the input of the “And the left shoulder of the second trigger circuit. Therefore, the next impulse of the second cycle through this scheme “And and“ OR is fed to the input of the left shoulder of the second trigger and overturns it in “O. A single signal from the left shoulder of the second flip-flop is fed to the input of the "And the left shoulder of the third flip-flop" circuit and prepares it to operate when the next pulse of the first cycle arrives, etc.

При опрокидывапии каждого триггера в «О единичный сигнал с его левого нлеча подаетс также па вход схемы «И, правого плеча предыдущего триггера. Это подготавливает ее срабатывание во второй половине цикла работы регистра, пачинающейс после того, как все триггеры установ тс в «О, и единичный сигнал с левого плеча последнего триггера поступит на вход схемы «И иравого плеча первого триггера. Работа регистра во второй половине цикла происходит аналогично , но теперь спгналы поступают через соответствующие входные цепи на правые плечи триггеров и опрокидывают их последовательно в «1. Непрерывна работа замкнутого регистра продолжаетс , если пет парушений пор дка срабатывани триггеров.When each flip-flop is tripped, a single signal from its left null is also given to the input of the AND circuit, the right shoulder of the previous flip-flop. This prepares its triggering in the second half of the register's cycle, which is dead after all the triggers are set to "O" and a single signal from the left shoulder of the last trigger arrives at the input of the "And the other shoulder of the first trigger" circuit. The operation of the register in the second half of the cycle is similar, but now the spgnals come through the corresponding input circuits on the right shoulders of the triggers and overturn them successively in “1. Continuous operation of the closed register continues if the loop is broken for the triggering of the triggers.

В противном случае работа регисгра прекращаетс , так как сигнал на левое (правое) плечо любого триггера поступает при очередном тактовом импульсе в случае, если предыдущи триггер находитс в состо нии «ОOtherwise, the operation of the regisgra stops, since the signal to the left (right) arm of any trigger arrives at the next clock pulse if the previous trigger is in the state

(«1), а следующий в состо нии «1 («О). Если следующий триггер в результате неисправности или действи иомех оказываетс в состо нии «О («1) раньше иредшествую1л ,его, то выходр1ые сигналы с плеч этого триггера ноступают иа входные схемы «Pi предшествующего так, что подготавливают их дл переброса триггера в «1 («О). В то же врем носле иереброса всех предыдупи-1х триггеров в «О («1) на вторые входы схем «И этого триггера подаютс сигпалы, подготавливаюнше их дл переброса триггера в «О («1).("1), and the next in the state" 1 ("O). If the next trigger as a result of a malfunction or action of the home appears to be in the state of "O (" 1) before the previous one, it is, then the output signals from the arms of this trigger do not come in and the input circuits of the prior Pi so that they are prepared to transfer the trigger to "1 ( "ABOUT). At the same time, all the predictions of the 1x triggers in "O (" 1) "were sent to the second inputs of the" And "schemes for this trigger, sigpals were prepared to transfer the trigger to" O ("1).

Таким образом, па входах схелг «И триггера в такте, когда он должен срабатывать, возппкают сигналы разного уровн , тактовые имнульсы не могут npoiiTH на вход триггера и изменить его состо ние, следовательно, не может изменнтьс и состо ние следуюн1;его триггера (сбившегос ). Нормальна работа регистра нарушена и вообще прекращаетс , когда все остальные триггеры устанавлпваютс в состо пне, соотвегствуюн1,ее состо HHIO сбившегос трпггера. При этом сигнал с выхода левой (иравой) схемы «PI каждого триггера подаетс иа вход правой () схемы «ИЛИ следуюи1,его триггера, что позвол ет в течение тактового и iпyльca данного триггера зафиксировать состо ние следующего триггера и не допустить его сбо в течение такта предыдущего триггера (сбо , который не фиксируетс схемой).Thus, at the inputs of the “And trigger” trigger, when it is supposed to trigger, signals of different levels are received, clock clock pulses cannot npoiiTH to the trigger input and change its state, therefore, the next state cannot change; its trigger (decelerated ). The normal operation of the register is broken and generally stops when all other triggers are installed in the state, respectively, its state HHIO crashed triggers. At the same time, the signal from the output of the left (Irava) PI circuit of each trigger is fed to the right input () of the OR circuit1, its trigger, which allows registering the next trigger state during the clock and ipyl of the trigger and preventing it from failing tact of the previous trigger (a fault that is not fixed by the circuit).

Св зи между последним и первым триггерами обеснечивают нереброс первого триггера в соответствуюп1,ем такте в «1 («О), еслп носледннй триггер находитс в состо п1П1 «О («1), что обеспечивает кольиевой режим работы регистра.The links between the last and the first triggers neglect the non-debris of the first trigger in the corresponding cycle in “1 (” O), if the next trigger is in the state “1”, “O (“ 1) ”, which provides a register mode of operation.

Отсутствие конечных импульсов в выходном сигнале (в течение нереходного процесса The absence of final pulses in the output signal (during the non-transition process

остановки регистра после сбо ) обеспечиваетс выходной логической схемой «И, на выходы которой подаютс спгналы со всех триггеров регистра, благодар чему выходной сигнал формируетс только при строго определснпом положеинн всех триггеров.stopping the register after a failure) is provided by an AND output logic circuit, to the outputs of which the signals are sent from all register triggers, whereby the output signal is generated only when all the triggers are strictly defined.

В качестве выходио может быть использована одна из схем «И регистра, фаза сигнала KOTOpoil соответствует требуемой фазе выходного .As an output, one of the “And register” schemes can be used; the phase of the KOTOpoil signal corresponds to the required output phase.

Входы схемы «И должны быть соединеи з1 с соответствующими выходами всех триггеров , кроме своего.The inputs of the circuit “And there must be a connection z1 with the corresponding outputs of all the triggers, except for their own.

Сигнал второго такта регистра должен быть инверсией сигнала первого такта, в результате чего пекоптролируемые c6o}i триггера , сработавшего в течение данного такта и следующего за ним трпггера регистра, не возппкают.The signal of the second cycle of the register must be the inverse of the signal of the first cycle, as a result of which the pec-controlled c6o} i of the trigger that operated during this cycle and the following register trigger do not return.

И р е д .« е т и 3 о б р е т е н и And rede. "Et and 3 about the third and

Регистр, содержапип трпггеры с носледовате .чьно включенными логическими схемами «И. «ИЛИ во входных цен х обоих нлеч каждого триггера, причем один из входов схем «И каждого плеча соедпнен с соответствующе Lnnnoii тактовых пмпульсов, а другой - с ВЫХОДОЛ1 соот)5ете1вующего одноименного плеча нредыдущего трпггера, отлич а к; щ п и е тем, что, с целью повыпшпн надежности, входы схем «И обоих нлеч каждого триггера соединены с выходами соответcTByionuix одноименных нлеч всех предыдущих триггеров п с В1лходамп противоположных плеч всех последуюпиьх триггеров, а выход схемы «И одиого п другого плеча каждого триггера соединен с одним из входов схемы «ИЛИ иротивоположиого плеча следующего триггера. ПЛ Imaxm Лгпак/пThe register contains a type of trggers with nosledovat. Very much included logic circuits "I. "OR in the input prices x both points of each trigger, one of the inputs of the circuits" And each shoulder is connected to the corresponding Lnnnoii clock pulse, and the other from OUTPUT1, respectively) of the next similarly named shoulder of the previous trigger, differs by a to; In order to improve reliability, the inputs of the circuits “And both triggers of each trigger are connected to the outputs of the corresponding TByionuix of the same name of all previous triggers n with V1hodamp of opposite arms of all subsequent triggers, and the output of the circuit“ And one n of the other shoulder of each trigger connected to one of the inputs of the circuit "OR and opposite shoulder of the next trigger. PL Imaxm Lgpak / p