CS232420B1 - Zapojení pro synchronní vyhodnocení signálů z přírůstkových mechanicko elektrických převodníků - Google Patents

Abstract

Vynález se týká oboru automatizační, měřicí e řídicí techniky, kde se pro snímání mechanického posuvu nebo úhlu natočení používá přírůstkových převodníků .(inkrementálních čidel). Zapojení podle vynálezu řeší vyhodnocení výstupních impulsů z těchto čidel bez vzniku chybového signálu při změně snímaného pohybu. Zapojením podle vynálezu, která využívá synchronního řízení, synchronních monostabilaích klopných obvodů, invertořů a součtových a součinových hradel se docílí toho, že vyhodnocení směru snímaného pohybu je uskutečněno dříve, než čítacího pulsu a tím je vyloučeno chybné vyhodnocení snímacího pohybu. Zapojení podle vynálezu lze využít v oborech automatizační, měřicí a řídicí techniky.

Description

Vynález řeší synchronní vyhodnocení signálů z přírůstkových nechanicko elektrických převodníků přírůstku dráhy nebo úhlu netočení s rozlišením směru pohybu. J

Pro převod mechanického posuvu nebo úhlu natočení na elektrický signál jsou často používány přírůstkové převodníky, nazývaná táž inkrementální čidla, která na evám výstupu dávají dva vzájemně posunuté sledy impulsů, v nichž počet impulsů je přímo úměrný přírůstku dráhy nebo úhlu netočení a jejich vzájemná fázová poloha je určena směrem pohybu.

Pro vyhodnocení výstupních impulsů těchto převodníků, tj. jejich počtu a směru pohybu, jsou používány elektronické číslicové obvody, které mohou reagovat buň na úroveň impulsů, . nebo na jejich hrany.

Dosud známá zapojení elektronických vyhodnocovacích obvodů dávají při vyhodnocování úrovně výstupních signálů převodníku v určitá poloze při změně směru chybové výstupní signály. Při vyhodnocování hran může při změně směru dojít k tomu, že impuls opačného směru je generován v době, kdy ještě trvá předchozí impuls a opět dojde k chybnému vyhodnocení.

Uvedené nevýhody odstraňuje synchronní způsob vyhodnocení eignálů z převodníku podle vynálezu, který snímá jednu a touž hranu jednoho z obou výstupních průběhů převodníku.

Na obr. 1 je blokové schéma zapojení, v němž J. je přírůstkový převodník, 2 a 4 jsou monostabilní klopné obvody, řízené taktovacími impulsy, 2 je logický invertor, 2, fi, 2 a 2 jsou logická součinová hradla, 2 je bistabilnl klopný obvod B-S, překlápěný náběžnou hranou a 10 je logické součtové hradlo. Na obr. 2 jsou průběhy signálů v důležitých místech zapojení: 11 a jsou řídicí taktovací impulsy, 13 a 14 jsou výstupní signály převodníku

1. 12 je výstupní signál obvodu 2, li výstupní signál obvodu 4, 12 a 1S jsou výstupní signály obvodů 2 a £, 12 a 2S. jsou výstupní signály obvodů 2 a £, 21 je výstupní signál obvodu 2 a 22 je výstupní signál obvodu l£. Na obr. 3 je přiklad provedení řízeného monostabilního obvodu 2 nebo 4. V tomto obrázku 22 ⁸ 24 jsou klopná obvody typu D, překlápěné náběžnou hranou taktovacího impulsu, např. UH 7474. Na obr. 4 jsou průběhy signálů v důležitých bodech tohoto řízeného monostabilního obvodu. 25 je vstupní signál, je řídící taktovací signál, 27 je signál na výstupu obvodu 23 e 28 je signál na výstupu obvodu 24·

Základní princip zapojení podle vynálezu je následující: Prvý výstup převodníku 1 je připojen jednak přímo na signálový vstup řízeného monostabilního klopného obvodu 2, jednak přes invertor J na signálový vstup řízeného monostabilního klopného obvodu 4. Na paralelně spojené řídicí vstupy obvodů 2 a 4 je přiveden prvý vnějěí taktovací signál 11. Výstupy obvodů 2 a 4 jsou poředě připojeny na prvé vstupy logických součinových hradel 2 a 2, jejichž paralelně spojené druhé vstupy jsou připojeny na druhý výstup převodníku 1. Výstupy obvodů 2 a 2 jsou připojeny na vývodní svorky 17 a 18.

V rozšířeném zapojení jsou výstupy obvodů 2 ⁸ 2 pořadě připojeny na prvé vstupy logických součinových hradel 2 a 8, na jejichž druhé, paralelně spojené vstupy je přiveden druhý vnější taktovací signál 12· Výstup obvodu 2 je dále připojen na nulovací vstup bistabilního klopného obovdu 2> na jehož nastavovací vstup je připojen výstup obvodu 2· Výstup obvodu 2 je připojen na vnější svorku 21· Výstupy obvodů 7 a 8 jsou jednak připojeny na vstupy logického součtového hradla 10. jehož výstup je připojen na vnějěí svorku 22i jednak jsou připojeny na vnější svorky 19 a 22·

Činnost zapojení je zřejmé z průběhu signálů na obr. 2, činnost řízeného monostabilního klopného obvodu je zřejmá z průběhu signálů na obr. 4.

Bezchybná činnost obvodu podle vynálezu je zajištěna tehdy, nepřijdou-li dvě vyhodnocované hrany za sebou v době kratší, než je opakovači doba taktovacích impulsů 11. Tato situace vzhledem k mechanickým vlastnostem převodníku a dovolenému kmitočtu taktovacích impulsů prakticky nemůže nastat. Hradlování impulsů druhým taktovacím kmitočtem 12 v obvodech 2 a fi zajištuje dokonalé oddělení výstupních impulsů při změně směru těsně za snímanou hranou výstupního signálu převodníku. Na výstupu 19.popřípadě 17 jsou všechny impulsy, vytvo řené při záporném smyslu otáčení. Na výstupu 22 jsou všechny, tedy kladné i záporné impulsy, přičemž jejich znaménka je určeno stavem klopného obvodu 2» jehož výstup je na výstupu 21.

Claims (3)

1. Zapojení pro synchronní vyhodnocení signálů z přírůstkových mechanicko-elektrických převodníků, vyznačené tím, že prvý výstup převodníku (1) je připojen jednak přímo na signálový vstup řízeného monostabilního obvodu (2), jednak přes invertor (3) na signálový vstup řízeného monostabilního klopného obvodu (4), přičemž paralelně spojené řídicí vstupy klopných obvodů (2, 4) jsou určeny pro prvý taktovací signál (11), kdežto výstupy klopných obvodů (2, 4) jsou pořádá připojeny na prvá vstupy logických hradel (5, 6), jejichž paralelně spojená druhá vstupy jsou připojeny na druhý výstup převodníku (i), zatímco jejich výstupy jsou připojeny na vývodní svorky (17, 18).

2. Zapojení podle bodu 1, vyznačené tím, že výstupy obvodů (5) a (6) jsou dále pořadě připojeny na prvé vstupy logických součinových hradel (7) a (8), na jejichž paralelně spojené druhá vstupy je připojen druhý taktovací signál (12), přičemž výstupy obvodů (7) a (8) jsou připojeny na vývodní svorky (19) a (20).

3. Zapojení podle bodů 1 a 2, vyznačená tím, že výstupy obvodů (5) a (6) jsou připojeny na nulovací a nastavovací vstup obvodu (9), jehož výstup je připojen na vývodní svorku (21), kdežto výstupy obvodů (7) a (8) jsou dále připojeny na vstupy logického součtového hradla (10), jehož výetup.je připojen na vývodní svorku (22).