CS231016B1 - Zapojeni pro synchronní vyhodnocení signálů z přírůstkových mechanicko elektrických převodníků se zvýšenou rozlišovací schopností - Google Patents

Abstract

Vynález se týká oboru automatižační a řídící techniky, kde se pro snímání mechanického úhlu posuvu nebo úhlu natočení používá přírůstkových převodníků, nazývaných též inkrementální čidla. Zapojení .podle vynálezu řeěí vyhodnoceni impulsů přírůstkových mechanicko elektrických převodníků, bez vzniku chybového impulsu při změně směru snímaného pohybu « se zvýšenou rozlišovací schopností. Zapojením podle vynálezu, které využívá synchronního způsobu řízení, obvodu nonekviválance a obvody pro porovnaní úrovní stavu před a po změně snímaného pohybu, včetně synchronních monostabilníeh obvodů se docílí toho, že vyhodnocení směru snímaného pohybu je uskutečněno s časovým předstihem Dřed generováním čítacího pulsu odpovídajícího směru snímaného pohybu. Zapojení podle vynálezu lze využít v oborech automatižační, měřicí a regulační techniky.

Description

Vynález se týká zapojení pro synchronní vyhodnocení signálů, z přírůstkových mechanicko elektrických převodníků, se zvýSenou rozlišovací schopností, nazývaných též Inkrementální Sídla, bez vzniku chybového impulsu při zmgnS směru snímaného pohybu.

Převod mechanického posuvu nebo úhlu natočení je často prováděn přírůstkovými převodníky, inkrementálními čidly, které na svém výstupu dávají dva vzájemně posunuté sledy pulsů, jejichž počet je přímo úměrný přírůstku dráhy nebo úhlu natočení a jejichž fázový úhel je určen směrem snímaného pohybu.

Pro vyhodnocení výstupních impulsů těchto převodníků, tj. jejich počtu a směru pohybu, jsou používány číslicové elektronické obvody, které mohou reagovat buj na úroveň impulsů nebo na jejich hrany, a to na jednu nebo na obě hrany jednoho nebo obou impulsových průběhů, přičemž při vyhodnocování více hran se zvySuje rozlišovací schopnost převodu.

Dosud známá zapojení číslicových elektronických obvodů při vyhodnocování změny směru snímaného pohybu zaznamenávají chybné čítání, nebol dochází k tomu, že impuls opačného směru pohybu je generován v době, kdy jeStě trvá předchozí impuls něho při generování impulsu opačného pohybu nebyla jeětě změna pohybu vyhodnocena.

Uvedené nevýhody odetraňuje synchronní způsob vyhodnocení signálů z převodníků v zapojení podle vynálezu. Zapojení reaguje na každou hrenu dvou vzájemně posunutých sledů pulsů na výstupu převodníku a tím elektricky zvyěujě rozlišovací schopnost převodu·,

Synchronním způsobem řízení a využitím obvodů nonekvlvalance, s obvody pro porovnání stavu úrovní před a po změně snímaného pohybu, včetně synchronních monostabilních obvodů se docílí toho, že vyhodnocení směru snímaného pohybu je uskutečněno e časovým předstihem před generováním čítacího pulsu odpovídajícího směru snímaného pohybu.

Na obr. 1 je bloková schéma zapojení, v němž 1 je přírůstkový převodník a výstupy Jl • 12» 2 je binární dělič se vstupem 21 a Inversním výstupem 22, 2» 2, 5 · 12 jsou bistabilní klopné obvody typu D s datovými výstupy 21, 21» 51 a 131. taktovacími vstupy 22» 22, 52 a 132, přímými výstupy 22> 22, 53 a 133 a inversními výstupy 22 · 13*. překlápěné náběžnou hranou taktovacích impulsů, 5 · Z jsou logické obvody nonekvlvalence se vstupy 51» 52» XI a £2 a inversními výstupy 63 a 73, 5 je invertor se vstupem 51 a výstupem 52, 5, li · 12 jsou monostabilní klopná obvody se vstupy 51» 101 · 121. taktovacími vstupy 52, 102 a 122. inversními výstupy 93 a 103 a přímým výstupem 123_f JJ. je logicky součinový obvod se vstupy 111 a 112 a přímým výstupem 113, a 14 a J5 jsou logické součinové obvody se vstupy 141, i 42. 151, 152 a inversními výstupy 143 a 153. 1 Je vstup vnějěího taktovacího kmitočtu,

S je výstup impulsů v kladném směru otáčení a £ je výstup impulsů v záporném směru otáčení.

M je výstup, na kterém je informace o směru otáčení čidla a který netuší být použit.

Na obr. 2 jsou průběhy signálů v důležitých bodech zapojení podle obr. 1. A je průběh taktovacích impulsů na vstupu 21 binárního děliče 2» 2 je průběh taktovacích Impulsů na Inversním výstupu 22 binárního děliče 2» £ a £ jsou průběhy signálů na výstupech 11 a 12 převodníku 1, £ a £ jsou průběhy signálů na přímých výstupech 22 a 22 bistabilních klopných obvodů 2 a 2» £ je invertovaný výstup logického obvodu nonekvlvalance 2 invertorem 5, B a £ jsou výstupy monostabilních klopných obvodů 5 a 15» jí je výstup 113 logického součinového hradla li» K je přímý výstup 53 bistabilního klopného obvodu 5, £ je inverzní výstup 52 logického obvodu nonekvlvalence 5, £ je přímý výstup 134 bistabilního klopného obvodu 12» 2 je výstup 123 monostabilního klopného obvodu 12, £ a £ jsou inverzní výstupy 143 a 153 logických součinových hradel 12 a 15·

Princip zapojení podle vynálezu jo následující: Výstupy Jl a J2 přírůstkového převodníku 1 jzou po řadě připojeny na datové vstupy 21 · 41 bistabilnlch klopných obvodů 2 · 2» jejichž paralelně spojené taktovaeí vstupy 22 22 jsou připojeny na Inversní výstup 22 binárního děliče 2· Přímé výstupy 33 a 22 bistabilních klopných obvodů 2 * A přípoje3

2310,6 ny na vstupy 7i a72 logického obvodu nonekvivalenee 2, přímý výstup JJ bistabilniho klopného obvodu J je dále připojen na vstup £2 logického obvodu nonekvivalenee £. Inversní výstup 44 bistabilniho klopného obvodu A je připojen na datový vstup ÍL bistabilniho klopného obvodu 5., jehož taktovací vstup 52 je připojen ne přímý výstup 113 logického součinového obvodu li, který je dále připojen na vstup 121 monostabilního klopného obvodu 12·«« taktovací vstup i 32 bistabilniho klopného obvodu J_l· Přímý výetup 5J bistabilniho klopného obvodu 5, je připojen na vstup 6i logického obvodu nonekvivalenee £, jehož inversní výstup £J je připojen ne detový vstup JJl bistabilniho klopného obvodu jj. Přímý výstup JJJ bistabilniho klopného obvodu 13 je připojen ne vstup 141 logického součinového obvodu JA, inversní výstup 134 bistabilniho klopného obvodu il je připojen jednak na vstup 151 logického součinového obvodu 15. jednak je připojen k vývodní svorce U. Inversní výstupy 143 a; 153 logických aoučinových obvodů JA a Ji jaou připojeny na vývodní svorky fi a £. Inversní výstup 21 logického obvodu nonekvivalenee 2 je připojen jednak přímo na vatup 2l monostabilmího klopného obvodu 2, jednak přes invertor £ na vstup lOl monostabilního klopného obvodu 10. Inversní výstupy 93 a 103 monostabilních klopných obvodů J » li jaou připojeny na vstupy 111 a 112 logického součinového obvodu Ji· Inversní výstup 123 monostabilního klopného obvodu 12 je připojen na paralelné spojené vstupy 142 a 152 logických součinových obvodů 14 a 15.· Paralelně spojené taktovací vstupy 92. 102 a 122 monostabilních klopných obvodů 2, 10 12 jsou připojeny na vstupní svorku A, na kterou je zároveň přiváděn vnější taktovací kmitočet.

činnost zapojení je zřejmá z průběhu signálů na obr. 2.

Claims (1)

1. Zapojení pro synchronní vyhodnocení signálu z přírůstkových mechanicko elektrických převodníků se zvýšenou rozlišovací schopností, vyznačující se tím, že výstupy (11) a (12) přírůstkového převodníku (1) jsou po řadě připojeny na datové vstupy (31, 41) bistabilních klopných obvodů (3, 4), jejichž paralelně spojené taktovací vstupy (32, 42) jsou připojeny na inversní výstup (22) bistabilniho děliče (2), kdežto přímé výstupy (33, 43) histabilních klopných obvodů (3, 4) jsou připojeny aa vstupy (71, '72) logického obvodu nonekvivalence (7), přímý výstup (33) bistabilniho klopného obvodu (3) je déle připojen na vstup (62) logického obvodu nonekvivalenee (6), zatímco inversní výstup (44) bistabilniho klopného obvodu (4) je připojen na datový vstup (5,) bistabilniho klopného obvodu (5), jehož taktovací vstup (52) je spojený taktovacím vstupem (132) bistabilniho klopného obvodu (13), jenž je dále spojen se vstupem (121) monostabilního klopného obvodu (12) a zárověň je připojen na přímý výstup (1,3) logického součinového obvodu (11), přičemž přímý výstup (53) bistabilniho klopného obvodu (5) je připojen na vstup (6,) logického obvodu nonekvivalence (6), jehož inversní výstup (63) je připojen datový vstup (131) bistabilniho klopného obvodu (13), jehož přímý výstup (133) je připojen na vstup (14,) ldgického součinového obvodu (14), kdežto inversní výstup (134) bistabilniho klopného obvodu (13) je připojen jednak na vstup (151) logického součinového obvodu (15), jednak k vývodní svorce (M), dále inversní výstupy (143, 153) logických součinových obvodů (14, 15) jsou připojeny na vývodní svorky (0, P), zatím co inversní výstup (73) logického obvodu nonekvivalenee (7) je připojen jednak přímo na vstup (91) monostabilního klopného obvodu (9), jednak přes invertotr (6) na vstup <10,) monostabilního klopného obvodu (10), přičemž inversní výstupy (93, 103) monostabilních klopných obvodů (9, 10) jsou připojeny na vstupy (111, 1,2) logického součinového obvodu (11), inversní výstup (123) monostabilního klopného obvodu (,2) je připojen na paralelně spojené vstupy (142, 152) logických součinových obvodů <14, 15), přičemž paralelně spojené taktovací vstupy (92, 102, ,22) monostabilních klopných obvodů (9, 10, ,2) jsou připojeny na vstup (21) binárního děliče (2), který jě zároveň připojen ke vstupní svorce (A), na kterou jaou aoučaaně přiváděny taktovací pulsy.