CS226464B1 - Zapojení spojovací jednotky číslicového počítače - Google Patents

Description

Vynález se týká zapojení spojovací jednotky číslicového počítače, určené zejména ke spojení tohoto číslicového počítače s reverzibilním čítačem.

Až dosud se spojení číslicového počítače s reverzibilním čítačem provádí pomocí vstupní jednotky pro úpravu vstupních impulsů, která sestává z klopných obvodů, časových obvodů a různých logických členů, které slouží též pro blokování čítače bšhem přenosu.

Tato vstupní jednotka je připojena k reverzibilnímu čítači, který je ještě vybaven obvodem pro dotaz a odpovětí a nulování. Reveczibilní čítač je pak připojen na spojovací deeku číslicového počítače, která obsahuje vstupní vyrovnávací paměí. a logické obvody pro adresaci a řízení přenosu mezi reverzibilním čítačem a číslicovým počítačem. Jiné řešení využívá nereverzibilního čítače a obvodem pro nulování a blokování vstupních impulsů, přičemž čítač je zařazen do multlplexního systému, ve kterém je vybírána jeho adresa pomocí dekodéru adresy. Nereverzibilní čítač se pak připojuje na vstupní sběrnici, která vede na spojovací desku číslicového počítače, která rovněž obsahuje vyrovnávací pamšti pro data, adresu a logické obvody ppo řízení přenosu mezi multiplexním systémem a číslicovým počítačem.

Nevýhodou uvedených řešení je, že do čítačů jednak nelze zapisovat a jednak čítače nemohou generovat přerušovací signál pro číslicový počítač, takže mohou pracovat pouze v dotazovacím režimu. Další nevýhodou je to, že bšhem přenosu stavu čítače do číslicového počítače je zablokován vstup impulsů do čítače a tím může dojít ke ztrátě impulsů, které přijdou do čítače v době blokování. Nevýhodou je též to, že tyto čítače vyžadují vyrovnávací paměti pro přenos dat a u řešení s nereverzibilnía čítačem ještě přibývá multiplexní systém, což vše prodlužuje cestu i dobu přenosu signálů do číslicového počítače, nehledě na skutečnost, že nereverzibilní čítač je pouze dopředný.

Uvedené nevýhody odstraňuje zapojení spojovací jednotky číslicového počítače, které sestává z impulsního čidla, vysílače impulsů, přijímače impulsů, tvarovače impulsů, impulsního dekodéru, reverzibilního čítače, vyhodnocovacího bloku, součinového bloku, pemělového bloku, dvou součtových bloků, časového bloku a číslicového počítače.

Podstatou zapojení spojovací jednotky podle vynélezu je to, že výstup impulsního čidla je přes vysílač impulsů a přijímač impulsů zepojen na impulsní vstup tvarovače Impulsů, jehož výstup je připojen na impulsní vstup impulsního dekodéru, jehož výstup je paralelné spojen s impulsním vstupem reverzibilního čítače a s druhým logickým vstupem druhého součtového bloku, jehěž výstup je přes časový blok připojen na přerušovací vstup číslicového počíteče. Na datový vstup číslicového počítače je zapojen výstup součinového bloku, jehož funkční vstup je spojen jednak s výstupem reverzibilního čítače a jednak s datovým vstupem vyhodnocovacího bloku, jehož výstup je připojen ne první logický vstup druhého součtového bloku.

Nulovací výstup číslicového počítače je pek spojen s třetím logickým vstupem prvního součtového bloku, řídicí vstup s druhým logický® vstupem prvního součtového bloku, záznamový výstup se zapisovacím vstupem reverzibilního čítače, datový výstup s datovým vstupem reverzibilního čítače, čtecí výstup jednak se záznamovým vstupem pamětového bloku a jednak s hradícím vstupem součinového bloku a hodinový výstup jednak se vzorkovacím vstupem tvarovače impulsů a jednak s mazacím vstupem pamětového bloku. Výstup panelového bloku je zapojen ne první logický vstup prvního součtového bloku, jehož výstup je připojen k nulovacímu vstupu reverzibilního čítače.

Výhodou zapojení spojovací jednotky podle vynálezu je to, že spojovací jednotka může generovat přerušovací signál při každém impulsu nebo při dosažení nulového stavu. Při komunikaci reverzibilního čítače s číslicovým počítačem, tj. při čtení, zápisu, nulování e pří nečítévéní impulsů nezatěžuje spojovací jednotka vůbec.čaeově číslicový počítač e ani u ní nemůže dojít ke ztrátě impulsů. Delší výhodou je, že nevyžaduje žádné vyrovnávací paměti, jelikož čtení, zápis, nulování a nečítévéní impulsů jsou vzájemně česově odděleny·

Zapojení spojovací jednotky číslicového počítače podle vynélezu je příkladně schematicky znázorněno blokovým schématem na připojeném výkresu.

Jak patrno z blokového schématu sestává spojovací jednotka podle vynálezu z impulsního čidla £, což je např. fotoelektrický snímač impulsů, vysílače £ impulsů, což je v daném případě vysílač proudových impulsů a přijímače £ impulsů, což je např. přijímač proudových impulsů. Dále pak spojovací jednotka sestává z tvarovače £ impulsů, realizovaného klopnými obvody, impulsního dekodéru £, což je např. kombinační logika nebo programovatelné pamět, reverzibilního čítače 6., tvořeného klopnými obvody a vyhodnocovacího bloku £, což jsou v daném případě kombinační logické obvody. Nedílnou součástí spojovací jednotky je pak jeětě součinový blok 8, což je např. hradlo, pamělový blok £, tvořený peměti typu RS, dva součtové bloky 10. 11 realizované nepř. logickými obvody a časový blok 12. tvořený monostabilním obvodem. Spojovací jednotka je pek podle vynálezu zapojena k příslušnému číslicovému počítači 13. což je v daném případě např. 16bitový minipočítač.

Jednotlivé bloky £ až 13 jsou pak zapojeny tak, že výstup impulsního čidla £ je přes vysílač 2. Impulsů a přijímač £ impulsů zapojen na impulsní vstup £ tvarovače £ impulsů, jehož výstup je připojen k impulsnímu vstupu £ impulsního dekodéru £, Jehož výstup je paralelně spojen s impulsním vstupem X reverzibilního čítače 6. a s druhým logickým vstupem £ druhého součtového bloku 11. jehož výstup je přee časový blok 12 připojen ne přeruSovaci vstup Ji číslicového počítače 13. Na datový vstup £ číslicového počítače ££ je napojen výstup součinového bloku g, jehož funkční vstup k je spojen jednak a výatupem reversibilnlho čítače 6 a jednak s datovým vstupem £ vyhodnocovacího bloku Z, jehož výstup jo připojen na první logický vstup χ druhého součtového bloku ££.

Nulovací výstup £ číslicového počítače 13 je pak spojen s třetím logickým vstupem a prsního součtového bloku 10_f řídioí výstup χ s druhý· logickým vstupem _g prvního součtového bloku £0, záznamový výstup χ,⁸® zapisovacím vstupm h reverzibilního čítače 2, datový výstup jj s datovým vstupem g reverzibilního čítače 6_, čtecí výstup v_ jednak se záznamovým vstupem m paměťového bloku 2. a jednak s hradícím vstupem X součinového bloku f3 a hodinový výstup jí jednak se vzorkovacím vstupem d, tvaroveče £ impulsů a jednak s mazacím vstupem ϋ paměťového bloku 2· Výstup paměťového bloku 2 J^e zapojen na první logický vstup <> prvního součtového bloku 10. jehož výstup je připojen k nulovacímu vstupu χ reverzibilního čítače 6.

Funkce spojovací jednotky podle vynálezu je následující. Impulsy z impulsního čidla X jsou vedeny na impulsní vstup a, vysílače 2 impulsů, dále ne impulsní vstup b přijímače 2 impulsů a na impulsní vstup £ tvaroveče £ impulsů, na jehož vzQrkovací vstup d jsou vedeny hodinové impulsy z hodinového výstupu ji číslicového počítače JJ. Tvarovač £ impulsů vytvoří z každé hrany vstupního Impulsu krátký Impuls, synchronizovaný s hodinami číslicového počítače 13. Tyto impulsy jaou dekódovány- v impulsním dekodéru í, takže podle směru vstupních impulsů vychází z impulsního dekodéru 2 již impulsy pro dopředný nebo zpětný směr čítání, které dovede reverzibilní čítač 2 zpracovat. Impulsní dekodér 2 lze též nastavit tak, že dělí impulsy dvěma nebo čtyřmi tím, že některé impulsy potlačí.

Výstupní signál raverzibilniho čítače 6 je veden jednak na datový vstup 2 vyhodnocovacího bloku 2. pro vyhodnocení nulového stavu reverzibilního čítače 2 a jednak na funkční vstup k součinového bloku 8, kde je tento signál propouštěn impulsem na hradicím vstupu X, který vychází ze čtecího výstupu χ číslicového počítače 13. Tento čtecí výstupu χ je ovládán čtecí instrukcí číslicového počítače 13 a je vytvářen v jiném taktu číslicového počítače 22, než je jeho hodinový výstup jí. Tímto opatřením se zamezí, aby se reverzibilní čítač 2 zároveň posouval a právě se četl jeho stav, což by mohlo vést k chybné činnosti.

Je-li pak hradicí vstup χ součinového bloku 8 v činnosti, jsou data z reverzibilního čítače 2 přenášena přes detový vstup a do číslicového počítače 22· skončení čtení se vyžle též ze čtecího výstupu χ číslicového počítače 13 přes záznamový vstup m paměťového bloku 2 signál pro nulování reverzibilního čítače 2· Tento signál je mazán při následujícím hodinovém signálu, který je veden na mazací vstup n paměťového bloku 2· Při zápisu do reverzibilního čítače 2 ⁸® vyšlou přes detový výstup w číslicového počítače 11 ne datový vstup g reverzibilního čítače 2 příslušná data a prostřednictvím záznamového výstupu χ číslicového počítače 13 se tato deta do reverzibilního čítače 2 zapíší. Zapisovací vstup h reverzibilního čítače 2 J® ovládán zepisovací instrukcí číslicového počítače 13. která se vyskytuje ve stejném taktu jako čtecí instrukce.

Reverzibilní čítač 2 J^e možno nulovat z prvního součtového bloku 10 jednak od paměťového bloku 2, jednak z řídicího výstupu y číslicového počítače 13 a jednak z nulovacího výstupu χ číslicového počítače 13. který je generován při zapnutí tohoto číslicového počítače 13 jako počáteční nulování. Nulování z řídicího výstupu y číslicového počítače 22 se provádí ve stejném taktu jako čtení či zápis řídicích instrukcí. Volbu jednotlivých nulování je možno provést nezakreslenými drátovými propojkami, které jsou součástí prvního součtového bloku 10. žádost o přerušení činnosti číslicového počítače 13 lze provést dvěma způsoby, a to při nulovém stavu reverzibilního čítače 2» hebo při každém impulsu reverzibilního čítače 2· Signály, které tuto žádost generují jsou vedeny na logické vstupy r, s druhého součtového bloku 22.·

Nezakresletými drátovými propojkami, které jsou součástí logických vstupů r, s. druhého součtového bloku 11 lze zvolit vysíláni některé z těchto dvou žádostí o přerušení nebo je úplně potlačit. Výstupní signál z druhého součtového bloku 11 je veden přes časový blok 12. kde je upraven na krátký impuls, na přerušovací vstup fl číslicového počítače 13. Volba způsobu činnosti umožňuje zvolit si požadovaný režim podle použité aplikace. Jedná se zejména o tyto způsoby činnosti. Do reverzibilního číteče 2, který lze nulovat, lze si zapisovat a v latu číst, přičemž při dosažení nulového stavu vysílá tento žádost o přeruše226464 ni, činnost reverzibilního čítače ji lze jeětě déle modifikovat, a to dle propojení výěe uvedených propojek, které jsou součástí součtóvých bloků, 1 0 11 a které byly již dříve popsány.

Spojovací jednotkou podle vynálezu lze s výhodou použít pro měření dráhy pohybujícího se materiálu, ale i pro jakékoliv jiné aplikace, zejména tam, kde je třeba rozlišovat směr impulsů, Lze ji použít na rozličných válcovacích třetích a jiných technologických zařízeních, aniž by se podstata vynálezu měnila.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení spojovací jednotky číslicového počítače, sestávající z impulsního čidla, vysílače impulsů, přijímače impulsů, impulsního dekodéru, reverzibilního čítače, vyhodnocovacího bloku, součinového bloku, paměťového bloku, dvou součtových bloků, časového bloku a · číslicového počítače, vyznačující se tím, že výstup impulsního čidla (1) je přes vysílač (2) impulsů a přijímač (3) impulsů zapojen na impulsní vstup (c) tvarovače (4) impulsů, jehož výstup je připojen k impulsnímu vstupu (e) impulsního dekodéru (5), jehož výstup je paralelně spojen s impulsním vstupem (f) reverzibilního čítače (6) a s druhým logickým vstupem (a) druhého součtového bloku (11), jehož výstup je přes časový blok (12) připojen na přerušovací vstup (/1) číslicového počítače (13), na jehož datový vstup («) je zapojen výstup součinového bloku (8), jehož funkční vstup (k) je spojen jednak s výstupem reverzibilního čítače (6) a jednak s datovým vstupem (j) vyhodnocovacího bloku (7), jehož výstup je připojen na první logický vstup (r) druhého součtového bloku (11), přičemž nulovací výstup (z) číslicového počítače (13) je spojen s třetím logickým vstupem (q) prvního součtového bloku (10), řídicí výstup (y) s druhým logickým vstupem (p) prvního součtového bloku (10) záznamový výstup (x) se zapisovacím vstupem (h) reverzibilního čítače (6), datový výstup (w) s datovým vstupem (g) reverzibilního čítače (6), čtecí výstup (v) jednak se záznamovým vstupem (m) paměťového bloku (9) a jednak s hradícím vstupem (1) součinového bloku (8) a Ředinový výstup (u) jednak se vzorkovacím vstupem (d) tvarovače (4) impulsů a jednak s mazaéím vstupem (n) paměťového bloku (9), jehož výstup je zapojen na první logický vstup (o) prvního součtového bloku (10), Jehož výstup je připojen k nulovacímu vstupu (i) reverzibilního čítače (6).