CS224743B1 - Zapojení samočinného počítače - Google Patents
Zapojení samočinného počítače Download PDFInfo
- Publication number
- CS224743B1 CS224743B1 CS397282A CS397282A CS224743B1 CS 224743 B1 CS224743 B1 CS 224743B1 CS 397282 A CS397282 A CS 397282A CS 397282 A CS397282 A CS 397282A CS 224743 B1 CS224743 B1 CS 224743B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- module
- outputs
- inputs
- transmission module
- address
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims description 61
- 230000015654 memory Effects 0.000 claims description 44
- 239000000872 buffer Substances 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 13
- 230000008439 repair process Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Description
Vynález se týká zapojení samočinného počítsče obsahujícího jednak soubor vstupních ,s výstupních modulů a jednak hlavní paměl a operační procesor, vybavený ještě rychlou vyrovnávací pamětí, tak zvanou pamětí cache.
Samočinné počítače tohoto typu mají různé struktury, lišící se počtem a složitostí ^použitých přenosových modulů - přenosových procesorů, způsobem připojení modulů k hlavní fpaměti a způsobem zapojení operačního procesoru a rychlé vyrovnávací paměti. Známá zapojasní mejí jednu sběrnici, která slouží ks spojení přenosových modulů s rychlou vyrovnávací ípamětí prostřednictvím bloku pro transformaci adresy. Kromě toho je rychlá vyrovnávací paiměl spojena s operačním procesorem a s hlavní pamětí. U jiného známého zapojení jsou přenosové procesory - kanály - spojeny prostřednictvím zvláštní vyrovnávací paměti a zvláštního bloku operačního procesoru a rychlou vyrovnávací pamětí - cache, která je dále spojena s hlavní pamětí.
Jiné systémy jsou uspořádány tak, že operační procsosr mé až tři vyrovnávací paměti, přes které je připojen k řadičům jednoho nebo více bloků hlavní paměti. K těmto řadičům jsou připojény ještě řídící jednotky pro přístup do paměti a teprve k nim periferní přenosové procesory. Toto uspořádání má přednost v bezprostředním styku procesoru s hlavní pamětí, nevýhodou je komplikovanost celého uspořádání i složitost funkcí řídicích bloků styku.
Nevýhodou známých zapojení je to, že neumožňují přímý přístup z přenosových procesorů
224743 2 a z operačního procesoru do hlavní paměti, takže v případě poruchy vyrovnávací paměti je celý systém vyřazen z provozu. Nevýhodou jiných zapojení je to, že přenosové moduly, pro připojení vnějších pamětí a přídavných zařízení, nejsou navzájem nezávislé, ale obsahují společnou část, oož jednak zmenšuje možnosti stsvabnicovosťi a jednak znemožňuje pokračování v činnosti při poruše společné části.
*
Nevýhodou systémů s jedinou směrnicí je to, že musí být dimensováns pro největší toky · dat.v systému, to je mezi operačním procesorem a hlavní pamětí. To vyžaduje řešení buč větíi ší šířkou sběrnice, což znamená větší množství materiálu, nebo zvýšením rychlosti, což znamená značné nároky na prvkovou základnu.
Uvedené nevýhody odstraňuje zapojení samočinného počítače podle vynálezu, jehož podstata spočívá v tom, že adresová a příznaková část hlavní sběrnice ja připojena na adresové a příznakové vstupy/výstupy operačního modulu operačního procesoru, na adresové a příznakové vstupy/výstupy organizačního modulu, na adresové a příznakové vatupy/výstupy servisního modulu, na adresové a příznakové vstupy/výstupy prvního přenosového modulu, na adresové a příznakové vstupy/výstupy, druhého přenosového modulu a tak déle až na adresové a příznakové vetupy/výatupy n-tého přenosového modulu a datová část hlsvní sběrnice je připojena na datové vetupy/výatupy operačního modulu operačního procesoru, na datové vstupy/ výstupy organizačního modulu, na datové vstúpy/výstupý servisního modulu, na-datoví vatupy/výstupy prvního přenosového modulu, na datové vstupy/výstupy druhého přenosového modulu a tak dále až na datové vstupy/výstupy n-tého přenosového modulp a sběrnice hlavní paměti, je spojena a datovými vstupy/výstupy vyrovnávací paměti operačního procesoru, se Vstupy/výstupy pro kontrolu a opravu organizačního modulu s a datovými vstupy/výstupy hlavní paměti a adresový vstup hlsvní paměti ja spojen a výstupem sdregy organizačního modelu a samostatné vedeni organizačního modulu je spojeno se vstupy/výstupy pro samostatné vedení organizačního modulu, se vstupy/výstupy pro samostatné vedení operačního procesoru, se vstupy/výstupy pro samostatné vedení hlsvní paměti, se vstupy/výstupy pro samostatné vedení servisního modulu, se vstupy/výstupy pro samostatné vedení prvního, přenosového modulu, aa vstupy/výstupy pro samostatné vedení druhého přenosového modulu a tak dále až ae Vstupy/výstupy pro samostatné vedení n-tého přenosového modulu β sběrnice konzolových ze- ; řízení je spojena se servisním modulem a sběrnice vnějších zařízení prvého přenosového modulu je spojena s prvním přenosovým modulem, sběrnice vnějších zařízení druhého přenosového modulu je spojena a druhým přenosovým modulem a tak dále 8Ž sběrnice vnějších zařízení n-tého přenosového modulu je spojena s n-tým přenosovým modulem.
Výhodou aamočinného počítače podle vynálezu je, že může pracovat i bez rychlé vyrovnávací paměti prostřednictvím společné sběrnice, na kterou jeou připojeny jakoperační procesor, tak hlavní pamět přes blok označovaný jako organizátor tak i přehoaové moduly.
To lze využít pro záložní provoz bez rychlé vyrovnávací paměti.
Další výhodou je, že při zapojení podle vynálezu je možné vyjít při návrhu z přenotových modulů β jednotným interfacem na sběrnici. Výkonem počátsče přitom není omezován schopnostmi: této sběrnice, protože největší množství dat se přenáší mezi hlavní pamětí a operačním procesorem zvláštní cestou.
Samočinný počítač podle vynálezu, jehož jedno možná zapojení je znázorněno na přiloženém výkresu, se skládá z hlavní paměti j, organizačního modulu Jg, servisního moduluj, prvního přenosového modulu 51. druhého přenosového modulu 52 až n-tého přenosového modulu 5n s operačního procesoru 1, který je tvořen operačním modulem 11 s vyrovnávací pamětí 12.
Jednotlivé bloky počítače jsou spolu spojeny souborem sběrnie a vedení.
Adresová s příznaková část 011 hlavní sběrnice _Q1 je připojena na adresové a příznakové vstupy/výstupy 111 operačního modulu 11 operačního procesoru 1, dále ne adresové a příznakové vstupy/výstupy 21 organizačního modulu 2, na adresové a příznakové vstupy/výstupy 41 servisního modulu 4, na adresové s příznakové vstupy/výstupy 511 prvního přenosového modulu na adresové a příznakové vstupy/výstupy 521 druhého přenosového modulu 52 a tek dále až konečně na adresové a příznakové vstupy/výstupy 5nl n-tého přenosového modulu 5a·
Datová část 012 hlavní sběrnice Ol je připojena na datové vstupy/výstupy 112 operačního modulu 11 operačního procesoru 1, dále na datové vstupy/výstupy 22 organizačního modulu 2, na datové vstupy/výstupy 42 servisního modulu 4 a též na datové vstupy/výstupy 512 prvního přenosového modulu 51, na detové vstupy/výstupy 522 druhého přenosového modulu 52 a tak dále až konečně na datové vstupy/výstupy 5n2 n-tého přenosového modulu 5n.
Sběrnice 02 hlavní paměti je spojena s datovými vstupy/výstupy 1202 vyrovnávací paměti 12 operačního procesoru 1, déle se vstupy/výstupy pro kontrolu s opravu 202 organizačního modulu 2 a s datovými vstupy/výstupy 302 hlavní paměti 2· Adresový vstup 34 hlavní paměti je spojen s výstupem adresy 24 organizačního modulu 2.
Samostatné vedení 013 organizačního modulu je spojeno se vstupy/výstupy 23 pro samostatné vedení organizačního mbdulu jg, dále se vstupy/výstupy ll3 pro samostatné vedení operačního procesoru 1, se vstupy/výstupy 33 pro samostatné vedení hlavní paměti J, se vstupy/výstupy 43 pro samostatné vedení servisního modulu £ a dále též na vstupy/výstupy 513 pro samostatné vedení prvního přenosového modulu 51, 80 vstupy/výstupy 523 pro samostatné vedení druhého přenosového modulu 52 a tak dála až konečně se vstupy/výstupy 5n3 pro samostatné vedení n-tého přenosového modulu 5n.
řro připojení přídavných zařízení k samočinnému počítači je určena řada speciálních sběrnice. Sběrnice 04 konzolových zařízení je spojená se servisním modulem 4, sběrnice 051 vnějších zařízení prvého přenosového modulu je spojena s prvním přenosovým modulem 51. sběrnice 052 vnějších zařízení druhého přenosového modulu je spojena s druhým přenosovým modulem 52 a tak dále až konečně sběrnice 05n vnějších zařízení n-tého přenosového modulu je spojena s n-tým přenosovým modulem 5n.
Modifikace zapojení samočinného počítače podle vynálezu může spočívat v tom, že samostatné vedení 013 organizačního modulu 2 je součástí hlavní sběrnice Ol.
V samočinném počítači podle vynálezu jsou operační procesor 1, servisní modul 4, první přenosový modul 51 a druhý přenosový modul 5j až n-tý přenosový modul 5n schopny samo224743 statné činnosti. Operační procesor 1 provádí instrukce uložené v hlavní paměti 3, přenosové moduly zajišlují přenos dat mezi hlavní pamětí 2 a přídavnými zařízeními jsou připojena prostřednictvím eběrnic C51 až O5n vnějších zařízení prvního ež n-tého přenosového modulu. Servisní modul 4 zajišluje kromě servisních s kontrolních funkcí také přenos dat mezi hlavní pamětí j a konzolovými zařízeními, připojenými sběrnicí 04 konzolových zařízení. Organizační modul 2 umožňuje ostatním modulům přístup k datům v hlavní paměti j.
Během provozu počítače se vyžadují různé komunikace mezi moduly navzájem nebo mezi moduly a hlavní pamětí 3. Při těchto komunikacích dochází buď k přenosu dat či řídicích informací, nebo k předání povelů za účelem řízení modulů podle potřeb probíhajícího programu. Komunikace mezi moduly se uskutečňují po hlavní sběrnici Q1 a někdy též sběrnici 02 hlavní paměti formou jednoduchého nebo vícenásobného přenosu v rámci jednoho spojení dvou modulů. Ve využívání hlavní sběrnice 01 respektivě sběrnice 02 hlavní paměti se moduly střídejí. Provoz na těchto sběrnicích řídí organizační modul 2 prostřednictvím signálů, vysílaných na samostatné vedení 013 organizačního modulu.
Při vzájemných komunikacích mezi-operačním procesorem 1, servisním modulem 4 a prvním až n-tým přenosovým modulem 51 až 5n se používá hlavní sběrnice 01. Modul, kterému jsou sběrnice přiděleny, vysílá na adresovou a příznakovou část 011 hlavní sběrnice 01 tak zvanou adresu, které podrobně určuje druh přenosu, jeho směr i volaný modul. Po datové části 012 hlavní sběrnice 01 (šířka toku 2 slabiky) proběhne jednoduchý přenos dat předepsaným směrem. Spojení ukončí volený modul vysláním příznaků na adresovou a příznakovou část 011 hlavní sběrnice 01.
Přenos dat mezi přenosovými moduly s hlavní pamětí j probíhá obdobně. Volaným modulem je v tomto případě vždy organizační modul 2, který zprostředkuje přístup k datům v hlavní paměti 3. Slovo dat určené adresou na výstupu adresy 24 organizačního modulu 2 se nejprve přenese po sběrnici 02 hlavní paměti (šířka slova 8 alabik) do organizačního modulu 2, který zajistí jejich kontrolu, případně opravu. V případě přenosu dat z paměti do modulu předá organizační modul 2 na datovou část 012 hlavní sběrnice Q1 v závislosti na druhu přenosu například jednu, dvě nebo postupně 4krát 2 slabiky z předečteného slova a ukončí přenos vysláním příznaků na adresovou a příznakovou část 011 hlavní sběrnice 01.
Fři přenosu dat z některého modulu do hlavní paměti 2 zamění organizační modul 2 v předečteném slově jednu, dvě nebo všech 8 slabik a změněné slovo zapíše zpět do hlavní paměti J. Spojení ukončí organizační modul 2 vysláním příznaků.
Při přenosu dat mezi operačním procesorem 1 a hlavní pamětí J se též využívá adresové a příznaková část 011 hlavní sběrnice 01, avšak přesun dat proběhne po sběrnici 02 « hlavní paměti. Při čtení dat se z hlavní paměti 3 vybaví čtyři sousední slova a přenesou se postupně po sběrnici 02 hlavní peměti do vyrovnávací paměti 12 operačního procesoru 1. Při.zápisu dat do paměti lze v adresovaném slově zaměnit jednu ež 8 slabik. Organizační i modul 2 zamění podle údajů v adrese na adresové a příznakové části 011 hlavní sběrnici 01 některé slabiky v původním předečteném slově novými slabikami, vyslanými z vyrovnávací pa- ; mě ti 12 operačního procesoru 1. Takto vzniklé slovo zepíše organizační modul 2 ůo hlavní í paměti J. V obou případech směru přenosu dat ukonči spojení organizační modul 2 vysláním příznaků na adresovou a příznakovou část 011 hlavní sběrnice 01.
Při poruše vyrovnávací paměti 12 operačního procesoru 1 lze přenášet data mezi operačním procesorem 1 a hlavní pamětí J po datové části 012 hlavní sběrnice 01 stejným způsobem jako u přenosových modulů, což umožňuje pokračování a dokončení výpočtu, byt se sníženým výkonrem.
Funkce samočinného počítače podle vynálezu zůstává stejná i při jiných šířkách toku dat po datové části 012 hlavní sběrnice 01 respektive sběrnice 02 hlavní paměti než je Uvedeno v předcházejícím popisu.
Claims (2)
- i. Zapojení samočinného počítače s operačním procesorem, vybaveným rychlou vyrovnávací pamětí a se souborem vstupních a výstupních modulů, vyznačují se tím , že adresová a příznaková část (011) hlavní sběrnice (ul) je připojena na adresové a příznakové vstupy/výatupy (111) operačního modulu (ll) operačního procesoru (1), na adresové a příznakové vstupy/výatupy (21) organizačního modulu (2), na adresové a příznakové vstupy/výatupy (41) servisního modulu (4), na adresové a příznakové vstupy/výstupy (511) prvního přenosového modulu (51), na adresové a příznakové vstupy/výstupy (521) druhého přenosového modulu (52) a tak déle až na dresové a příznakové vstupy/výstupy (5nl) n-tého přenosového modulu (5n) a datová část (012) hlavní sběrnice (01) je připojena na datové vstupy/výstupý (012) operačního modulu (11) operačního procesoru (1), na datové vstupy/výstupy (22) organizačního modulu (2), na datové vstupy/výstupý (42) servisního modulu (4), na datové vstupy/výstupý (512) prvního přenosového modulu (51), na datové vstupy/výstupý (522) druhého přenosového modulu (52) a tak déle až na datové vstupy/výstupý (5n2) nrtého přenosového modulu (5n) a sběrnice (02) hlavní paměti je spojena s datovými vstupy/výstupý (1202) vyrovnávací paměti (12) operačního procesoru (1), ae vstupy/výatupy pro kontrolu a opravu (202) organizačního modulu (2) a s datovými vstupy/výatupy (302) hlavní paměti (3) a adresový vstup (34) hlavní paměti je spojen s výstupem adresy (24) organizačního modulu (2) a samostatné vedení (013) organizačního modulu je spojeno se. vstupy/výatupy (23) pro samostatné vedení organizačního modulu (2), se vstupy/výstupý (113) pro samostatné vedení operačního procesoru (1), se v stupy/výstupy (33) pro samostatné vedení hlavní paměti (3), se vstupy/výstupý (43) pro samostatné vedení servisního modulu (4), se vstupy/výatupy (513) pro samostatné vedení prvního přenosového modulu (51), ss vstupy/výstupý (523) pro samostatné vedení druhého přenosového modulu (52) a tak déle až se vstupy/výatupy (5n3) pro samostatné vedení n-tého přenosového modulu (5n) a sběrnice (04) konzolových zařízení je spojena se servisním modulem (4) a sběrnice (051) vnějších zařízení prvého přenosového modulu je spojena s prvním přenosovým modulem (51), sběrnice (052) vnějších zařízení druhého přenosového modulu je spojena s druhým přenosovým modulem (52) s tak dále sž sběrnice (O5n) vnějších zařízení n-tého pře nosového modulu je spojena s n-tým přenosovým modulem (5n).
- 2. Zspojení samočinného počítače podle bodu 1, vyznačující ae tím , že samostatné vedení (013) organizačního modulu (2) je součástí hlavní sběrnice (01).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS397282A CS224743B1 (cs) | 1982-05-28 | 1982-05-28 | Zapojení samočinného počítače |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS397282A CS224743B1 (cs) | 1982-05-28 | 1982-05-28 | Zapojení samočinného počítače |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS224743B1 true CS224743B1 (cs) | 1984-01-16 |
Family
ID=5381337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS397282A CS224743B1 (cs) | 1982-05-28 | 1982-05-28 | Zapojení samočinného počítače |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS224743B1 (cs) |
-
1982
- 1982-05-28 CS CS397282A patent/CS224743B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547880A (en) | Communication control apparatus for digital devices | |
| US3984819A (en) | Data processing interconnection techniques | |
| KR930016874A (ko) | 병렬 데이타 프로세서 및 마이크로프로세서 | |
| US5664142A (en) | Chained DMA devices for crossing common buses | |
| US6002883A (en) | System with intersystem information links for intersystem traffic having I/O traffic being transmitted to and from processor bus via processor means | |
| CS224743B1 (cs) | Zapojení samočinného počítače | |
| US5726895A (en) | Combined two computer system | |
| JPH09506731A (ja) | マルチプロセッサ・システム用バス構造 | |
| JPS60138664A (ja) | 所要デ−タバス幅の異なる装置群のためのデ−タバス方式 | |
| RU2547216C1 (ru) | Цифровая вычислительная машина | |
| US6434646B1 (en) | Signal distribution system and method based on bus arrangement | |
| US20020075860A1 (en) | High density serverlets utilizing high speed data bus | |
| CA1212742A (en) | Communication control apparatus for digital devices | |
| KR910005479Y1 (ko) | Cpu간 통신을 위한 공유 입출력 포트회로 | |
| KR100231486B1 (ko) | 멀티 프로세서 시스템에서의 데이터 패스 로직 | |
| KR100216255B1 (ko) | 멀티프로세서 시스템의 인터페이스 처리회로 | |
| KR19980055995A (ko) | 프로세서간 통신 데이터의 손실을 방지할 수 있는 이중화구조를 갖는 통신시스템 | |
| KR0126417B1 (ko) | 다중채널 입출력 제어장치 | |
| JPS60209864A (ja) | デ−タ伝送用回路装置 | |
| JPH03282901A (ja) | サーボ制御装置 | |
| JPS5864562A (ja) | 信号処理装置 | |
| KR20030049381A (ko) | 이중화장치 | |
| JPH02153436A (ja) | 二重化システムにおけるアドレス配置方式 | |
| JPH0638249B2 (ja) | マイクロコンピュータ | |
| JPS63138448A (ja) | 多重プロセツサ処理システムにおけるバス制御方式 |