CS216009B1 - Zapojení obvodu pro detekci chybějících hodinových impulsů v systému záznamu dvojí frekvence - Google Patents
Zapojení obvodu pro detekci chybějících hodinových impulsů v systému záznamu dvojí frekvence Download PDFInfo
- Publication number
- CS216009B1 CS216009B1 CS508880A CS508880A CS216009B1 CS 216009 B1 CS216009 B1 CS 216009B1 CS 508880 A CS508880 A CS 508880A CS 508880 A CS508880 A CS 508880A CS 216009 B1 CS216009 B1 CS 216009B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- flip
- flop
- circuit
- clock pulses
- recording system
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Vynález se týká oboru výpočetní technika. Vynález řeší detekci adresních značek (adres mark) realizovaných vypuštěním několika hodinových impulsů v systému záznamu dvojí frekvence. Podstata vynálezu spočívá v zapojení logického součinového obvodu dvou monostabilních klopných obvodů, dvou zpožďovacích obvodů a alespoň jednoho klopného obvodu. Počet těchto klopných obvodů se řídí počtem chybějících hodinových impulsů, které se mají detektovat. Vynálezu může být využito v oboru výpočetní techniky, zejména jako součásti separátoru dat pro systém záznamu dvojí frekvence a také v oboru regulační techniky
Description
Vynález se týká zapojení obvodu pro detekci chybějících hodinových impulsů v systému záznamu dvojí frekvence, které sleuží k určení adresních značek (adres mark). Je vhodné zejména pro detekcí několika následně po sobě chybějících hodinových impulsů.
K tomuto účelu se dosud používá poměrně komplikovaných zapojení ε čítači. Tato zapojení jsou složitá a tím i drahé, jsou méně spelehlivá a špatně diagnostikovatelná.
Uvedené nedostatky odstraňuje zapojení obvodu pro detekci chybějících hodinových impulsů v systému záznamu dvojí frekvence podle vynálezu, jehož podstata spočívá v tom, že inverzní výstup prvního monostabilního klopného obvodu je spojen s nrvním vstupem logického so.u£inovéhc obvodu, jehož druhý vstup je spojen s inverzním výstupe· druhého monostabilního klopného obvodu a jehož výstup je spojen s hodinovým vst-”-em jednoho nebo více klopných obvodů, přičemž datový vstup prvního klopného obvoc ie přes první zpožďovací obvod spojen s kladným výstupem druhého monostabilního klopného obvodu a kladný výstup prvního, druhého, třetího... (m-l)-tého klopného obvodu je spojen s datovým vstupem vždy následujícího klopného obvodu, tedy druhého, třetího ... m-tého klopného obvodu, přičemž inverzní výstup m-tého klopného obvodu je spojen s nulovacími vstupy prvního, druhého, třetího ... (m-l)-tého klopného obvodu a nulovací vstup m-tého klopného obvodu je spojen přes tvarovací obvod a druhý zpožďovací obvod s kladným výstupem druhého monostabilního klopného obvodu.
Výhodou tohoto zapojení je jednoduchost, nízké pořizovací i provozní náklady, vysoká spolehlivost a snadná diagnostikovatelnost.
Zapojení obvodu pro detekci chybějících hodinových impulsů nedle vynálezu je blíže popsáno za pomoci obrázků n a nřipojeném výkresu, kde obr. 1 znázorňuje blokové schéma základního zapojení obvodu podle vynálezu a obr. 2 ukazuje blokové schéma příkladu zapojení obvodu podle vynálezu pro detekci čtyř následně po sobě chybějících hodinových impulsů.
V zapojení na obr. 1 je první vstup 71 logického součinového obvodu 7 spojen s inverzním výstupem 51 prvního monostabilního klopného obvodu 5 prodlužujícího hodinové impulsy. Druhý vstup 72 logického součinového obvodu 7 je spojen s inverzním výstupem 62 druhého monostabilního klopného obvodu 6 prodlužujícího datové impulsy. Výstup 73 logického součinového obvodu 7 je spojen s hodinovým vstupem 11 klopného obvodu 1. Datový vstup 12 klopného obvodu 1 je přes první zpožďovací obvod 8 spojen s kladným výstupem 61 druhého monostabilního klopného obvodu 6. Nulovací vstup 13 klopného obvodu 1 je přes tvarovací obvod 10 a druhý zpožďovací obvod 9 spojen s kladným výstupem 61 druhého monostabilního klopného obvodu 6.
Do prvního monostabilního klopného obvodu 2 8e přivádějí hodinové impulsy, které tento obvod prodlužuje. Datové impulsy se prodlužují v druhém monostabilníA klopném obvodu 6. Zpoždění prodloužených datových impulsů se provádí ve zpožďovacím obvodu 8. Existence těchto zpožděných prodloužených datových impulsů je podmínkou pro nahození klopného obvodu 1. Vlastní nahození klopného obvodu 1 se provádí náběžnou hranou signálu na výstupu logického součinového obvodu 7, který provádí logický součin inverzních prodloužených hodinových impulsů a inverzních prodloužených datových impulsů. Nahození klopného obvodu 1 signalizuje detekci chybějícího hodinového impulsu. Nulování klopného obvodu 1 se provádí upraveným zpožděným datovým impulsem. Zpoždění tohoto impulsu provádí druhý zpožďovací obvod 9, jeho úpravu, tj. tvarování, provádí tvarovací obvod 1C.
216 009
U obvodu podle obr. 2 je zapojení podle obr. 1 dopněno tak, že výstup 73 logického součinového obvodu 7 je spojen paralelně s hodinovými vstupy 21. 31 a 41 dalších klopných obvodů 2, 2 a 4. Kladn výstup 14 prvního klopného obvodu 1 je spojen s datovým vstupem 22 druhého klopného obvodu 2 a podobně je tomu u klopných obvodů 2, resp. 3, resp. £, jejich? kladné výstupy 24, resp. 34 jsou spojeny s datovými vstupy 32, resp. 42 následujících klopných obvodů 3, resp. 4. Inverzní výstup 44 posledního klopného obvodu 4 je spojen paralelně s nulovacími vstupy 13, 23 a 33 prvního} resp. druhého 2, resp. třetího J klopného obvodu. Nulovací vstup 43 posledního klopného obvodu 4 je přes tvarovací obvod 10 a druhý zpožďovací obvod 9 spojen s kladným výstupem 61 druhého monostabilního klopného obvodu 6.
Funkce tohoto obvodu se liěí od funkce obvodu podle obr. 1 v tom, Se nahození klopných obvodů 2, 3 a 4 se provádí tímtéž signálem na výstupu logického součinového obvodu 7, kterým se provádí nahození klopného obvodu 1, a to za podmínky, že příslušný předchozí klopný obvod je již nahozen, tzn. že pro nahození klopného obvodu 2 je podmínkou předchozí nahození klopného obvodu 3. atd. Nahození prvního klopného obvodu 1 signalizuje detekci jednoho chybějícího hodinového impulsu, nahození druhého klopného obvodu 2 signalizuje detekci dvou následně po sobě chybějících hodinových impulsů atd., až nahození čtvrtého klopného obvodu 4 signalizuje detekci čtyř následně po sobě chybějících hodinových impulsů. Nahození posledního klopného obvodu 4 nuluje předchozí klopné obvody 1, 2, 3. Nulování posledního klopného obvodu £ še provádí upraveným zpožděným datovým impulsem.
Počet klopných obvodů 1, 2, £, 4 je dán formátem adresních značek, tzn. že rro adresní značku definovanou jako jeden chybějící hodinový impuls stačí jeden klopný obvod 1, pro značku definovanou jako dvě následně po sobě chybějící hodinové impulsy je zapotřebí dvou klopných obvodů 1,2a tak dále. Ponejvíce se používá dvou klopných obvodů, poněvadž adresní značka je obvykle definována jako dva následně po sobě chybějící hodinové impulsy.
Claims (1)
- Zapojení obvodu pro detekci chybějících hodinových impulsů v systému záznamu dvojí frekvence, vyznačené tím, že inverzní výstup (51) prvního monostabilního klopného obvodu (5) je spojen s prvním vstupem (71) logického součinového obvodu (7), jehož druhý vstup (72) je spojen s inverzním výstupem (62) druhého monostabilního klopného obvodu (6) a jehož výstup (73) je spojen s hodinovým vstupem (11, 21, 31 ... ml) jednoho nebo více klopných obvodů (1, 2, 3 ... m), přičemž datový vstup (12) prvního klopného obvodu (1) je přes první zpožďovací obvod (8) spojen s kladnýmjvýstupem (61) druhého monostabilního klopného obvodu (6) a kladný výstup (14, 24, 34 ... (m-l)4) prvního, druhého, třetího ... (m-l)-tého klopného obvodu (1, 2, 3 ... (m-1)) je spojen s datovým vstupem (22, 32 ... m2) vždy následujícího klopného obvodu, tedy druhého, třetího ... m-tého klopného obvodu (2, 3 ... m), rřičemž inverzní výstup (nr,4) m-tého klopného obvodu (m) je spojen s nulovacími vstupy (13, 23, 33 ... (m-l)3) prvního druhého, třetího ... (m-l)-téhc klopného obvodu a nulovací vstup (m3) m-tého klopného obvodu (m> je spojen přes tvarovací obvod (10) a druhý zpožďovací obvod (9) s kladným výstupem (61) druhého monostabilního klopného obvodu (6).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS508880A CS216009B1 (cs) | 1980-07-17 | 1980-07-17 | Zapojení obvodu pro detekci chybějících hodinových impulsů v systému záznamu dvojí frekvence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS508880A CS216009B1 (cs) | 1980-07-17 | 1980-07-17 | Zapojení obvodu pro detekci chybějících hodinových impulsů v systému záznamu dvojí frekvence |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS216009B1 true CS216009B1 (cs) | 1982-10-29 |
Family
ID=5395061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS508880A CS216009B1 (cs) | 1980-07-17 | 1980-07-17 | Zapojení obvodu pro detekci chybějících hodinových impulsů v systému záznamu dvojí frekvence |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS216009B1 (cs) |
-
1980
- 1980-07-17 CS CS508880A patent/CS216009B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3379060A (en) | Wind meter | |
| CS216009B1 (cs) | Zapojení obvodu pro detekci chybějících hodinových impulsů v systému záznamu dvojí frekvence | |
| RU2010313C1 (ru) | Устройство для регистрации сигналов неисправности | |
| SU1513440A1 (ru) | Настраиваемое логическое устройство | |
| US3323115A (en) | Reproducing system for phase modulated magnetically recorded data | |
| US4177521A (en) | Output timing arrangement for single-wall magnetic domain apparatus | |
| GB1329053A (en) | Fault finding apparatus | |
| SU559415A2 (ru) | Устройство дл защиты от импульсных помех | |
| SU1383324A1 (ru) | Устройство дл задержки цифровой информации | |
| SU803009A1 (ru) | Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК | |
| SU679980A1 (ru) | Устройство микропрограммного управлени | |
| SU471594A1 (ru) | Устройство дл счытывани информации | |
| SU1280600A1 (ru) | Устройство дл ввода информации | |
| SU1273938A1 (ru) | Устройство дл сопр жени ЦВМ с датчиками | |
| JPS5775046A (en) | Phose absorbing circuit | |
| JPS6030872Y2 (ja) | 磁気バブル記憶装置 | |
| SU670958A2 (ru) | Устройство дл обработки телеизмерительной информации | |
| SU1238091A1 (ru) | Устройство дл вывода информации | |
| SU853635A1 (ru) | Устройство дл формировани импуль-COB СиНХРОНизАции пРи СчиТыВАНиииНфОРМАции | |
| SU1171800A1 (ru) | Устройство дл ввода информации | |
| SU1176346A1 (ru) | Устройство дл определени пересечени множеств | |
| SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
| SU1587511A1 (ru) | Логический анализатор | |
| SU1059559A1 (ru) | Устройство дл ввода информации с дискретных датчиков | |
| SU1109930A1 (ru) | Устройство дл синхронизации асинхронных импульсов записи и считывани информации |