CS211877B1 - Generátor vzorku doby obnovení - Google Patents

Abstract

Vynález řeší problém sestavení jednoduchého obvodu, který umožňuje měřit dobu obnovení dynamických polovodičových pamětí v systému pro testování pamětí. Podstata vynálezu spočívá v tom, že zkoušená paměť tvořící matici řádek a sloupců paměťových buněk je zaplněna určitou kombinací logických nul a jedniček (vzorkem) tím způsobem, že po zapsání jednoho řádku nebo sloupce matice je zalstaven generátor impulzů a spuštěn monostabilní obvod jehož nastavení odpovídá době obnovení paměťových buněk. Po uplynutí nastavené doby obnovení je spuštěn generátor impulzů a přečten obsah daného řádku nebo sloupce. Tento proces je proveden pro všechny řádky nebo 'sloupce paměťové matice.

Description

Předmět vynálezu, se týká generátoru vzorku doby obnovení řešícího problém sestavení jednoduchého obvodu, který umožňuje měřit dobu obnovení v systému pro testování pamětí. Pro svou funkci využívá čítače počtu sloupců nebo řádek paměťové matice měřeného obvodu, monostabilního obvodu a pomocného registru pro určení vztažného místa při čtení očekávané informace po uplynutí specifikované doby obnovení.

Doposud používané způsoby měření doby obnovení užívány v testovacích systémech, které pro svou informaci využívají programové vybavení, což vede k náročnějším systémům·.

Tyto nevýhody odstraňuje generátor vzorku doby obnovení podle vynálezu, jehož podstata spočívá v tom, že sestává z čítače počtu sloupců, jehož vstup je připojen na hodinový vstup a na druhý vstup synchronizačního klopného obvodu, přičemž výstup čítače počtu sloupců je připojen na první vstup synchronizačního klopného obvodu, na vstup Invertoru a na druhý vstup prvního klopného obvodu, přičemž první vstup prvního klopného obvodu je připojen na vstup zápisu, na první vstup prvního hradla a na první vstup druhého hradla, přičemž výstup invertoru je připojen na druhý vstup prvního hradla, jehož výstup je připojen na vstup monostabilního obvodu, jehož výstup je připojen na první vstup třetího hradla, přičemž jeho druhý vstup je připojen na nulovací vstup a na první vstup čtvrtého hradla, přičemž výstup třetího hradla je připojen na asynchronní vstup prvního klopného obvodu, jehož výstup je připojen na vstup zastavení generátoru, přičemž výstup synchronizačního klopného obvodu je připojen na druhý vstup druhého hradla a na první vstup pátého hradla, jehož druhý vstup je připojen na vstup čtení a výstup pátého hradla je připojen na první vstup druhého klopného obvodu, na jehož druhý vstup je připojen ovládací vstup, přičemž výstup druhého klopného obvodu je připojen na druhý vstup čtvrtého hradla, jehož výstup je připojen na vstup pomocného régistru, přičemž jeho výstupy jsou připojeny na nastavovací vstupy adresového registru, jehož výstupy jsou připojeny na nastavovací vstupy pomocného registru, přičemž výstup druhého hradla je připojen na vstup nastavení adresového registru.

Vynález zjednodušuje obvodové vybavení a nevyžaduje vybavení programové. Umožňuje zkoušení doby obnovení dynamických pamětí vždy pro celý řádek nebo sloupec najednou, čímž přispívá ke zkrácení doby trvání testu zkoušené paměti.

Na připojeném obrázku je znázorněno blokové zapojení generátoru vzorku doby obnovení.

Generátor podle vzorku sestává z čítače počtu sloupců 1, jehož vstup 11 je připojen na hodinový vstup A a na druhý vstup 62 synchronizačního klopného obvodu 6, přičemž výstup 12 čítače počtu sloupců 1 je připojen na první vstup 61 synchronizačního klopného obvodu 6, na vstup 91 invertoru S a na druhý vstup 52 prvního klopného obvodu 5, přičemž první vstup 51 prvního klopného obvodu 5 je připojen na vstup zápisu B, na první vstup 101 prvního' hradla 10 a na první vstup 131 druhého hradla 13, přičemž výstup 92 invertoru 9 je připojen na druhý vstup 102 prvního hradla 10, jehož výstup 103 je připojen na vstup 21 monostabilního obvodu 2, je hož výstup 22 je připojen na první vstup 81 třetího hrdla 8, přičemž jeho druhý vstup 82 je připojen na nulovací vstup C a na.první vstup

121 čtvrtého hradla 12, přičemž výstup 83 třetího hradla 8 je připojen na asynchronní vstup 53 prvního klopného obvodu 5, jehož výstup 54 je připojen na vstup 141 zastavení generátoru 14, přičemž výstup 63 synchronizačního klopného obvodu 6 je připojen na druhý vstup 132 druhého hradla 13 a na první vstup 111 pátého hradla 11, jehož druhý vstup 112 je připojen na vstup D čtení a výstup 113 pátého hradla 11 je připojen na první vstup 71 druhého klopného obvodu 7, na jehož druhý vstup 72 je připojen ovládací vstup E, přičemž výstup 73 druhého klopného obvodu 7 je připojen na druhý vstup

122 čtvrtého hradla 12, jehož výstup 123 je přlpo jen na vstup 32 pomocného registru 3, přičemž jeho výstupy 33 jsou připojeny na nastavovací vstupy 41 adresového registru 4, jehož výstupy 43 jsou připojeny na nastavovací vstupy 31 pomocného registru 3, přičemž výstup 133 druhého hradla 13 je připojen na vstup 42 nastavení adresového registru 4.

Obvod podle vynálezu pracuje takto:

V rytmu hodinových Impulsů generátoru 14 je zapsána kombinace nul a jedniček, tj. vzorek do řádky nebo sloupce paměťové matice zkoušeného obvodu. Čítač počtu sloupců 1 určuje rozsah paměťové matice a po jeho dočítání do určeného stavu je signálem přenosu z výstupu 12 čítače 1 v době trvání signálu D překlopen klopný obvod 5 a zastaven generátor 14. Výstup přenosu čítače 1 přes Invertor 9 a v součinu se signálem B zápisu přes hradlo 10 spustí monostabilní obvod 2. Po uplynutí předepsané doby obnovení vydá monostabilní obvod 2 přes hradí o 8 signál pro překlopení klopného obvodu 5 do stavu, který umožní volný běh generátoru 14. Synchronizační klopný obvod 6 na svém výstupu 63 určí okamžik ikonce přenosu čítače sloup ců 1. Tímto signálem je v součinu se signálem D čtení přes hradlo 11 překlopen klopný obvod 7 a přes hradlo 12 zapsán obsah adresového registru 4 do pomocného registru 3. Do pomocného registru je tím zapsána první adresa řádku nebo sloupce, do kterého je prováděn zápis vzorku. Nové nastavení adresového registru přes hradlo 13 v době signálu z výstupu 63 synchronizačního klopného obvodu 6 a v době signálu zápisu B.

Vynález může být využit v servisních a výrobních službách počítačů, využívajících paměťové Integrované obvody a desky.

Claims (1)

1. PŘEDMĚT

   Generátor vzorku doby obnovení vyznačující se tím, že sestává z čítače počtu sloupců (1}, jehož vstup (11) je připojen na hodinový vstup {AJ a na druhý vstup (62) synchronizačního klopného obvodu (6), přičemž výstup (12) čítače počtu sloupců (1) je připojen na první vstup (61) synchronizačního klopného obvodu (6), na vstup (91) invertoru (9) a na druhý vstup (52) prvního klopného obvodu (5), přičemž první vstup (51) prvního klopného obvodu (5) je připojen na vstup zápisu (B), na první vstup (101) prvního hradla (10) a na první vstup (131) druhého hradla (13J, přičemž výstup (92J invertoru (9J je připojen na druhý vstup (102) prvního hradla (10), jehož výstup (103) je připojen na vstup (21) monostabilního obvodu (2J, jehož výstup (22) je připojen na první vstup (81) třetího hradla (8), přičemž jeho druhý vstup (82J je připojen na nulovací vstup (C) a na první vstup (121) čtvrtého hradla (12), zatímco výstup (83) třetího hradla (8)

   VYNALEZU je připojen na asynchronní vstup (53) prvního klopného obvodu (5), jehož výstup (54J je připojen na vstup (141) zastavení generátoru (14), přičemž výstup (63) synchronizačního klopného obvodu (6) je. připojen na druhý vstup (132). druhého-hradla (13) a na první ívs-tup (111) pátého hradla (11), jehož druhý vstup (112) je připojen na vstup (D) čtení a výstup (113) pátého hradla (lij je připojen na první vstup (71) druhého klopného obvodu (7), na jehož druhý vstup (72) je připojen ovládací vstup (EJ, přičemž výstup (73) druhého klopného obvodu (7) je připojen na druhý vstup (122) čtvrtého hradla (12), jehož výstup (123) je připojen na vstup (32J pomocného registru (3), zatímco jeho výstupy (33J jsou připojeny na nastavovací vstupy (41) adresového registru (4), jehož výstupý (43J jsou připojeny na nastavovací vstupy (31J pomocného registru (3J, přičemž výstup (133) druhého hrdla (13) je připojen na vstup (42J nastavení adresového registru (4).