CS207199B1

CS207199B1 - Connection for blocking the regime of breaking

Info

Publication number: CS207199B1
Application number: CS120680A
Authority: CS
Inventors: Jiri Smisek
Original assignee: Jiri Smisek
Priority date: 1980-02-21
Filing date: 1980-02-21
Publication date: 1981-07-31

Description

(54) Zapojení pro blokování režimu přerušení(54) Interrupt mode interlock

Předmětem vynálezu je zapojení pro blokování režimu přerušení bez zásahu do struktury programu.The subject of the invention is a circuit for blocking an interrupt mode without interfering with the program structure.

V praxi je často používaným způsobem styku procesoru s přídavnými zařízeními přerušovací režim. Tento režim je zpravidla určen nahozením příslušné buňky ve stavovém registru přídavného zařízení. Na straně procesoru bývá možnost centrálního maskování žádostí o přerušení od všech připojených přídavných zařízení. Děje se tak shozením příslušné buňky ve stavovém registru procesoru, která je pouze programově přístupná. V dosud známých zapojeních je tedy nutné pro ladící účely dočasně měnit určité části programu, které obsluhují přerušovací režim systému.In practice, the frequently used method of contacting the processor with additional devices is the interrupt mode. This mode is usually determined by dropping the appropriate cell in the status register of the attachment. On the processor side there is the possibility of centrally masking interrupt requests from all connected peripherals. This is done by dropping the appropriate cell in the processor status register, which is only programmatically accessible. Thus, in the prior art circuits, it is necessary to temporarily change certain portions of the program that handle the system interrupt mode for debugging purposes.

Tuto nevýhodu odstraňuje zapojení pro blokování režimu přerušení podle vynálezu, jehož podstata spočívá v tom, že na druhý vstup bloku generace hradlovacího signálu je připojen ovládací výstup panelu operátora.This disadvantage is overcome by the interruption blocking circuit according to the invention, which is based on the control panel output of the operator panel being connected to the second input of the gate signal generation block.

Výhodou zapojení podle vynálezu je možnost při ladění zablokovat přerušovací režim bez zásahu do struktury programu.The advantage of the circuitry according to the invention is the possibility to disable the interrupt mode during tuning without interfering with the program structure.

Na výkresu je zapojení podle vynálezu, kde je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením. Linka 1 žádosti o přerušení je spojena s prvním vstupem 40 přijímače 4. Linka 2 obsazení je spojena s prvním vstupem 30 bloku 3 generace hradlovacího signálu, jehož výstup 33 je zapojen na druhý vstup 41 přijímače 4. Výstup 42 přijímače 4 je spojen se vstupem 50 prioritního obvodu 5, jehož výstup 51 je zapojen na čtvrtý vstup 32 bloku 3 generace hradlovacího signálu. Výstup 70 stavového registru 7 je spojen se třetím vstupem 34 bloku 3 hradlovacího signálu, na jehož druhý vstup 31 je připojen ovládací signál 60 z výstupu 80 panelu 8 operátora. Funkce zapojení je následující: V počátečním stavu je přijímač 4 v propustném stavu, tj. signál na lince 1 žádosti se dostane na vstup 50 prioritního obvodu 5, kde vyvolá v procesoru počítače proces přerušení. Následkem toho se generuje signál na výstupu 51 prioritního obvodu 5, který způsobí přes blok 3 generace hradlovacího signálu uzavření přijímače 4 signálem na druhém vstupu 41. Tento stav trvá až do okamžiku, kdy procesor uvolní linku 2 obsazení a obsadí ji přerušující přídavné zařízení. Za předpokladu neaktivního ovládacího signálu 60, způsobí změna na lince 2 obsazení přes první vstup 30 bloku 3 generace hradlovacího signálu uvedení přijímače 4 do propustného stavu. Popsaný proces lze zablokovat buď programově signálem z výstupu 70 stavového registru 7 nebo ovládacím soru počítače, který používá společnou sběrnici signálem 60 z výstupu 80 panelu 8 operátora. s uvedeným systémem přerufiení.The drawing shows a circuit according to the invention, where the interconnection of the individual blocks together with their designation is shown. The interrupt request line 1 is connected to the first input 40 of the receiver 4. The occupation line 2 is connected to the first input 30 of the gating signal generation block 3, whose output 33 is connected to the second input 41 of the receiver 4. The output 42 of the receiver 4 is connected to input 50 a priority circuit 5 whose output 51 is connected to the fourth input 32 of the gating signal generation block 3. The output 70 of the state register 7 is connected to the third input 34 of the gating signal block 3, to whose second input 31 the control signal 60 from the output 80 of the operator panel 8 is connected. The wiring function is as follows: In the initial state, the receiver 4 is in a forward state, i.e. the signal on the request line 1 reaches the input 50 of the priority circuit 5 where it initiates an interrupt process in the computer processor. As a result, a signal is output at the output 51 of the priority circuit 5, which causes the receiver 4 to close the receiver 4 by a signal at the second input 41 via the gating signal generation block 3. This condition lasts until the processor releases the busy line 2 and occupies it by the interrupting accessory. Assuming an inactive control signal 60, a change on the busy line 2 through the first input 30 of the block 3 generates a gating signal to make the receiver 4 pass. The described process can be blocked either programmatically by signal from output 70 of status register 7 or by a computer control panel that uses a common bus by signal 60 from output 80 of operator panel 8. with this over-relieving system.

Možnost použití popsaného zapojení je v proce-The possibility of using the described wiring is in

Claims

SUBJECT OF THE INVENTION

An interruption mode interlock with a status register and a gating signal generation block, characterized in that the control input (80) of the operator panel (8) is connected to the second input (31) of the gating signal block (3).