CS207199B1 - Zapojení pro blokování režimu přerušení - Google Patents
Zapojení pro blokování režimu přerušení Download PDFInfo
- Publication number
- CS207199B1 CS207199B1 CS120680A CS120680A CS207199B1 CS 207199 B1 CS207199 B1 CS 207199B1 CS 120680 A CS120680 A CS 120680A CS 120680 A CS120680 A CS 120680A CS 207199 B1 CS207199 B1 CS 207199B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- blocking
- regime
- breaking
- Prior art date
Links
- 230000000903 blocking effect Effects 0.000 title description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
(54) Zapojení pro blokování režimu přerušení
Předmětem vynálezu je zapojení pro blokování režimu přerušení bez zásahu do struktury programu.
V praxi je často používaným způsobem styku procesoru s přídavnými zařízeními přerušovací režim. Tento režim je zpravidla určen nahozením příslušné buňky ve stavovém registru přídavného zařízení. Na straně procesoru bývá možnost centrálního maskování žádostí o přerušení od všech připojených přídavných zařízení. Děje se tak shozením příslušné buňky ve stavovém registru procesoru, která je pouze programově přístupná. V dosud známých zapojeních je tedy nutné pro ladící účely dočasně měnit určité části programu, které obsluhují přerušovací režim systému.
Tuto nevýhodu odstraňuje zapojení pro blokování režimu přerušení podle vynálezu, jehož podstata spočívá v tom, že na druhý vstup bloku generace hradlovacího signálu je připojen ovládací výstup panelu operátora.
Výhodou zapojení podle vynálezu je možnost při ladění zablokovat přerušovací režim bez zásahu do struktury programu.
Na výkresu je zapojení podle vynálezu, kde je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením. Linka 1 žádosti o přerušení je spojena s prvním vstupem 40 přijímače 4. Linka 2 obsazení je spojena s prvním vstupem 30 bloku 3 generace hradlovacího signálu, jehož výstup 33 je zapojen na druhý vstup 41 přijímače 4. Výstup 42 přijímače 4 je spojen se vstupem 50 prioritního obvodu 5, jehož výstup 51 je zapojen na čtvrtý vstup 32 bloku 3 generace hradlovacího signálu. Výstup 70 stavového registru 7 je spojen se třetím vstupem 34 bloku 3 hradlovacího signálu, na jehož druhý vstup 31 je připojen ovládací signál 60 z výstupu 80 panelu 8 operátora. Funkce zapojení je následující: V počátečním stavu je přijímač 4 v propustném stavu, tj. signál na lince 1 žádosti se dostane na vstup 50 prioritního obvodu 5, kde vyvolá v procesoru počítače proces přerušení. Následkem toho se generuje signál na výstupu 51 prioritního obvodu 5, který způsobí přes blok 3 generace hradlovacího signálu uzavření přijímače 4 signálem na druhém vstupu 41. Tento stav trvá až do okamžiku, kdy procesor uvolní linku 2 obsazení a obsadí ji přerušující přídavné zařízení. Za předpokladu neaktivního ovládacího signálu 60, způsobí změna na lince 2 obsazení přes první vstup 30 bloku 3 generace hradlovacího signálu uvedení přijímače 4 do propustného stavu. Popsaný proces lze zablokovat buď programově signálem z výstupu 70 stavového registru 7 nebo ovládacím soru počítače, který používá společnou sběrnici signálem 60 z výstupu 80 panelu 8 operátora. s uvedeným systémem přerufiení.
Možnost použití popsaného zapojení je v proce-
Claims (1)
- PŘEDMĚT VYNÁLEZUZapojení pro blokování režimu přerušení se stavovým registrem a s blokem generace hradlovacího signálu vyznačující se tím, že na druhý vstup (31) bloku (3) generace hradlovacího signálu je připojen ovládací výstup (80) panelu (8) operátora.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS120680A CS207199B1 (cs) | 1980-02-21 | 1980-02-21 | Zapojení pro blokování režimu přerušení |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS120680A CS207199B1 (cs) | 1980-02-21 | 1980-02-21 | Zapojení pro blokování režimu přerušení |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS207199B1 true CS207199B1 (cs) | 1981-07-31 |
Family
ID=5345879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS120680A CS207199B1 (cs) | 1980-02-21 | 1980-02-21 | Zapojení pro blokování režimu přerušení |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS207199B1 (cs) |
-
1980
- 1980-02-21 CS CS120680A patent/CS207199B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004403B1 (ko) | 인터럽트제어장치 | |
| GB1108540A (en) | Process back-up system | |
| KR910017305A (ko) | 멀티프로세서시스템 및 인터럽션제어장치 | |
| KR940002710A (ko) | 일반적인 입출력 포트의 인터럽트 장치 | |
| KR850005116A (ko) | 데이타 프로세싱 시스템 | |
| EP0271582B1 (en) | Bus mediation system | |
| DE3166345D1 (en) | Unit to control the access of processors to a data bus | |
| CS207199B1 (cs) | Zapojení pro blokování režimu přerušení | |
| KR900010537A (ko) | 멀티버스 멀티프로세서 시스템의 언블럭킹 방법 | |
| JPS6155300B2 (cs) | ||
| JPH06230863A (ja) | バスインタフェースのディジーチェーン回路 | |
| KR0158940B1 (ko) | 백플레인보드를 이용한 다중 이더넷 버스 중재 처리 시스템 | |
| JPS5672753A (en) | Selective processor for occupation of common bus line | |
| KR840000385B1 (ko) | 버스 접촉 시스템 | |
| KR0154826B1 (ko) | 통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로 | |
| SU924710A2 (ru) | Устройство дл прерывани программ | |
| JPS58125124A (ja) | パラレルバス制御装置 | |
| KR960029993A (ko) | 컴퓨터 분야의 인터럽트 제어 장치 | |
| JPS56155453A (en) | Program execution controlling system | |
| JPS6488768A (en) | Bus monitoring device for multi-cpu system | |
| JPS58144964A (ja) | マルチプロセツサシステム | |
| JPS56145448A (en) | Common-use control system | |
| JPH06230986A (ja) | オンチップマルチプロセッサ | |
| KR950009426A (ko) | 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 | |
| JPS5699544A (en) | Processing device for variable word length operation |