KR0154826B1 - 통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로 - Google Patents

통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로

Info

Publication number
KR0154826B1
KR0154826B1 KR1019950013674A KR19950013674A KR0154826B1 KR 0154826 B1 KR0154826 B1 KR 0154826B1 KR 1019950013674 A KR1019950013674 A KR 1019950013674A KR 19950013674 A KR19950013674 A KR 19950013674A KR 0154826 B1 KR0154826 B1 KR 0154826B1
Authority
KR
South Korea
Prior art keywords
communication port
interrupt request
request signal
interrupt
unit
Prior art date
Application number
KR1019950013674A
Other languages
English (en)
Other versions
KR960042398A (ko
Inventor
신성기
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950013674A priority Critical patent/KR0154826B1/ko
Publication of KR960042398A publication Critical patent/KR960042398A/ko
Application granted granted Critical
Publication of KR0154826B1 publication Critical patent/KR0154826B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Computer And Data Communications (AREA)

Abstract

외부 신호를 받아 인터럽트 요구신호를 출력하는 기본 통신 포트부와, 필요에 따라 추가 장착되어 상기 기본 통신 포트부와 공유하는 인터럽트 요구선으로 해당 인터럽트 요구신호를 출력하는 추가 통신 포트부와, 상기 기본 통신 포트부나 추가 통신 포트부로부터 입력되는 인터럽트 요구신호가 인터럽트 요구선을 고유하는 다른 통신 포트부로 전달되지 않도록 구성된 역전류/전압 방지부와, 상기 역전류/전압 바지부를 통해 입력되는 인터럽트 요구신호에 따라 해당하는 인터럽트 서브루틴으로 분기하여 관련 프로그램을 실행하게 하는 인터럽트 컨트롤러부로 이루어지는 통신 인터럽트 요구신호 충돌 방지를 위한 인터페이스 회로는 역전류/전압 바지부(4)에 의해 인터럽트 요구신호를 출력한 통신 포트(11, 12, 31, 32)에 대해서만 인터럽트 요구신호를 인터럽트 컨트롤러(2)에 출력하고, 다른 통신 포트로는 인터럽트 요구신호가 역류하는 것을 방지하므로 인터럽트 요구신호 충돌을 방지할 수 있게 되어 양산하는 경우 테스트 시간과 공정을 줄일 수 있다.

Description

통신 인터럽트 요구신호 충돌 방지를 위한 인터페이스 회로
제1도는 종래의 기본 통신 포트만 사용할 경우의 블록도이고,
제2도는 종래의 추가된 통신 포트가 있을 경우의 블록도이고,
제3도는 이 발명이 실시예에 따른 통신 인터럽트 요구신호 충돌 방지를 위한 인터페이스 회로의 구성 블록도이고,
제4도는 이 발명이 실시예에 따른 역전류/전압 방지부의 구성을 나타낸 예시도이다.
이 발명은 통신 인터럽트 요구신호의 충돌 방지를 위한 인터페이스 회로에 관한 것으로 더욱 상세하게 말하자면, 다수의 통신카드(communication card,(ex) parallel type fax/modem card)를 메인 보드에 추가 장착하여 사용하는 경우에 발생하는 인터럽트 요구신호의 충돌을 방지하기 위한 인터페이스 회로에 관한 것이다.
이하, 첨부된 도면을 참조로 하여 종래의 통신 카드 인터페이스 회로의 작용을 설명하기로 한다.
제1도는 종래의 기본 통신 포트만 사용할 경우의 블록도이고,
제2도는 종래의 추가된 통신 포트가 있을 경우의 블록도이다.
첨부한 제1도에 도시되어 있듯이, 종래의 기본 통신 포트만 사용하는 경우의 통신 카드 인터페이스 회로의 구성은, 외부 신호를 받아 인터럽트 요구신호를 출력하는 기본 통신 포트부(1)와, 기본 통신 포트부(1)로부터 출력된 인터럽트 신호를 받아 해당하는 인터럽트 서브루틴으로 분기하여 통신 관련 프로그램을 실행하게 하는 인터럽트 컨트롤러(2)로 이루어진다.
상기한 종래의 기본 통신 포트만 사용한 경우의 통신 카드 인터페이스 회로의 동작은 다음과 같다.
첨부한 제1도에 도시되어 있듯이 종래의 기본 통신 포트만 사용하는 경우에 외부 신호를 받아 인터럽트 요구신호를 출력하는 기본 통신 포트부(1)의 제1기본 통신 포트(11)와 제2기본 통신 포트(12)가 각각 제1통신 인터럽트 요구선과 제2통신 인터럽트 요구선을 통하여 인터럽트 컨트롤러(3)로 출력한다.
상기 인터럽트 컨트롤러(2)는 인가되는 인터럽트 요구신호에 따라 수행루틴을 종료하고 해당하는 서브루틴으로 분기하여 통신 관련 프로그램을 실행한다.
상기와 같이 기본 통신 포트만을 사용하는 경우에는 각각 연결된 신호선을 통하여 인터럽트 요구신호를 사용하므로 인터럽트 요구신호간의 충돌이 발생하지 않는다.
제2도에 도시되어 있듯이 기본 통신 포트 이외에 별도의 통신포트를 추가하여 사용하는 경우에는, 외부신호를 받아 인터럽트 요구신호를 출력하는 기본 통신 포트부(1)와 추가 통신 포트부(3)와,
기본 통신 포트부(1)와 추가 통신 포트부(3)로부터 출력된 인터럽트 요구신호를 받아 해당하는 인터럽트 서브 루틴으로 분기하여 통신 관련 프로그램을 실행하게 하는 인터럽트 컨트롤러(2)로 이루어진다.
상기한 종래의 추가된 통신 포트가 있는 회로의 동작은 다음과 같다.
외부 신호를 받아 인터럽트 요구신호를 출력하는 기본 통신 포트부(1)의 제1기본 통신 포트(12)와 제3통신 포트(31)는 제1통신 인터럽트 요구선을 통하여 인터럽트 컨트롤러부(2)에 인터럽트 요구신호를 보내고, 제2기본 통신 포트(12)와 제4통신 포트(32)는 제2통신 인터럽트 요구선을 통하여 인터럽트 컨트롤러(3)에 인터럽트 요구신호를 보낸다.
그러나, 상기의 설명에서와 같이 제1기본 통신 포트(11)와 제3통신 포트(31)는 제2인터럽트 요구선을 공유하고, 제2기본 통신 포트(12)와 제4통신 포트(32)는 제2인터럽트 요구선을 공유하여 사용하므로,
예를 들어, 제1기본 통신 포트에서 인터럽트 요구신호를 출력하는 경우에, 인터럽트 요구신호가 제3통신 포트로 역류되어 인터럽트 신호간에 충돌이 발생하게 된다.
그러므로, 양산테스트를 하는 경우에 먼저 메인 보드의 제1기본 통신 포트(11)나 제2기본 통신 포트(12)를 테스트하는 동안에 추가되는 제3통신 포트(31)와 제4통신 포트(32)를 뽑아두고 테스트한 다음, 추가 통신 포트부(3)를 테스트하고자 할 때는 제3통신 포트(31)와 제4통신 포트(32)를 메인 보드에 장착하고 테스트하여야 하므로, 추가되는 통신 카드가 옵션 품목에서 온-보드(ON-BORAD)화 되는 경우에는 전체 양산 테스트 시간이 더 길어지고, 관련 공수도 많아지는 문제점이 발생한다.
일반적으로, 추가 통신 포트부(3)가 있을 경우 소요되는 테스트 시간은 다음과 같이 나누어질 수 있다.
(1) 추가되는 모뎀보드가 없는 상태에서 메인보드의 기본 통신 포트부(1)를 테스트하는 시간(t1)
(2) 전원을 차단한 후 추가되는 모뎀을 장착하는 시간(t2)
(3) 재부팅중 셋업을 불러 메인보드의 기본 통신 포트부(21)를 사용하지 못하게 한 후 재부팅하는 시간(t3)
(4) 추가되는 모뎀보드 테스트시간(t4)
상기와 같이 통신 인터럽트 요구신호 충돌로 인하여 양산 테스트시간이 전체적으로 t1+t2+t3+t4=t(a)가 소요되고 또한 테스트 작업이 수동으로 이루어져 테스트 시간이 더 길어지는 문제점이 있다.
그러므로, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 다수의 통신카드를 메인 보드에 추가 장착하여 사용한 경우에, 역전류 방지 수단을 추가하여 임의 통신 카드에서 출력된 인터럽트 신호가 다른 통신 카드로 역류하여 발생하는 인터럽트 신호 충돌을 방지하기 위한 통신 인터럽트 요구신호의 충돌을 방지하기 위한 인터페이스 회로를 제공하고자 하는데 있다.
외부 신호를 받아 인터럽트 요구신호를 출력하는 기본 통신 포트부와, 필요에 따라 추가 장착되어 상기 기본 통신 포트부와 공유하는 인터럽트 요구선으로 해당 인터럽트 요구신호를 출력하는 추가 통신 포트부와, 상기 기본 통신 포트부나 추가 통신 포트부로부터 입력되는 인터럽트 요구신호가 인터럽트 요구선을 공유하는 다른 통신 포트부로 전달되지 않도록 구성된 역전류/전압 방지부와,
상기 역전류/전압 방지를 통해 입력되는 인터럽트 요구신호에 따라 해당하는 인터럽트 서브루틴으로 분기하여 관련 프로그램을 실행하게 하는 인터럽트 컨트롤러부로 이루어진다.
상기 구성에 의한 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제3도는 이 발명의 실시예에 따른 통신 인터럽트 요구신호의 충돌을 방지하기위한 인터페이스 회로의 구성 블록도이고,
제4도는 이 발명의 실시예에 따른 역전류/전압부의 구성을 나타낸 예시도이다.
첨부한 제3도에 도시되어 있듯이 이 발명의 실시예에 따른 통신 인터럽트 요구신호 충돌 방지를 위한 인터페이스 회로의 구성은, 도시되어 있지 않은 통신 장치에서 출력되는 외부 신호를 받아 인터럽트 요구신호를 출력하는 제1기본 통신 포트(11)와 제2기본 통신 포트(12)로 이루어진 기본 통신 포트부(1)와,
필요에 따라 추가 장착되며, 상기 제1기본 통신 포트부와 인터럽트 요구선을 공유하는 제3통신 포트(31)와 상기 제2기본 통신 포트와 인터럽트 요구선을 공유하는 제4통신 포트(32)로 이루어진 추가 통신 포트부(3)와,
상기 기본 통신 포트부(1)나 추가 통신 포트부(3)에서 출력되는 인터럽트 요구신호가 인터럽트 요구선을 공유하는 다른 통신 포트(11, 12, 31 또는 32)로 전달되지 않도록 구성된 역전류/전압 방지부(4)와,
상기 역전류/전압 방지부(4)를 통해 입력되는 인터럽트 요구신호를 받아 해당하는 인터럽트 서브루틴으로 분기하여 통신 관련 프로그램을 실행하는 인터럽트 컨트롤러(2)로 이루어진다.
상기 역전류/전압 방지부(4)는 애노드 단자(A)가 각각의 통신 포트의 출력단간에 연결되고, 캐소드 단자(B)가 상기 인터럽트 컨트롤러(2)에 연결된 다수의 다이오드로 이루어져, 상기 인터럽트 컨트롤러(2)로부터 통신 포트로 인가되는 역전류를 차단시킨다.
상기 구성에 의한 이 발명의 실시예에 따른 통시 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로의 작용은 다음과 같다.
통신 장치로부터 외부 신호가 입력되면 인터럽트 요구신호를 발생하는 통신포트부(1,3)중, 어느 한 통신 포트가 인터럽트 요구신호를 출력하면 해당 통신 포트의 출력단에 연결된 역전류/전압 방지부(4)로 하이신호가 인가된다.
그러면, 역전류/전압 방지부(4)의 다이오드 중 인터럽트 요구신호를 출력한 통신 포트와 연결된 다이오드만 도통되고, 인터럽트 요구신호는 도통된 다이오드의 캐소드 단자(B)를 통해 인터럽트 컨트롤러(2)로 입력된다.
상기 다이오드를 통하여 인터럽트 요구신호가 입력되면 인터럽트 컨트롤러(2)는 인터럽트 요구신호에 해당하는 인터럽트 서브루틴으로 분기하여 통신관련 프로그램을 실행시킨다.
이때, 도통된 다이오드는 임의의 통신 포트에서 출력한 인터럽트 요구신호가 인터럽트 요구선을 공유하는 통신 포트로 전달되지 못하게 한다.
그러므로, 인터럽트 요구신호를 출력하지 않은 통신 포트는 역전류와 역전압을 차단하는 다이오드 회로(제4도(a)에 도시되어 있음)에 의해 인터럽트 요구신호를 인터럽트 컨트롤러(2)에 전달하지 못하게 되어 인터럽트 요구신호 충돌을 방지할 수 있다.
상기한 실시예에서와 같이 각 통신 포트에 출력단에 다이오드를 연결시켜 신호의 방지하는 것 이외에도, 첨부한 제4도의 (b)~(e)에 도시되어 있듯이 별도의 역전류 방지 수단을 사용할 수도 있다.
제4도에 도시되어 있듯이 전계 효과 트랜지스터(MOS FET, Metel Oxide Semiconductor(Field Effect Transisotr))를 사용하여 통신 포트 출력단에 게이트단자(A)를 연결하고 외부 전원 장치에 소스 단자를 연결하고, 드레인 단자(B)를 인터럽트 컨트롤러(2)에 연결하여, 게이트 단자(A)에 연결된 통신 포트에서 인터러브 신호가 출력되는 경우에만 신호 전송로를 형성하므로써, 다른 인터럽트 요구신호의 역류를 방지한다.
또한, 제4도의(c)에 도시되어 있듯이 3상태 버퍼(tri-state buffer)를 사용해 통신 포트 출력단과 제어 단자(a)를 연결하고, 외부 전원 장치와 입력 단자를 연결하고, 출력 단자(b)와 인터럽트 컨트롤러(2)에 연결하여, 제어 단자에 연결된 통신 포트에서 인터럽트 신호가 출력되는 경우에만 신호 전송로를 형성하므로써, 다른 인터럽트 요구신호의 역류를 방지한다.
또한, 제4도의 (d)에 도시되어 있듯이 제어 단자에 인버터가 있는 3상태 버퍼를 사용해 통신 포트 출력단과 제어 단자(A)를 연결하고, 입력 단자를 접지시키고, 출력 단자(B)를 풀업단과 인터럽트 컨트롤러(2)에 연결하여 제어 단자에 연결된 통신 포트에서 인터럽트 신호가 출력되는 경우에만 신호 전송로를 형성하므로써, 다른 인터럽트 요구신호의 역류를 방지한다.
또한, 제4도의 (e)에 도시되어 있듯이 출력단에 인버터가 있는 3상태 버퍼를 사용해 통신 포트의 출력단과 제어 단자(A)를 연결하고, 입력 단자를 접지시키고, 출력 단자(B)를 인터럽트 컨트롤러(2)에 연결하여 제어단자에 연결된 통신 포트에서 인터럽트 요구신호가 출력되는 경우에만 신호 전송로를 형성하므로써, 다른 인터럽트 요구신호의 역류를 방지한다.
상기의 4가지 경우를 역전류/전압 방지부(4)에 사용하는 경우에도 제4도(a)에 도시되어 있는 다이오드를 사용한 경우처럼 통신 인터럽트 요구신호 충돌을 방지할 수 있다.
이상에서와 같이 이 발명의 실시예에서, 역전류/전압 방지부(4)를 사용하는 겨우에, 양산 테스트하는데 있어 메인 보드의 기본 통신 포트부(1)를 테스트하는 경우에 발생되는 신호가 추가 통신 포트부(3)로 역류되는 것을 방지하므로써, 소비되는 테스트 시간을 추가되는 모뎀 보드가 없는 상태에서 메인 보드의 기본 통신 포트부를 테스트하는 시간과 전원 차단 후 추가되는 모뎀을 장착하는 시간으로 줄일 수 있는 효과를 가진 통신 인터럽트 요구신호의 충돌을 방지하는 인터페이스 회로를 제공할 수 있다.

Claims (3)

  1. 외부 신호를 받아 인터럽트 요구신호를 출력하는 기본 통신 포트부와, 필요에 따라 추가 장착되어 상기 기본 통신 포트부와 공유하는 인터럽트 요구선으로 해당 인터럽트 요구신호를 출력하는 추가 통신 포트부와, 상기 기본 통신 포트부나 추가 통신 포트부로부터 입력되는 인터럽트 요구신호가 인터럽트 요구선을 공유하는 다른 통신 포트부로 전달되지 않도록 구성된 역전류/전압 방지부와, 상기 역전류/전압 방지부를 통해 입력되는 인터럽트 요구신호에 따라 해당하는 인터럽트 서브루틴으로 분기하여 관련 프로그램을 실행하게 하는 인터럽트 컨트롤러부로 이루어지는 것을 특징으로 하는 통신 인터럽트 요구신호 충돌 방지를 위한 인터페이스 회로.
  2. 제1항에 있어서, 상기한 역전류/전압 방지부(4)는, 애노드 단자(A)가 상기 기본 통신 포트부(1)와 추가 통신 포트부(3)를 구성하는 통신 포트의 각 출력단에 연결되고, 캐소드 단자(B)가 인터럽트 요구선을 통하여 인터럽트 컨트롤러(2)에 연결된 다수의 다이오드(a)로 이루어지는 것을 특징으로 하는 통신 인터럽트 요구신호 충돌 방지를 위한 인터페이스 회로.
  3. 제1항에 있어서,상기한 역전류/전압 방지부(4)는, 제어 단자(A)가 상기 기본 통신 포트부(1)와 추가 통신 포트부(3)를 구성하는 통신 포트의 각 출력단에 연결하고, 입력 단자를 접지시키고, 출력 단자(B)가 인터럽트 요구선을 통하여 인터럽트 컨트롤러(2)에 연결되는 제어단자에 인버터가 있는 다수의 3상태 버퍼와; 상기 3상태 버퍼의 출력단에 연결된 풀업단을 포함하여 이루어지는 것을 특징으로 하는 통신 인터럽트 요구신호 충돌 방지를 위한 인터페이스 회로
KR1019950013674A 1995-05-29 1995-05-29 통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로 KR0154826B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950013674A KR0154826B1 (ko) 1995-05-29 1995-05-29 통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013674A KR0154826B1 (ko) 1995-05-29 1995-05-29 통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로

Publications (2)

Publication Number Publication Date
KR960042398A KR960042398A (ko) 1996-12-21
KR0154826B1 true KR0154826B1 (ko) 1998-11-16

Family

ID=19415740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013674A KR0154826B1 (ko) 1995-05-29 1995-05-29 통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로

Country Status (1)

Country Link
KR (1) KR0154826B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633853B1 (ko) * 2000-12-29 2006-10-13 인텔 코오퍼레이션 디스크 드라이브 인터페이스들 사이에 인터럽트를공유하기 위한 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633853B1 (ko) * 2000-12-29 2006-10-13 인텔 코오퍼레이션 디스크 드라이브 인터페이스들 사이에 인터럽트를공유하기 위한 방법 및 장치

Also Published As

Publication number Publication date
KR960042398A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US7046035B2 (en) Programmable driver for an I/O pin of an integrated circuit
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
US5086427A (en) Clocked logic circuitry preventing double driving on shared data bus
KR980006296A (ko) 적응성 입력-출력 포트를 갖는 집적 회로 칩과 이의 전기적 시스템
US20040163012A1 (en) Multiprocessor system capable of efficiently debugging processors
US5436887A (en) Digital full-duplex transceiver
KR960042413A (ko) 데이터 처리 시스템
US4093993A (en) Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device
KR0154826B1 (ko) 통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로
US5034634A (en) Multiple level programmable logic integrated circuit
KR910010695A (ko) 테스트 용이화 회로
US6192437B1 (en) Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals
US4961012A (en) Semiconductor integrated circuit device responsive to clock signals having different amplitudes
JP2000022072A (ja) マルチチップモジュール
US5032743A (en) Skew clamp
JP2505032B2 (ja) 半導体集積回路
US6292026B1 (en) Semiconductor device and electronic apparatus using the same
EP0138126A2 (en) Logic circuit with low power structure
US5625631A (en) Pass through mode for multi-chip-module die
KR940009736B1 (ko) 마우스 및 키보드의 호환장치
JPH0738399A (ja) 双方向バッファ回路
US6111435A (en) Low power multiplexer with shared, clocked transistor
JPH0325228Y2 (ko)
JP3615941B2 (ja) データバス
KR0134119Y1 (ko) 원칩 마이크로 컴퓨터와 메인 컴퓨터 시스템의 데이터 인터페이스 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee