JPH06230863A - Daisy chain circuit for bus interface - Google Patents

Daisy chain circuit for bus interface

Info

Publication number
JPH06230863A
JPH06230863A JP5019146A JP1914693A JPH06230863A JP H06230863 A JPH06230863 A JP H06230863A JP 5019146 A JP5019146 A JP 5019146A JP 1914693 A JP1914693 A JP 1914693A JP H06230863 A JPH06230863 A JP H06230863A
Authority
JP
Japan
Prior art keywords
daisy chain
signal
module
modules
bus interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5019146A
Other languages
Japanese (ja)
Inventor
Takanori Umeki
尊則 梅木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5019146A priority Critical patent/JPH06230863A/en
Publication of JPH06230863A publication Critical patent/JPH06230863A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To automatically control the propagation of a daisy chain signal following a change in the loading of a module without requiring human intervention. CONSTITUTION:Signal pins for indicating the existence of the loading of modules 1, 2 are preveiously allocated to connectors for connecting a back plane 8 to the modules 1, 2. Signal detecting means 3a, 3b for detecting the loading of respective modules 1, 2 and switching means 4a, 4b for switching a daisy chain signal 9 based upon the detection results of the means 3a, 3b are mounted on the back plane 8 in a unit of slots loading the modules 1, 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、計算機システム等複数
のモジュールが共有バスに接続される装置におけるバス
インタフェースのディジーチェーン回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a daisy chain circuit of a bus interface in a device such as a computer system in which a plurality of modules are connected to a shared bus.

【0002】[0002]

【従来の技術】従来、計算機システムで使われているバ
スとしては、IEEEP1014に規定されるVME
(VERSA MODULE EUROPE)バスが知
られている。このバスインタフェースのディジーチェー
ン回路は、図9(A)に示すように,各モジュール1,
2は、バスを使うためにバスリクエスト信号31を出力
し、これを受けたバス調停装置30は、バス使用許可信
号32を返すようになっているいる。またこのバスグラ
ント信号は32は、各モジュール1,2間をディジーチ
ェーンで接続されており、そのため共通バスに実装する
場合、空スロットを作らないようモジュール1,2を詰
めて実装していた。スロットを空けてモジュール1,2
を実装したい場合には、図9(B)に示すように、バッ
クプレーン8上でジャンパー線41a,41bによりデ
ィジーチェーン信号を下流に伝えるよう設定することも
あった。さらには、空スロットに対して、ディジーチェ
ーンを途切れさせないための専用のモジュールも用意さ
れている。
2. Description of the Related Art Conventionally, a bus used in a computer system is a VME specified in IEEE 1014.
The (VERSA MODULE EUROPE) bus is known. The daisy chain circuit of this bus interface is shown in FIG.
2 outputs a bus request signal 31 in order to use the bus, and the bus arbitration device 30 receiving this outputs the bus use permission signal 32. The bus grant signal 32 is connected between the modules 1 and 2 by a daisy chain. Therefore, when the bus grant signal 32 is mounted on the common bus, the modules 1 and 2 are packed so that empty slots are not formed. Modules 1 and 2 with empty slots
When it is desired to mount the daisy chain signal, as shown in FIG. 9B, the daisy chain signal may be set to be transmitted downstream by the jumper lines 41a and 41b on the back plane 8. In addition, there is also a dedicated module to keep the daisy chain from breaking for empty slots.

【0003】[0003]

【発明が解決しようとする課題】上述した従来のバスイ
ンタフェースのディジーチェーン回路では、モジュール
を実装しない場合には、ディジーチェーン信号を途切れ
させないために、バップレーンチェーン上でディジーチ
ェーン信号をジャンパーしたりディジーチェーンの信号
を受渡しするだけのためのボード(ダミーボード)を実
装したりする必要があり、モジュールの追加変更等の作
業が発生すると、その都度、ジャンパ設定の変更やダミ
ーボードの入替え等の煩わしい作業が発生していた。ま
た、このジャンパー設定を誤まると、モジュールとして
の機能動作が出来ないだけでなく、システム全体が異常
動作を行う等の問題があった。
In the conventional daisy chain circuit of the bus interface described above, when the module is not mounted, the daisy chain signal is jumpered on the backplane chain in order not to interrupt the daisy chain signal. It is necessary to mount a board (dummy board) just for passing daisy chain signals, and whenever work such as adding or changing a module occurs, change the jumper settings or replace the dummy board every time. Annoying work was occurring. In addition, if the jumper setting is wrong, there is a problem that not only the functional operation as a module cannot be performed but also the entire system performs an abnormal operation.

【0004】[0004]

【課題を解決するための手段】第1の本発明の回路は、
複数のモジュールがバスを共有する装置におけるバスイ
ンタフェースのディジーチェーン回路において、バック
プレーンと各モジュールを接続するコネクタに対して、
モジュールの実装の有無を示すための信号をピンをあら
かじめ割り当てておき、モジュールが接続される各スロ
ット単位に、前記あらかじめ定められた信号ピンから出
力される信号の状態を検出する信号検出手段と、該信号
の状態に応答してディジーチェーンの切替設定を行う切
替手段とを前記バックプレーン上に設けたことを特徴と
するインタフェースのディジーチェーン回路特徴とす
る。
The circuit of the first aspect of the present invention is
In a daisy chain circuit of a bus interface in a device in which a plurality of modules share a bus, with respect to a connector connecting a backplane and each module,
A signal detection unit that pre-allocates a signal indicating whether or not the module is mounted, and detects the state of the signal output from the predetermined signal pin in each slot unit to which the module is connected, A daisy chain circuit characteristic of an interface is characterized in that switching means for performing switching setting of the daisy chain in response to the state of the signal is provided on the backplane.

【0005】第2の本発明の回路は、複数のモジュール
がバスを共有する装置におけるバスインタフェースのデ
ィジーチェーン回路において、モジュールが接続される
各スロット単位に、ソフトウェア制御によりディジーチ
ェーンの切替設定を行う切替手段を前記バックプレーン
上に設けたことを特徴とするバスインタフェースのディ
ジーチェーン回路特徴とする。
In the circuit of the second aspect of the present invention, in a daisy chain circuit of a bus interface in a device in which a plurality of modules share a bus, software-controlled daisy chain switching is set for each slot unit to which the modules are connected. A bus interface daisy chain circuit characterized in that switching means is provided on the backplane.

【0006】[0006]

【作用】第1の本発明によると、各モジュールの実装さ
れるスロット単位にモジュールの実装状態が認識出来、
モジュールが実装されている場合は、上流からのディジ
ーチェーン信号を該スロットのモジュールのディジーチ
ェーンの受信ラインに接続し、該モジュールからのディ
ジーチェーンの出力ラインを下流のモジュールに伝播す
るように接続する。一方、モジュールが接続されていな
い場合は、上流からのディジーチェーン信号を下流に直
接伝播するようにディジーチェーン信号の切替動作が行
われる。
According to the first aspect of the present invention, the mounting state of the module can be recognized for each slot in which each module is mounted,
If the module is installed, connect the daisy chain signal from the upstream to the daisy chain receive line of the module in the slot and connect the daisy chain output line from the module to propagate to the downstream module. . On the other hand, when the module is not connected, the switching operation of the daisy chain signal is performed so that the daisy chain signal from the upstream is directly propagated to the downstream.

【0007】また、第2の本発明によると、ソフトウェ
ア制御により、任意のスロットに対してディジーチェー
ン信号の切替え可能とするため、ディジーチェーンの途
切れを起こさずにディジーチェーン信号を伝播すること
が可能となる。
According to the second aspect of the present invention, the daisy chain signal can be switched to any slot by software control, so that the daisy chain signal can be propagated without interruption of the daisy chain. Becomes

【0008】[0008]

【実施例】本発明の第1の実施例を示す図1を参照する
と、本実施例はバックプレーン8に2つのモジュール1
および2が実装されるべきシステムを示す。モジュール
1と2は、例えばシステムを構成する入出力制御カード
であり、このようなモジュールの数はシステムの規模に
より増減する。バックプレーン8にはモジュール1,2
に対応して、信号検出手段3a,3b及び切替手段4
a,4bが設けられている。バックプレーン8と各モジ
ュール1,2間では、モジュールの実装状態を示す信号
5a,バスグラントイン信号6a,バスクラントアウト
信号7aを初めとしてその他の制御信号(図示省略)が
授受されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Referring to FIG. 1, which illustrates a first embodiment of the present invention, this embodiment includes two modules 1 on a backplane 8.
And 2 show the system to be implemented. The modules 1 and 2 are, for example, input / output control cards that form a system, and the number of such modules increases or decreases depending on the scale of the system. Modules 1 and 2 on the backplane 8
Corresponding to the signal detecting means 3a, 3b and the switching means 4
a and 4b are provided. Between the backplane 8 and each of the modules 1 and 2, other control signals (not shown) such as a signal 5a indicating the mounting state of the module, a bus grant-in signal 6a, and a bus grant-out signal 7a are exchanged.

【0009】図2では、図1の信号検出手段3aと切替
手段4aの具体的回路例をモジュール1とともに示した
ものである。図2におけるインバータ21、抵抗器およ
び5V電源が信号検出手段3a,また2つのトライステ
ートドライバ22,23が切替手段4aに相当する。
FIG. 2 shows a concrete circuit example of the signal detecting means 3a and the switching means 4a of FIG. 1 together with the module 1. The inverter 21, the resistor and the 5V power source in FIG. 2 correspond to the signal detecting means 3a, and the two tri-state drivers 22 and 23 correspond to the switching means 4a.

【0010】モジュール1がバックプレーン8に実装さ
れている場合には、実験状態信号5aがロー(グラン
ド)レベルのためトライステートドライバ23がイネー
ブルとなり、ディジーチェーン信号9は、トライステア
ート23を介してバスグラントイン信号6aとしてモジ
ュール1に出力される。他方のトライステートドライバ
22の出力は、インバータ21の出力がハイレベルのた
め、ゲートが閉ざされハイインピーダンスとなる。
When the module 1 is mounted on the backplane 8, the experimental state signal 5a is at the low (ground) level, so the tristate driver 23 is enabled, and the daisy chain signal 9 is transmitted via the tristeer 23. And is output to the module 1 as a bus grant-in signal 6a. The output of the other tri-state driver 22 becomes high impedance because the gate of the tri-state driver 22 is closed because the output of the inverter 21 is at high level.

【0011】この結果、モジュール1に入力されたバス
グラントイン信号6aはバスグラントアウト信号7aと
なって下流に出力されることになる。このとき、バラグ
ラントイン信号6aの状態がそのままバスグラントアウ
ト7aの状態になるとは限らず、もしモジュール1がバ
スを要求中であれば、バスグラントアウト7a信号は、
無効状態を示すことになる。
As a result, the bus grant-in signal 6a input to the module 1 becomes the bus grant-out signal 7a and is output downstream. At this time, the state of the variable grant-in signal 6a does not always become the state of the bus grant-out 7a, and if the module 1 is requesting the bus, the signal of the bus grant-out 7a is
It indicates an invalid state.

【0012】次にモジュール1が実装されていなかった
場合を考えると、実装状態信号5aがハイレベルとなる
ため、インバータ21の出力がロウレベルとなり、トラ
イステートドライバ22がイネーブルとなってディジー
チェーン信号9がトライステアートドライバ22の出力
に現われ、下流のモジュールに伝播されることになる。
Next, considering the case where the module 1 is not mounted, since the mounting state signal 5a becomes high level, the output of the inverter 21 becomes low level, the tristate driver 22 is enabled, and the daisy chain signal 9 is generated. Appears at the output of the tri-stearate driver 22 and will be propagated to downstream modules.

【0013】図3は、本発明の第2の実施例を示すブロ
ック図であり図4はその詳細図である。図3および図4
において、図1および図2におけるのと同一の参照番号
が付され他構成原案は同一の機能を有する。
FIG. 3 is a block diagram showing a second embodiment of the present invention, and FIG. 4 is a detailed view thereof. 3 and 4
In FIG. 2, the same reference numerals as those in FIGS. 1 and 2 are attached, and other constituent drafts have the same functions.

【0014】しかし、第1の実施例においては、切替手
段4a,4bは実装状態信号5aに応答して、上流から
のディジーチェーン信号をモジュール1,2に出力する
か、下流に出力するかを制御したのに対し、本実施例に
おいては、切替手段4a,4bは実装状態信号5aに応
答して、上流からのディジーチェーン信号とモジュール
1,2から出力される信号のいずれかを下流にディジー
チェーンするように切り替える点が異なっている。
However, in the first embodiment, the switching means 4a and 4b respond to the mounting state signal 5a to determine whether to output the daisy chain signal from the upstream to the modules 1 and 2 or the downstream. In contrast to the control, in the present embodiment, the switching means 4a and 4b respond to the mounting state signal 5a by daisy chaining either the daisy chain signal from the upstream side or the signal output from the modules 1 and 2 to the downstream side. The difference is that it switches to chain.

【0015】図4は図2に対応する信号手段3aと切替
手段4aの詳細図であり、その動作は図2と同じ様であ
る。
FIG. 4 is a detailed view of the signal means 3a and the switching means 4a corresponding to FIG. 2, and the operation thereof is the same as that of FIG.

【0016】本発明の第3実施例を示す図5を参照する
と、本実施例はバックプレーン8にCPU10と2つの
モジュール1,2が実装されるべきシステムを示す。C
PUはモジュール1,2を制御する。バッックプレーン
8には、モジュール1,2に対応した切替手段4a,4
b及びCPU10からの指示により切替手段4a,4b
それぞれに対して切替の示信号12a,12bを出力す
るための選択手段11が設けられている。
Referring to FIG. 5, which shows a third embodiment of the present invention, this embodiment shows a system in which a CPU 10 and two modules 1 and 2 are mounted on a backplane 8. C
The PU controls the modules 1 and 2. The backplane 8 includes switching means 4a, 4 corresponding to the modules 1, 2.
b and switching means 4a, 4b according to instructions from the CPU 10.
Selection means 11 is provided for outputting the switching indicating signals 12a and 12b for each of them.

【0017】CPU10は、システムの電源投入後にバ
ックプレーン8に接続されたモジュール1,2の存在を
確かめるために、あらかじめ定められたコマンドを発行
し、所定の応答を得ることでモジュールの存在を検出で
きる仕掛けとなっており、確認されたモジュールに対し
ては、切替指示信号12a,12bをローレベルに保つ
ようにし、モジュユール1,2の実装が無いと判断され
たスロットに対しては、切替指示信号12a,12bを
ハイレベルにと保つようになっている。
The CPU 10 detects the presence of a module by issuing a predetermined command and obtaining a predetermined response in order to confirm the presence of the modules 1 and 2 connected to the backplane 8 after the system is powered on. The switch instruction signals 12a and 12b are kept at a low level for the confirmed modules, and the switch instruction signals are issued for the slots judged not to have the modules 1 and 2. The signals 12a and 12b are kept at a high level.

【0018】図6は図5における切替手段4aの具体的
回路をモジュール1とともに示したものである。ここで
モジュール1が実装されている場合は、CPU10はモ
ジュール1に対する切替指示信号12aをローレベルに
保つよう、またモジュール1が実装されていない場合
は、CPU10はモジュール1に対する切替指示信号は
12aをハイレベルに保つよう選択手段11に指示す
る。この後の動作は図4に示した回答の動作と異なると
ころがないので説明を省略する。
FIG. 6 shows a specific circuit of the switching means 4a in FIG. 5 together with the module 1. Here, when the module 1 is mounted, the CPU 10 keeps the switching instruction signal 12a for the module 1 at a low level, and when the module 1 is not mounted, the CPU 10 sets the switching instruction signal 12a for the module 1 to 12a. The selection means 11 is instructed to maintain the high level. Since the operation after this is the same as the operation of the answer shown in FIG. 4, description thereof will be omitted.

【0019】図7は本発明の第4の実施例、図8は第4
の実施例の要部の詳細図を示す。本実施例は、切替手段
4a,4bが選択手段11からの切替指示信号12a,
12bに応答して切替動作する点が第3の実施例と共通
し、また上流からのディジーチェーン信号をモジュール
1,2に出力するか、下流に出力するかを制御する点が
第1の実施例と共通する。したがって、図8に示す詳細
回答の動作は図2に示す詳細回答の動作と同様である。
FIG. 7 is a fourth embodiment of the present invention, and FIG. 8 is a fourth embodiment.
The detailed drawing of the principal part of the Example of FIG. In the present embodiment, the switching means 4a, 4b causes the switching instruction signal 12a,
The third embodiment is similar to the third embodiment in that the switching operation is performed in response to 12b, and the first embodiment is that it controls whether the daisy chain signal from the upstream side is output to the modules 1 and 2 or the downstream side. Common with the example. Therefore, the detailed reply operation shown in FIG. 8 is similar to the detailed reply operation shown in FIG.

【0020】[0020]

【発明の効果】以上説明したように本発明によると、シ
ステムの構成変更時にモジュールを向き差ししても、自
動的にディジーチェーン信号を正しく下流に伝播出来る
ため、ジャンパー線の取付け、取りはずし作業が不要に
なるという効果を有する。
As described above, according to the present invention, even if the module is faced when the system configuration is changed, the daisy chain signal can be automatically propagated correctly to the downstream side. It has the effect of being unnecessary.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例のブロック図である。FIG. 1 is a block diagram of a first embodiment of the present invention.

【図2】図1に示した信号検出手段と切替手段の回路図
である。
FIG. 2 is a circuit diagram of a signal detecting means and a switching means shown in FIG.

【図3】本発明の第2の実施例のブロック図である。FIG. 3 is a block diagram of a second embodiment of the present invention.

【図4】図3に示した信号検出手段と切替手段の回路図
である。
FIG. 4 is a circuit diagram of a signal detecting means and a switching means shown in FIG.

【図5】本発明の第3の実施例のブロック図である。FIG. 5 is a block diagram of a third embodiment of the present invention.

【図6】図4に示した切替手段の回路図である。FIG. 6 is a circuit diagram of a switching unit shown in FIG.

【図7】本発明の第4の実施例のブロック図である。FIG. 7 is a block diagram of a fourth embodiment of the present invention.

【図8】図7に示した切替手段の回路図である。FIG. 8 is a circuit diagram of the switching means shown in FIG.

【図9】従来の例を示す図である。FIG. 9 is a diagram showing a conventional example.

【符号の説明】 1,2 モジュール 3a,3b 信号検出手段 4a,4b 切替手段 5a,5b 実装状態信号 6a,6b バスグラントイン信号 7a,7b バスグラントアウト信号 8 バックプレーン 9 ディジーチェーン信号 10 CPU 11 選択手段 12a,12b 切替指示信号 21 インバータ 22,23 トライステートドライバ 30 バス調停装置 31 バスリクエスト信号 32 バス使用許可信号 41a,41b ジャンパー線[Explanation of Reference Signs] 1, 2 Modules 3a, 3b Signal detecting means 4a, 4b Switching means 5a, 5b Mounting state signal 6a, 6b Bus grant in signal 7a, 7b Bus grant out signal 8 Backplane 9 Daisy chain signal 10 CPU 11 Selection means 12a, 12b Switching instruction signal 21 Inverter 22, 23 Tri-state driver 30 Bus arbitration device 31 Bus request signal 32 Bus use permission signal 41a, 41b Jumper wire

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数のモジュールがバスを共有する装置
におけるバスインタフェースのディジーチェーン回路に
おいて、 バックプレーンと各モジュールを接続するコネクタに対
して、モジュールの実装の有無を示すための信号をピン
をあらかじめ割り当てておき、モジュールが接続される
各スロット単位に、 前記あらかじめ定められた信号ピンから出力される信号
の状態を検出する信号検出手段と、該信号の状態に応答
してディジーチェーンの切替設定を行う切替手段とを前
記バックプレーン上に設けたことを特徴とするインタフ
ェースのディジーチェーン回路。
1. In a daisy chain circuit of a bus interface in a device in which a plurality of modules share a bus, a signal for indicating whether or not a module is mounted is provided in advance with a pin for a connector connecting a backplane and each module. For each slot to which the module is connected, signal detection means for detecting the state of the signal output from the predetermined signal pin, and daisy chain switching setting in response to the state of the signal are set. A daisy chain circuit of an interface, characterized in that switching means for performing the switching is provided on the back plane.
【請求項2】 前記切替設定が、上流からのディジーチ
ェーン信号をモジュールに出力するか下流に出力するか
により行われることを特徴とする請求項1記載のバスイ
ンタフェースのディジーチェーン回路。
2. The daisy chain circuit of the bus interface according to claim 1, wherein the switching setting is performed by outputting a daisy chain signal from an upstream side to a module or a downstream side.
【請求項3】 前記切替設定が、上流からのディジーチ
ェーン信号とモジュールから出力される信号のいずれを
下流にディジーチェーンするかにより行われることを特
徴とする請求項1記載のバスインタフェースのディジー
チェーン回路。
3. The daisy chain of the bus interface according to claim 1, wherein the switching setting is performed depending on which of the daisy chain signal from the upstream side and the signal output from the module is daisy chained to the downstream side. circuit.
【請求項4】 複数のモジュールがバスを共有する装置
におけるバスインタフェースのディジーチェーン回路に
おいて、モジュールが接続される各スロット単位に、 ソフトウェア制御によりディジーチェーンの切替設定を
行う切替手段を前記バックプレーン上に設けたことを特
徴とするバスインタフェースのディジーチェーン回路。
4. In a daisy chain circuit of a bus interface in an apparatus in which a plurality of modules share a bus, a switching means for performing daisy chain switching setting by software control is provided for each slot to which the modules are connected on the backplane. Bus interface daisy chain circuit, which is provided in the.
【請求項5】 前記切替設定が、上流からのディジーチ
ェーン信号とモジュールから出力される信号のいずれか
を下流にディジーチェーンするかにより行われることを
特徴とする請求項4記載のバスインタフェースのディジ
ーチェーン回路。
5. The daisy chain of the bus interface according to claim 4, wherein the switching setting is performed by daisy chaining either a daisy chain signal from an upstream side or a signal output from the module to a downstream side. Chain circuit.
【請求項6】 前記切替設定が、上流からのディジーチ
ェーン信号又はモジュールから出力される信号のいずれ
を下流にディジーチェーンするかにより行われることを
特徴とする請求項4記載のバスインタフェースのディジ
ーチェーン回路。
6. The daisy chain of a bus interface according to claim 4, wherein the switching setting is performed depending on whether the daisy chain signal from the upstream side or the signal output from the module is daisy chained to the downstream side. circuit.
JP5019146A 1993-02-08 1993-02-08 Daisy chain circuit for bus interface Pending JPH06230863A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5019146A JPH06230863A (en) 1993-02-08 1993-02-08 Daisy chain circuit for bus interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5019146A JPH06230863A (en) 1993-02-08 1993-02-08 Daisy chain circuit for bus interface

Publications (1)

Publication Number Publication Date
JPH06230863A true JPH06230863A (en) 1994-08-19

Family

ID=11991309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5019146A Pending JPH06230863A (en) 1993-02-08 1993-02-08 Daisy chain circuit for bus interface

Country Status (1)

Country Link
JP (1) JPH06230863A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086057A (en) * 1998-05-25 1999-12-15 김영환 Board Mount Management System of DSL System
JP2009009559A (en) * 2007-05-29 2009-01-15 Schneider Electric Industries Sas Device for controlling point-to-point communication between transmission bus and module
US7752490B2 (en) 2005-03-25 2010-07-06 Nec Corporation Memory system having a hot-swap function
JP2013101704A (en) * 2008-09-12 2013-05-23 Hitachi Ltd Semiconductor device
JP2017134475A (en) * 2016-01-25 2017-08-03 株式会社東芝 Computer system, and initial installation method of software
WO2022125768A1 (en) * 2020-12-11 2022-06-16 Skyworks Solutions, Inc. Enumeration of peripheral devices on a serial communication bus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225962A (en) * 1984-04-25 1985-11-11 Mitsubishi Electric Corp Priority control circuit
JPS6116658B2 (en) * 1976-10-04 1986-05-01 Dba Sa

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116658B2 (en) * 1976-10-04 1986-05-01 Dba Sa
JPS60225962A (en) * 1984-04-25 1985-11-11 Mitsubishi Electric Corp Priority control circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086057A (en) * 1998-05-25 1999-12-15 김영환 Board Mount Management System of DSL System
US7752490B2 (en) 2005-03-25 2010-07-06 Nec Corporation Memory system having a hot-swap function
JP2009009559A (en) * 2007-05-29 2009-01-15 Schneider Electric Industries Sas Device for controlling point-to-point communication between transmission bus and module
JP2013101704A (en) * 2008-09-12 2013-05-23 Hitachi Ltd Semiconductor device
JP2017134475A (en) * 2016-01-25 2017-08-03 株式会社東芝 Computer system, and initial installation method of software
WO2022125768A1 (en) * 2020-12-11 2022-06-16 Skyworks Solutions, Inc. Enumeration of peripheral devices on a serial communication bus

Similar Documents

Publication Publication Date Title
KR100610151B1 (en) Multiconfiguration backplane
US5546563A (en) Single chip replacement upgradeable computer motherboard with enablement of inserted upgrade CPU chip
US5101498A (en) Pin selectable multi-mode processor
EP0155443B1 (en) Microocomputer data processing systems permitting bus control by peripheral processing devices
KR970076286A (en) Computer system including system bus and method of device connection by system bus
KR19990073754A (en) Intelligent input / output controller for switching interface functions
JPH0240753A (en) System for composing information processing system automatically
JPH10301898A (en) Electronic equipment and interface circuit
JPH06230863A (en) Daisy chain circuit for bus interface
US6564279B1 (en) Method and apparatus facilitating insertion and removal of modules in a computer system
US7099966B2 (en) Point-to-point electrical loading for a multi-drop bus
EP1266294B1 (en) A communication interface system, method and apparatus
US6052746A (en) Integrated circuit having programmable pull device configured to enable/disable first function in favor of second function according to predetermined scheme before/after reset
JP3626667B2 (en) Expansion slot hot plug controller
JPS6116978B2 (en)
JPS58125124A (en) Parallel bus controller
KR840000385B1 (en) Bus connection system
US6157969A (en) Device for connecting DMA request signals to a selected one of DMA input lines
JPH05108553A (en) Bus coupling device
JPH01109459A (en) Logical integrated circuit
CA2392503A1 (en) Computer module and motherboard
JPH06167362A (en) Master-slave switching type measuring instrument
JPH07104795B2 (en) Error detection method
KR920002553B1 (en) Fdd control system in computer
JP2711885B2 (en) Bus master arbitration circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950926