CS198536B1 - Zapojení pro záznam informace do polovodičové paměti a pro porovnávání obsahů dvou pamětí - Google Patents

Zapojení pro záznam informace do polovodičové paměti a pro porovnávání obsahů dvou pamětí Download PDF

Info

Publication number
CS198536B1
CS198536B1 CS708677A CS708677A CS198536B1 CS 198536 B1 CS198536 B1 CS 198536B1 CS 708677 A CS708677 A CS 708677A CS 708677 A CS708677 A CS 708677A CS 198536 B1 CS198536 B1 CS 198536B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
circuit
group
flip
Prior art date
Application number
CS708677A
Other languages
English (en)
Inventor
Stanislav Drapel
Jan Kryska
Original Assignee
Stanislav Drapel
Jan Kryska
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanislav Drapel, Jan Kryska filed Critical Stanislav Drapel
Priority to CS708677A priority Critical patent/CS198536B1/cs
Publication of CS198536B1 publication Critical patent/CS198536B1/cs

Links

Landscapes

  • Read Only Memory (AREA)

Description

(54) Zapojení pro záznam informace do polovodičové paměti a pro porovnávání obsahů dvou pamětí
Vynález se týká zapojení pro záznam informace do polovodičové paměti a pro srovnávání obsahů dvou naprogramovaných pamětí. Vstupní data, která mají být trvale uložena v paměti, mohou být zadávána bu3 manuálně, např. pomocí otočných přepínačů nebo v podobě naprogramované předlohy.
Dosud známá zapojení Jsou dvojího druhu. Buí jsou to jednoduchá zařízení s mechanickým vstupem dat a ruční obsluhou bez okamžité kontroly správného uložení dat a bez možnosti porovnávání obsahů dvou pamětí, nebo jsou to složité přístroje, do kterých se vstupuje pomocí periferních zařízení, jako např. snímače děrné pásky. Tyto složité přístroje jsou jednak nákladné, jednak těžko přenosné.
Nevýhody obou známých typů zapojení odstraňuje při zachování jejich výhod zapojení podle vynálezu, sestávající z manuálního bloku, součtového obvodu, snímacího obvodu, programovacího obvodu referenční paměti, programované paměti, adresovacího obvodu, kruhového čítače, kompenzačního obvodu, dekodéru poslední adresy, ovládacího obvodu, hradel a klopných obvodů. Jeho podstata spočívá v tom, že skupinový výstup manuálního bloku je spojen se skupinovým vstupem součtového obvodu. První skupinový výstup součtového obvodu je spojen s prvním skupinovým vstupem snímacího obvodu. Jeho skupinový výstup je spojen se skupinovým vstupem programovacího obvodu. Ovládací vstup programovacího obvodu je spojen s prvním výstupem ovládacího obvodu. Druhý výstup ovládacího obvodu je spojen s prvním
198 536
198 53β vstupem adresovacího obvodu. Jeho první skupinový výstup je spojen se druhým skupinovým vstupem programované paměti a se skupinovým vstupem referenční paměti. Skupinový výstup referenční paměti je spojen se druhým skupinovým vstupem součtového obvodu. Druhý skupinový výstup součtového obvodu je spojen s prvním vstupem komparačního obvodu. Ovládací vstup komparačního obvodu je spojen se druhým výstupem kruhového čítače. Jeho skupinový výstup je spojen se druhým skupinovým vstupem snímacího obvodu. Informační výstup snímacího obvodu je spojen se vstupem ovládacího obvodu. Třetí výstup ovládacího obvodu je spojen s prvním vstupem prvního klopného obvodu. Jeho druhý vstup je spojen se druhým vstupem prvního hradla a s výstupem dekodéru poslední adresy. Skupinový vstup dekodéru poslední adresy je spojen se druhým skupinovým vstupem adresovacího obvodu. Jeho druhý vstup je spojen s výstupem prvního hradla, čtvrtý vstup prvního hradla je spojen ee třetím výstupem kruhového čítače. První výstup kruhového čítače je spojen s prvním vstupem druhého hradla, jehož druhý vstup je spojen s výstupem prvního klopného obvodu. Skupinový výstup programovacího obvodu je spojen s prvním skupinovým vstupem programované paměti. Skupinový výstup programované paměti je spojen se druhým skupinovým vstupem komparačního obvodu. Výstup komparačního obvodu je spojen se druhým vstupem třetího klopného obvodu, jehož první vstup je spojen s pátým výstupem ovládacího obvodu. Šestý výstup ovládacího obvodu je spojen se vstupem kruhového čítače. Čtvrtý výstup ovládaoího obvodu je spojen s prvním vstupem druhého klopného obvodu, jehož druhý vstup je spojen s prvním výstupem třetího klopného obvodu. Jeho druhý výstup je spojen se třetím vstupem prvního hradla. První vstup prvního hradla je spojen s výstupem druhého klopného obvodu, jehož třetí vstup je spojen s výstupem druhého hradla.
Zapojení pro záznam informace do paměti a porovnávání obsahů pamětí podle vynálezu odstraňuje nevýhody stávajícíoh čistě manuálních zařízení vzhledem k vyššímu účinku a zároveň je oproti složitějším zařízením kompaktní a jednoduché, což zaručuje jeho vysokou spolehlivost, nízkou váhu a možnost využití jako servisního přenosného zařízení.
Zapojení pro záznam informace do pevné polovodičové paměti a pro porovnávání obsahů dvou pamětí je znázorněno na připojeném výkresu.
Skupinový výstup 17 manuálního bloku £ je spojen se skupinovým vstupem 18 součtového obvodu £. První skupinový výstup 19 součtového obvodu £ je spojen s prvním skupinovým vstupem 20 snímacího obvodu £. Skupinový výstup 21 snímacího obvodu £ je spojen se skupinovým vstupem 22 programovacího obvodu Ovládací vstup 68 programovaoího obvodu je spojen s prvním výstupem 67 ovládacího obvodu £6. Druhý výstup 59 ovládaoího obvodu Já js spojen s prvním vstupem 60 adresovacího obvodu £, První skupinový výstup ££ adresovacího obvodu £ je spojen se druhým skupinovým vstupem 37 programované paměti £ a se skupinovým vstupem 36 referenční paměti £. Skupinový výstup 23 referenční paměti £ je spojen se číruhým skupinovým vstupem 24 součtového obvodu £. Druhý skupinový výstup 29 součtového obvodu £ je spojen s prvním vstupem 30 komparačního obvodu £2» Jehož ovládací vstup 34 je spojen se druhým výstupem 33 kruhového čítače £. Skupinový výstup 27 kruhového čítače £ je spojen se druhým skupinovým vstupem 28 snímacího obvodu £. Informační výstup 69 snímacího obvodu £ je spojen se vstupem 70 ovládaoího obvodu 16. Třetí výstup 61 ovládacího
198 S36 obvodu 16 je spojen s prvním vstupem 62 prvního klopného obvodu 13. Druhý vstup 50 prvního klopného obvodu 13 je spojen se druhým vstupem 49 prvního hradla 8 a s výstupem 48 dekodéru 12 poslední adresy. Skupinový vstup 74 dekodéru 12 poslední adresy je spojen se druhým skupinovým vstupem 73 adresovacího obvodu 2· Druhý vstup 39 adresovacího obvodu 2 je spojen s výstupem 38 prvního hradla 8. čtvrtý vstup 41 prvního hradla 8 je spojen se třetím výstupem 40 kruhového čítače 2· P**vní výstup 53 kruhového čítače 2 je spojen s prvním vstupem 54 druhého hradla 11. Druhý vstup 52 druhého hradla 11 je spojen s výstupem 51 prvního klopného obvodu 13. Skupinový výstup 25 programovacího obvodu 4 je spojen s prvním skupinovým vstupem 26 programované paměti 6, jejíž skupinový výstup 31 je spojen se druhým skupinovým vstupem 32 komparačního obvodu 10. Výstup 42 komparačního obvodu 10 je spojen se druhým vstupem 43 třetího klopného obvodu 15. První vstup 66 třetího klopného obvodu 15 je spojen s pátým výstupem 65 ovládacího obvodu 16. Šestý výstup 71 ja spojen se vstupem 72 kruhového čítače 2· čtvrtý výstup 63 ovládacího obvodu 16 je spojen s prvním vstupem 64 druhého klopného obvodu 14. Druhý vstup 56 druhého klopného obvodu 14 je spojen s prvním výstupem 55 třetího klopného obvodu 15. Druhý výstup 46 třetího klopného obvodu 15 je spojen se třetím vstupem 47 prvního hradla 8. První vstup 45 prvního hradla 8 je spojen s výstupem 44 druhého klopného obvodu 14. Třetí vstup 58 druhého klopného obvodu 14 je spojen s výstupem 57 druhého hradla 11.
Činnost celého zařízení zajišíuje ovládací obvod 16 realizovaný například jako ovládací panel, sestávající z tlačítek, logických obvodů a generátoru hodinových impulsů. Funkci ovládacího obvodu 16 může zastávat rovněž jiné, složitější zařízení, například počítač.
Činnost celého zařízení zajišťuje ovládací obvod 16, vysílá povely do adresovacího obvodu 2, posunuje kruhový čítač 2» spouští programovací obvod _£ a ovládá všechny klopné obvody 12, 14, 12· Adresovací obvod 2 vytváří adresu dat vkládaných do programované paměti 6 nebo při porovnávání dvou pamětí adresu obou, to je referenční paměti 2 a programované paměti _6· Počáteční adresa se do adresovacího obvodu 2 vkládá ovládacím obvodem 16. Během Činnosti zařízení se zvyšuje adresa pomooí povelů z výstupu 38 prvního hradla 8 během jednoho z kroků kruhového čítače 2 v závislosti na stavu druhého klopného obvodu 14 a třetího klopného obvodu 12 a na stavu výstupu 48 dekodéru 12 poslední adresy. Údaj z první ho skupinového výstupu 35 adresovacího obvodu 2 se zobrazuje na panelu zařízení.
Toto uspořádání není na výkrese znázorněno.
Zda je zařízení v činnosti, určuje stav druhého klopného obvodu 14. Tento druhý klopný obvod 14 se nastavuje povelem z ovládacího obvodu 16 a nuluje se výstupem 57 druhého hradla
11. jímž procházejí pulsy z kruhového čítače 2 podle stavu prvního klopného obvodu 13. který určuje režim programování všech adres, respektive jedné adresy programované paměti 6. Třetí klopný obvod 15 zachycuje chybu vyhodnocenou v komparačním obvodu 10 a svým výstupem 42 blokuje zvýšení adresy obou pamětí 2 a 2 a zastavuje činnost zařízení. Kruhový čítač 2 je posunován hodinovými impulsy, které vysílá ovládaoí obvod 16. Jeho skupinový výstup 27 přepíná snímací obvod 2, který připojuje postupně jednotlivé bity z prvního skupinového výstupu 19 součtového obvodu 2 do programovacího obvodu 4· Programovací obvod 4 podle vstupních dat a povelů z ovládacího obvodu 16 zaznamenává požadovanou informaci do progra4
198 538 mované paměti 2· 0 tom, které vstupní médium se využívá pro zadávání dat do programované paměti 2» rozhoduje součtový obvod X, ve kterém se slučují data zadávaná prostřednictvím manuálního bloku i nebo kopírovaná z referenční paměti 2· Zapojení je vhodné pro programování polovodičových pamětí po jednotlivých adresách programovaných pamětí i pro naprogramová ní celé kapacity paměti najednou. V případě programování celé kapacity se v adresovaoím obvodu 2 postupně automaticky vygenerují všechny adresy. Programování probíhá pod neustálou kontrolou komparačního obvodu 10, takže v případě vzniku nesprávných dat v programované paměti 6 s® programovací prooee zastaví a zařízení hlásí chybu. Ve funkci porovnávání obsahů pamětí se srovnávají obsahy referenční paměti 2 8 programované paměti 2 v celém rozsahu adres a v případě nesouhlasu je indikována chyba.
Vynálezu se využije ve všech oblastech číslicové techniky.

Claims (1)

  1. PŘEDMĚT VYNÁLEZU
    Zapojení pro záznam informace do polovodičové paměti a pro porovnání obsahů dvou pamětí, sestávající z manuálního bloku, součtového obvodu, snímaoího obvodu, programovacího obvodu, referenční paměti, programované paměti, adresovacího obvodu, kruhového čítače, kompenzačního obvodu, dekodéru poslední adresy, ovládacího obvodu, hradel a klopných obvodů, vyznačující se tím, že skupinový výstup (17) manuálního bloku (1) je spojen se ?*. · skupinovým vstupem (18) součtového obvodu (2), jehož první skupinový výstup (19) je spojen s prvním skupinovým vstupem (20) snímacího obvodu (3), jehož skupinový výstup (21) je spojen se skupinovým vstupem (22) programovacího obvodu (4), jehož ovládací vstup (68) je spojen s prvním výstupem (67) ovládacího obvodu (16), jehož druhý výstup (59) je spojen s prvním vstupem (60) adresovacího obvodu (7), jehož první skupinový výstup (35) je spojen se druhým.skupinovým vstupem (37) programované paměti (6) a se skupinovým vstupem (36) referenční paměti (5), jejíž skupinový výstup (23) je spojen se druhým skupinovým vstupem (24) součtového obvodu (2), jehož druhý skupinový výstup (29) je spojen s prvním vstupem (30) komparačního obvodu (10), jehož ovládací vstup (34) je spojen se druhým výstupem (33) kruhového čítače (9), jehož skupinový výstup (27) je spojen se druhým skupinovým vstupem (28) snímaoího obvodu (3)», jehož informační výstup (69) je spojen se vstupem (70) ovládacího obvodu (16), jehož třetí výstup (61) je spojen s prvním vstupem (62) prvního klopného obvodu (13), jehož druhý vstup (50) je spojen se .druhým vstupem (49) prvního hradla (8) a s výstupem (48) dekodéru (12) poslední adresy, jehož skupinový vstup (74) je spojen se druhým skupinovým vstupem (73) adresovacího obvodu (7)» jehož druhý vstup (39) je spojen s výstupem (38) prvního hradla (8), jehož čtvrtý vstup (41) je spojen se třetím výstupem (40) kruhového čítače (9), jehož první výstup (53) je spojen s prvním vstupem (54) druhého hradla (11), jehož druhý vstup (52) je spojen s výstupem (51) prvního klopného obvodu (13)» přičemž skupinový výstup (25) programovacího obvodu (4) je spojen s prvním skupinovým vstupem (26) programované paměti (6), jejíž skupinový výstup (31) je spojen se druhým skupinovým vstupem (32) komparačního obvodu (10), jehož výstup (42) je spojen se druhým vstupem (43) třetího klopného obvodu (15), jehož první vstup (66) je spojen s pátým výstupem
    198 538 (65) ovládacího obvodu (16), jehož šestý výstup (71) je spojen se vstupem (72) kruhového čítače (9) a čtvrtý výstup (63) ovládacího obvodu (16) je spojen s prvním vstupem (64) druhého klopného obvodu (14), jehož druhý vstup (56) je spojen s prvním výstupem (55) třetího klopného obvodu (15), jehož druhý výstup (46) je spojen se třetím vstupem (47) prvního hradla (8), jehož první vstup (45) je spojen s výstupem (44) druhého klopného obvodu (14), jehož třetí vstup (58) je spojen s výstupem (57) druhého hradla (11).
CS708677A 1977-10-31 1977-10-31 Zapojení pro záznam informace do polovodičové paměti a pro porovnávání obsahů dvou pamětí CS198536B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS708677A CS198536B1 (cs) 1977-10-31 1977-10-31 Zapojení pro záznam informace do polovodičové paměti a pro porovnávání obsahů dvou pamětí

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS708677A CS198536B1 (cs) 1977-10-31 1977-10-31 Zapojení pro záznam informace do polovodičové paměti a pro porovnávání obsahů dvou pamětí

Publications (1)

Publication Number Publication Date
CS198536B1 true CS198536B1 (cs) 1980-06-30

Family

ID=5419324

Family Applications (1)

Application Number Title Priority Date Filing Date
CS708677A CS198536B1 (cs) 1977-10-31 1977-10-31 Zapojení pro záznam informace do polovodičové paměti a pro porovnávání obsahů dvou pamětí

Country Status (1)

Country Link
CS (1) CS198536B1 (cs)

Similar Documents

Publication Publication Date Title
US4748594A (en) Integrated circuit device having a memory and majority logic
US4216533A (en) Pattern generator
US5553019A (en) Write-once read-many memory using EEPROM cells
US5383147A (en) IC card and method of checking the memory capacity of IC card
US5285415A (en) Data counting memory card and reader
US4322812A (en) Digital data processor providing for monitoring, changing and loading of RAM instruction data
US5384749A (en) Circuit for the management of memory words
US5500810A (en) Filter device with memory test circuit
CS198536B1 (cs) Zapojení pro záznam informace do polovodičové paměti a pro porovnávání obsahů dvou pamětí
US6192447B1 (en) Method and apparatus for resetting a random access memory
JP2001189097A (ja) フラッシュメモリのアドレスバッファ
JPS6325749A (ja) 半導体記憶素子
US4866662A (en) Memory connected state detecting circuit
JPH08329676A (ja) ブースト回路
US5023822A (en) Pulse ratio system
JPS6131558B2 (cs)
SU1635207A1 (ru) Устройство дл программировани посто нных запоминающих устройств
SU1683020A1 (ru) Устройство дл сопр жени процессора с пам тью
KR870003281Y1 (ko) 인터페이스회로
JPS59144962A (ja) 記憶制御装置
SU907582A1 (ru) Ассоциативное запоминающее устройство
SU866577A2 (ru) Аналоговое запоминающее устройство
JPS59148196A (ja) 論理回路
JPH01116854A (ja) メモリ読出しエラー防止方式
JPS5798197A (en) Multiplexing memory device