CS198536B1

CS198536B1 - Connexion for writing of information into semiconductor storage and for comparison of two storages contents

Info

Publication number: CS198536B1
Application number: CS708677A
Authority: CS
Inventors: Stanislav Drapel; Jan Kryska
Original assignee: Stanislav Drapel; Jan Kryska
Priority date: 1977-10-31
Filing date: 1977-10-31
Publication date: 1980-06-30

Description

(54) Zapojení pro záznam informace do polovodičové paměti a pro porovnávání obsahů dvou pamětí(54) Connection for recording information in a semiconductor memory and for comparing the contents of two memories

Vynález se týká zapojení pro záznam informace do polovodičové paměti a pro srovnávání obsahů dvou naprogramovaných pamětí. Vstupní data, která mají být trvale uložena v paměti, mohou být zadávána bu3 manuálně, např. pomocí otočných přepínačů nebo v podobě naprogramované předlohy.The invention relates to a circuit for recording information in a semiconductor memory and for comparing the contents of two programmed memories. The input data to be permanently stored can be entered either manually, for example by means of rotary switches or in the form of a programmed original.

Dosud známá zapojení Jsou dvojího druhu. Buí jsou to jednoduchá zařízení s mechanickým vstupem dat a ruční obsluhou bez okamžité kontroly správného uložení dat a bez možnosti porovnávání obsahů dvou pamětí, nebo jsou to složité přístroje, do kterých se vstupuje pomocí periferních zařízení, jako např. snímače děrné pásky. Tyto složité přístroje jsou jednak nákladné, jednak těžko přenosné.So far known connections are of two kinds. Either they are simple devices with mechanical data input and manual operation without immediate control of correct data storage and no possibility to compare the contents of two memories, or they are complex devices that are accessed by peripheral devices such as punch tape sensors. These complex devices are both costly and difficult to carry.

Nevýhody obou známých typů zapojení odstraňuje při zachování jejich výhod zapojení podle vynálezu, sestávající z manuálního bloku, součtového obvodu, snímacího obvodu, programovacího obvodu referenční paměti, programované paměti, adresovacího obvodu, kruhového čítače, kompenzačního obvodu, dekodéru poslední adresy, ovládacího obvodu, hradel a klopných obvodů. Jeho podstata spočívá v tom, že skupinový výstup manuálního bloku je spojen se skupinovým vstupem součtového obvodu. První skupinový výstup součtového obvodu je spojen s prvním skupinovým vstupem snímacího obvodu. Jeho skupinový výstup je spojen se skupinovým vstupem programovacího obvodu. Ovládací vstup programovacího obvodu je spojen s prvním výstupem ovládacího obvodu. Druhý výstup ovládacího obvodu je spojen s prvnímDisadvantages of both known types of circuit are eliminated while maintaining their advantages circuit according to the invention, consisting of manual block, total circuit, sensing circuit, reference memory programming circuit, programmed memory, address circuit, circular counter, compensation circuit, last address decoder, control circuit, gates and flip-flops. It is based on the fact that the group output of the manual block is connected to the group input of the summation circuit. The first group output of the summation circuit is coupled to the first group input of the sensing circuit. Its group output is connected to the group input of the programming circuit. The control input of the programming circuit is coupled to the first output of the control circuit. The second output of the control circuit is coupled to the first

198 536198 536

198 53β vstupem adresovacího obvodu. Jeho první skupinový výstup je spojen se druhým skupinovým vstupem programované paměti a se skupinovým vstupem referenční paměti. Skupinový výstup referenční paměti je spojen se druhým skupinovým vstupem součtového obvodu. Druhý skupinový výstup součtového obvodu je spojen s prvním vstupem komparačního obvodu. Ovládací vstup komparačního obvodu je spojen se druhým výstupem kruhového čítače. Jeho skupinový výstup je spojen se druhým skupinovým vstupem snímacího obvodu. Informační výstup snímacího obvodu je spojen se vstupem ovládacího obvodu. Třetí výstup ovládacího obvodu je spojen s prvním vstupem prvního klopného obvodu. Jeho druhý vstup je spojen se druhým vstupem prvního hradla a s výstupem dekodéru poslední adresy. Skupinový vstup dekodéru poslední adresy je spojen se druhým skupinovým vstupem adresovacího obvodu. Jeho druhý vstup je spojen s výstupem prvního hradla, čtvrtý vstup prvního hradla je spojen ee třetím výstupem kruhového čítače. První výstup kruhového čítače je spojen s prvním vstupem druhého hradla, jehož druhý vstup je spojen s výstupem prvního klopného obvodu. Skupinový výstup programovacího obvodu je spojen s prvním skupinovým vstupem programované paměti. Skupinový výstup programované paměti je spojen se druhým skupinovým vstupem komparačního obvodu. Výstup komparačního obvodu je spojen se druhým vstupem třetího klopného obvodu, jehož první vstup je spojen s pátým výstupem ovládacího obvodu. Šestý výstup ovládacího obvodu je spojen se vstupem kruhového čítače. Čtvrtý výstup ovládaoího obvodu je spojen s prvním vstupem druhého klopného obvodu, jehož druhý vstup je spojen s prvním výstupem třetího klopného obvodu. Jeho druhý výstup je spojen se třetím vstupem prvního hradla. První vstup prvního hradla je spojen s výstupem druhého klopného obvodu, jehož třetí vstup je spojen s výstupem druhého hradla.198 53β input address circuit. Its first group output is connected to the second group input of the programmed memory and the group input of the reference memory. The group output of the reference memory is connected to the second group input of the summation circuit. The second group output of the summation circuit is connected to the first input of the comparator circuit. The control input of the comparator circuit is connected to the second output of the ring counter. Its group output is connected to the second group input of the sensing circuit. The sensing circuit information output is coupled to the control circuit input. The third output of the control circuit is coupled to the first input of the first flip-flop. Its second input is coupled to the second input of the first gate and the output of the last address decoder. The group address of the last address decoder is coupled to the second group address of the addressing circuit. Its second input is connected to the output of the first gate, the fourth input of the first gate is connected to the third output of the circular counter. The first output of the ring counter is connected to the first input of the second gate, the second input of which is connected to the output of the first flip-flop. The group output of the programming circuit is connected to the first group input of the programmed memory. The group output of the programmed memory is connected to the second group input of the comparator circuit. The output of the comparator circuit is connected to the second input of the third flip-flop, the first input of which is connected to the fifth output of the control circuit. The sixth output of the control circuit is connected to the input of the ring counter. The fourth output of the control circuit is connected to the first input of the second flip-flop, the second input of which is connected to the first output of the third flip-flop. Its second exit is connected to the third entrance of the first gate. The first input of the first gate is connected to the output of the second flip-flop whose third input is connected to the output of the second gate.

Zapojení pro záznam informace do paměti a porovnávání obsahů pamětí podle vynálezu odstraňuje nevýhody stávajícíoh čistě manuálních zařízení vzhledem k vyššímu účinku a zároveň je oproti složitějším zařízením kompaktní a jednoduché, což zaručuje jeho vysokou spolehlivost, nízkou váhu a možnost využití jako servisního přenosného zařízení.The memory recording and content comparison circuitry of the present invention eliminates the disadvantages of existing purely manual devices due to higher performance while being compact and simple compared to more complex devices, ensuring its high reliability, low weight and the ability to be used as a service portable device.

Zapojení pro záznam informace do pevné polovodičové paměti a pro porovnávání obsahů dvou pamětí je znázorněno na připojeném výkresu.The wiring for recording information to the solid-state memory and comparing the contents of the two memories is shown in the attached drawing.

Skupinový výstup 17 manuálního bloku £ je spojen se skupinovým vstupem 18 součtového obvodu £. První skupinový výstup 19 součtového obvodu £ je spojen s prvním skupinovým vstupem 20 snímacího obvodu £. Skupinový výstup 21 snímacího obvodu £ je spojen se skupinovým vstupem 22 programovacího obvodu Ovládací vstup 68 programovaoího obvodu je spojen s prvním výstupem 67 ovládacího obvodu £6. Druhý výstup 59 ovládaoího obvodu Já js spojen s prvním vstupem 60 adresovacího obvodu £, První skupinový výstup ££ adresovacího obvodu £ je spojen se druhým skupinovým vstupem 37 programované paměti £ a se skupinovým vstupem 36 referenční paměti £. Skupinový výstup 23 referenční paměti £ je spojen se číruhým skupinovým vstupem 24 součtového obvodu £. Druhý skupinový výstup 29 součtového obvodu £ je spojen s prvním vstupem 30 komparačního obvodu £2» Jehož ovládací vstup 34 je spojen se druhým výstupem 33 kruhového čítače £. Skupinový výstup 27 kruhového čítače £ je spojen se druhým skupinovým vstupem 28 snímacího obvodu £. Informační výstup 69 snímacího obvodu £ je spojen se vstupem 70 ovládaoího obvodu 16. Třetí výstup 61 ovládacíhoThe group output 17 of the manual block 6 is connected to the group input 18 of the summation circuit 6. The first group output 19 of the summation circuit 6 is connected to the first group input 20 of the sensing circuit 6. The group output 21 of the sensor circuit 66 is connected to the group input 22 of the programming circuit. The control input 68 of the programming circuit 68 is connected to the first output 67 of the control circuit 66. The second output 59 of the control circuit I is connected to the first input 60 of the addressing circuit 6, the first group output 64 of the addressing circuit 6 is connected to the second group input 37 of the programmed memory 6 and the group input 36 of the reference memory 6. The group output 23 of the reference memory 8 is coupled to the fourth group input 24 of the summation circuit 6. The second group output 29 of the summation circuit 6 is connected to the first input 30 of the comparative circuit 32 whose control input 34 is connected to the second output 33 of the ring counter. The group output 27 of the ring counter 6 is connected to the second group input 28 of the sensing circuit 6. The sensor output information output 69 is coupled to the control circuit input 70. A third output 61 of the control circuit

198 S36 obvodu 16 je spojen s prvním vstupem 62 prvního klopného obvodu 13. Druhý vstup 50 prvního klopného obvodu 13 je spojen se druhým vstupem 49 prvního hradla 8 a s výstupem 48 dekodéru 12 poslední adresy. Skupinový vstup 74 dekodéru 12 poslední adresy je spojen se druhým skupinovým vstupem 73 adresovacího obvodu 2· Druhý vstup 39 adresovacího obvodu 2 je spojen s výstupem 38 prvního hradla 8. čtvrtý vstup 41 prvního hradla 8 je spojen se třetím výstupem 40 kruhového čítače 2· P**vní výstup 53 kruhového čítače 2 je spojen s prvním vstupem 54 druhého hradla 11. Druhý vstup 52 druhého hradla 11 je spojen s výstupem 51 prvního klopného obvodu 13. Skupinový výstup 25 programovacího obvodu 4 je spojen s prvním skupinovým vstupem 26 programované paměti 6, jejíž skupinový výstup 31 je spojen se druhým skupinovým vstupem 32 komparačního obvodu 10. Výstup 42 komparačního obvodu 10 je spojen se druhým vstupem 43 třetího klopného obvodu 15. První vstup 66 třetího klopného obvodu 15 je spojen s pátým výstupem 65 ovládacího obvodu 16. Šestý výstup 71 ja spojen se vstupem 72 kruhového čítače 2· čtvrtý výstup 63 ovládacího obvodu 16 je spojen s prvním vstupem 64 druhého klopného obvodu 14. Druhý vstup 56 druhého klopného obvodu 14 je spojen s prvním výstupem 55 třetího klopného obvodu 15. Druhý výstup 46 třetího klopného obvodu 15 je spojen se třetím vstupem 47 prvního hradla 8. První vstup 45 prvního hradla 8 je spojen s výstupem 44 druhého klopného obvodu 14. Třetí vstup 58 druhého klopného obvodu 14 je spojen s výstupem 57 druhého hradla 11.198 S36 of circuit 16 is connected to the first input 62 of the first flip-flop 13. The second input 50 of the first flip-flop 13 is connected to the second input 49 of the first gate 8 and to the output 48 of the last address decoder 12. The group input 74 of the last address decoder 12 is connected to the second group input 73 of the addressing circuit 2. The second input 39 of the addressing circuit 2 is connected to the output 38 of the first gate 8. the fourth input 41 of the first gate 8 is connected to the third output 40 of the circular counter 2. ** the external output 53 of the ring counter 2 is connected to the first input 54 of the second gate 11. The second input 52 of the second gate 11 is connected to the output 51 of the first flip-flop 13. The group output 25 of the programming circuit 4 is connected to the first group input 26 of the programmed memory 6 whose group output 31 is connected to the second group input 32 of the comparative circuit 10. The output 42 of the comparative circuit 10 is connected to the second input 43 of the third flip-flop 15. The first input 66 of the third flip-flop 15 is connected to the fifth output 65 of the control circuit 16. the output 71 is connected to the input 72 of the circular counter 2 · the fourth output 63 of the control o 16 is connected to the first input 64 of the second flip-flop 14. The second input 56 of the second flip-flop 14 is connected to the first output 55 of the third flip-flop 15. The second output 46 of the third flip-flop 15 is connected to the third input 47 of the first gate. 45 of the first gate 8 is connected to the output 44 of the second flip-flop 14. The third input 58 of the second flip-flop 14 is connected to the output 57 of the second gate 11.

Činnost celého zařízení zajišíuje ovládací obvod 16 realizovaný například jako ovládací panel, sestávající z tlačítek, logických obvodů a generátoru hodinových impulsů. Funkci ovládacího obvodu 16 může zastávat rovněž jiné, složitější zařízení, například počítač.The operation of the whole device is provided by a control circuit 16 realized, for example, as a control panel consisting of buttons, logic circuits and a clock pulse generator. Other, more complex devices, such as a computer, may also act as control circuit 16.

Činnost celého zařízení zajišťuje ovládací obvod 16, vysílá povely do adresovacího obvodu 2, posunuje kruhový čítač 2» spouští programovací obvod _£ a ovládá všechny klopné obvody 12, 14, 12· Adresovací obvod 2 vytváří adresu dat vkládaných do programované paměti 6 nebo při porovnávání dvou pamětí adresu obou, to je referenční paměti 2 ^a programované paměti _6· Počáteční adresa se do adresovacího obvodu 2 vkládá ovládacím obvodem 16. Během Činnosti zařízení se zvyšuje adresa pomooí povelů z výstupu 38 prvního hradla 8 během jednoho z kroků kruhového čítače 2 v závislosti na stavu druhého klopného obvodu 14 a třetího klopného obvodu 12 a na stavu výstupu 48 dekodéru 12 poslední adresy. Údaj z první ho skupinového výstupu 35 adresovacího obvodu 2 se zobrazuje na panelu zařízení.Operation of the whole device is provided by the control circuit 16, sends commands to the addressing circuit 2, shifts the ring counter 2, starts the programming circuit 6 and controls all flip-flops 12, 14, 12. The addressing circuit 2 creates the address of data entered in the programmed memory 6 or two memory address both, it is a reference memory ^and programmable memory 2 _6 · Starting address to the addressing circuit 2 inserts the control circuit 16. during operation, the address increases pomooí commands from output 38 of the gate 8 during one of the steps of the circular counter 2 depending on the state of the second flip-flop 14 and the third flip-flop 12 and on the output state 48 of the last address decoder 12. The data from the first group output 35 of the addressing circuit 2 is displayed on the device panel.

Toto uspořádání není na výkrese znázorněno.This arrangement is not shown in the drawing.

Zda je zařízení v činnosti, určuje stav druhého klopného obvodu 14. Tento druhý klopný obvod 14 se nastavuje povelem z ovládacího obvodu 16 a nuluje se výstupem 57 druhého hradlaWhether the device is in operation determines the state of the second flip-flop 14. This second flip-flop 14 is set by a command from the control circuit 16 and reset to the second gate output 57

11. jímž procházejí pulsy z kruhového čítače 2 podle stavu prvního klopného obvodu 13. který určuje režim programování všech adres, respektive jedné adresy programované paměti 6. Třetí klopný obvod 15 zachycuje chybu vyhodnocenou v komparačním obvodu 10 a svým výstupem 42 blokuje zvýšení adresy obou pamětí 2 ^a 2 ^a zastavuje činnost zařízení. Kruhový čítač 2 je posunován hodinovými impulsy, které vysílá ovládaoí obvod 16. Jeho skupinový výstup 27 přepíná snímací obvod 2, který připojuje postupně jednotlivé bity z prvního skupinového výstupu 19 součtového obvodu 2 do programovacího obvodu 4· Programovací obvod 4 podle vstupních dat a povelů z ovládacího obvodu 16 zaznamenává požadovanou informaci do progra411. through which the pulses pass from the ring counter 2 according to the state of the first flip-flop 13, which determines the programming mode of all addresses or one address of the programmed memory 6. The third flip-flop 15 catches the error evaluated in the comparator 10. 2 ^and 2 ^and stops the device. The ring counter 2 is shifted by the clock pulses emitted by the control circuit 16. Its group output 27 switches the sensing circuit 2, which sequentially connects the individual bits from the first group output 19 of the total circuit 2 to the programming circuit 4 · Programming circuit 4 according to input data and commands the control circuit 16 records the required information in the program

198 538 mované paměti 2· ⁰ tom, které vstupní médium se využívá pro zadávání dat do programované paměti 2» rozhoduje součtový obvod X, ve kterém se slučují data zadávaná prostřednictvím manuálního bloku i nebo kopírovaná z referenční paměti 2· Zapojení je vhodné pro programování polovodičových pamětí po jednotlivých adresách programovaných pamětí i pro naprogramová ní celé kapacity paměti najednou. V případě programování celé kapacity se v adresovaoím obvodu 2 postupně automaticky vygenerují všechny adresy. Programování probíhá pod neustálou kontrolou komparačního obvodu 10, takže v případě vzniku nesprávných dat v programované paměti 6 ^s® programovací prooee zastaví a zařízení hlásí chybu. Ve funkci porovnávání obsahů pamětí se srovnávají obsahy referenční paměti 2 ⁸ programované paměti 2 v celém rozsahu adres a v případě nesouhlasu je indikována chyba.198 538 memory 2 · ⁰ which input medium is used to enter data into the programmed memory 2 »is determined by the summation X, in which the data entered via the manual block i or copied from the reference memory 2 are combined 2 · Wiring is suitable for semiconductor programming memory for individual addresses of programmed memory and for programming the entire memory capacity at once. In the case of programming the entire capacity, all addresses are automatically generated in the address circuit 2. The programming is under constant control of the comparator 10, so that in case of incorrect data in the programmed memory 6 ^s ®, the programming prooee stops and the device reports an error. The memory content comparison function compares the contents of the reference memory 2 ^{8 of the} programmed memory 2 over the entire address range, and an error is indicated in case of disagreement.

Vynálezu se využije ve všech oblastech číslicové techniky.The invention is applicable in all areas of digital technology.

Claims

SUBJECT OF THE INVENTION

A circuit for recording information into a semiconductor memory and comparing the contents of two memories, consisting of a manual block, a sum circuit, a read circuit, a programming circuit, a reference memory, a programmed memory, an address circuit, a circular counter, a compensation circuit, a last address decoder, gates and flip-flops, characterized in that the group output (17) of the manual block (1) is connected to? A group input (18) of the summation circuit (2) whose first group output (19) is connected to the first group input (20) of the sensing circuit (3), whose group output (21) is connected to the group input (22) of the programming circuit (4), whose control input (68) is connected to a first output (67) of the control circuit (16), the second output (59) of which is connected to a first input (60) of the addressing circuit (7), whose first group output (35) is connected to the second group input (37) of the programmed memory (6) and to the group input (36) of the reference memory (5), the group output (23) of which is connected to the second group input (24) of the summation circuit (2) whose second group output (29) is connected to the first input (30) of the comparator circuit (10), whose control input (34) is connected to the second output (33) of the ring counter (9), whose group output (27) is connected to a second group input (28) of the sensing circuit (3), its the information output (69) is connected to an input (70) of the control circuit (16), the third output (61) of which is connected to the first input (62) of the first flip-flop (13), the second input (50) of which is connected to the second an input (49) of the first gate (8) and an output (48) of the last address decoder (12) whose group input (74) is connected to the second group input (73) of the addressing circuit (7) with an output (38) of the first gate (8), the fourth input (41) of which is connected to the third output (40) of the circular counter (9), the first output (53) of which is connected to the first input (54) of the second gate (11) whose second input (52) is connected to the output (51) of the first flip-flop (13), wherein the group output (25) of the programming circuit (4) is connected to the first group input (26) of the programmed memory (6) (31) is connected to a second group input (32) of a comparator circuit (10), the output of which (42) is connected to the second input (43) of the third flip-flop (15), the first input (66) of which is connected to the fifth output

5 ·

198 538 (65) of the control circuit (16), the sixth output (71) of which is connected to the input (72) of the circular counter (9) and the fourth output (63) of the control circuit (16) is connected to the first input (64) of the second flip circuit (14), the second input (56) of which is connected to the first output (55) of the third flip-flop (15), the second output (46) of which is connected to the third input (47) of the first gate (8), 45) is connected to the outlet (44) of the second flip-flop (14), the third inlet (58) of which is connected to the outlet (57) of the second gate (11).