CN87100305A - 处理装置多路转换方法及其装置 - Google Patents

处理装置多路转换方法及其装置 Download PDF

Info

Publication number
CN87100305A
CN87100305A CN87100305.8A CN87100305A CN87100305A CN 87100305 A CN87100305 A CN 87100305A CN 87100305 A CN87100305 A CN 87100305A CN 87100305 A CN87100305 A CN 87100305A
Authority
CN
China
Prior art keywords
signal wire
signal
treating apparatus
output
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN87100305.8A
Other languages
English (en)
Other versions
CN1032987C (zh
Inventor
山冈弘昌
胁田章弘
齐藤纯寿
天日康博
下山和彦
笹木亘
梶山义德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Publication of CN87100305A publication Critical patent/CN87100305A/zh
Application granted granted Critical
Publication of CN1032987C publication Critical patent/CN1032987C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

本发明涉及CPU多路转换的方法及其装置。把表示CPU作为常用系统正在动作的SYSRUN信号线用开路集电极的连接“或”门,连接到伙伴CPU上,判别伙伴CPU的状态,并根据本信号的状态,决定是否作常用系统。因此,取消了CPU外部转换硬件,实现了小型的双路化,即使常用系统继续占有I/O,异常时也能迅速地向备用系统转换。

Description

本发明涉及使处理装置(以下称CPU)双路化的多路转换处理方法及其装置。
使数字控制器等的处理装置多路化,以避免无控制状态、提高运转率的方法,到目前为止已有种种方案,并已实际应用。例如众所周知的,在日本公开专利昭53-121544号公报上记载的一种,是在主CPU及后备CPU之外,再设置既向主CPU提供控制开始指令用的中断,同时又向后备CPU提供控制停止指令用的中断的主CPU动作指令装置,以及设置把主计算机的故障停止检测回路的输出作为控制开始指令用的中断提供给后备CPU而使用的中断回路等,当主CPU发生异常时,能转换到后备CPU继续进行控制。
另外的传统例子有日本公开专利昭59-20056号公报上所记载的例子。这种方法是当现用(常用)系统发生故障时,现用系统、备用(待机)系统的装置能互相判别对方的故障程度、从而把正常的装置作为现用系统的方法,故障的检测由对方的装置进行,从而作为双路专用系统发挥作用。
还有一种传统例子有日本公开专利昭55-110352号公报公布的、共用I/O(即输入/输出装置)的CPU双路方法。该方法是,设置根据相互的运转信号来决定控制权的硬件,仅让有控制权的CPU执行输出程序。但该方式对决定控制权的硬件的故障、及对随着来自I/O的信号输入而产生的两CPU间的输入/输出的竞争,未采取措施。
上述的传统技术,对转换所需的中间硬件的故障,以及对因输入、输出处理是由两个CPU进行而导致的输入/输出的竞争,均未采取措施,因而存在中间硬件故障时的双路误动作及因输入/输出竞争引起控制性能下降之类的问题。
本发明第1个目的在于,提供一种CPU双路转换方法,该方法取消了CPU外部转换硬件,能实现小型的双路化,虽然由常用系统继续不断占有I/O,但遇到异常时也能迅速转换到备用系统。
鉴于前述存在的问题,本发明第2个目的在于,提供一种小型、能获得高运转率的双路转换处理方法及其装置,采用该方法及其装置,当现用系统发生尚能继续运转的轻故障时,能判别备用系统的状态,并能决定可否进行转换动作。
本发明第3个目的在于提供一个系统,该系统的常用系统、备用系统均由完全相同的硬件构成,能确保维修保养的方便性,同时,CPU单独也能使用。
本发明通过在CPU中设置一种装置,该装置把表示作为CPU常用系统正在动作的“系统运转”(以下称SYSRUN)信号线通过开路集电极的连接“或”门,连接到伙伴CPU上,判别伙伴CPU的状态,根据本信号的状态,决定成为常用系统,以及通过禁止备用系统CPU向I/O进行存取,并把备用系统的控制用数据由传送路从常用系统传送过来,通过这些数据使备用系统与常用系统进行同一的控制,从而实现上述第1个目的。
本发明通过把表示2台处理装置中的任一台处于备用状态的“系统备用”(SYSBUP)信号线通过开路集电极的连接“或”门,连接到两CPU上,当故障发生时,仅在当本信号有输出时使备用处理装置动作,不能检测到本信号时,使现用系统根据其故障轻重决定是否继续运转,从而实现上述第2个目的。
本发明是通过取消了2台CPU转换用的外部回路,做成仅以两CPU的SYSBUP信号线及SYSRUN信号线(有时仅用SYSRUN信号)的连接,便能实现双路转换的结构,从而能达到上述第3个目的。
在本发明中,SYSRUN信号是表示伙伴CPU是否作为常用系统正在运转的信号。因此,当CPU趋向要运转时,CPU能作如下判断,即,SYSRUN信号为“ON”则作为备用系统,SYSRUN信号为“OFF”则作为常用系统。又因为已成为备用系统的CPU,由于其“系统基准”(SYSBEN)信号(表示CPU可否对I/O进行存取的信号)处于“OFF”状态,从而排除了与I/O的输入、输出处理,使输入输出门断开了,所以不会发生I/O的竞争。
又因为经过传送路,把控制用信息从常用系统CPU提供给备用系统CPU,因此,备用系统不必使用I/O,便能以与常用系统进行相同运算的状态进行待机,转换时,不会对外部带来有矛盾的变动。
SYSBUP信号表示备用系统处理装置可以动作。当发生异常时,如果备用系统处理装置可以动作,便转换到备用系统,如果不能动作,则不进行转换,常用系统处理装置或者继续动作,或者停止。即,在常用系统处理装置内部判断该异常(故障)是重故障还是轻故障,在重故障的情况下不得不停止,但如果是轻故障,因为常用系统处理装置内部能对付,所以继续运转,能提高运转率。还有,也可以作为从一开始即无备用系统的单独处理装置发挥作用。
关于附图的说明。
图1是图示本发明一实施例即CPU双路系统的图。
图2是图示图1中CPU内部构成的图。
图3、图4是分别说明图2的动作用的动作框图。
在第1图中,CPU由CPUA1与CPUB1构成,它们分别与传送路(50)及系统总线(60)相连接。一般情况下,CPUA1为常用系统,从I/O(3)输入数据,用微处理器(以下称MPU)(4)进行运算,再向I/O(3)输出指令和数据。成为备用系统的CPUB1由于SYSBEN信号(113)处于OFF状态,所以对I/O(3)的存取(至少写入动作)被禁止。又,CPUB1经传送路(50),从CPU    A1接受数据,进行与CPU    A1相同的运算,等待备用。一旦CPUA1停止,常用/备用判别回路(5)由于SYSRUN信号(101)已OFF,因此测出应变为常用系统,从而,使SYSBEN信号(113)ON,CPUB1开始向I/O写入。
SYSRUN信号(101)是从CPUA1与CPUB1通过开路集电极输出的运转信号的连接“或”信号。图中40-A1、40-B1及40-A2、40-B2分别为连接“或”门。总线接口部20是与I/O(3)的输入输出控制部,处于备用状态时,由于来自常用/备用检测回路(5)的SYSBEN信号(113),输出处于断开状态。
信号线30(A、B、N)是接通电源后重新起动(reset    start)时,决定到底应该变为常用系统还是备用系统用的信号线(以下记为M/S信号)。
信号线102是指示CPU    A1与CPU    B1中的任一个处于备用状态的信号线(称为SYSBUP信号),是从CPU    A1,与CPU    B1由开路集电极输出的备用信号的连接“或”信号。
在本实施例中,信号线的意义与电平(高电平记为“H”,低电平记为“L”)的关系如下。
信号名称    电平    信号的意义
M/S    “H”    重新起动时,表示成为常用系统。
“L”    重新起动时,表示成为备用系统。
SYSRUN    “H”    表示2台CPU均未运转。
“L”    表示其中有一台CPU作为常用系统
在运转。
SYSBEN    “H”    表示允许CPU对I/O进行存取。
“L”    表示禁止CPU对I/O进行存取。
SYSBUP    “H”    表示不存在备用CPU,或不能动作
“L”    表示存在备用CPU,且能动作。
以下,利用图2对CPU的内部构成进行说明。
CPU的内部分为如下几部分:由微处理器(MPU)(4)、存储器(MEM)(9)及对与MPU(4)的数据交换地址进行选择的选择回路(SEL)(8)构成的主机部,把M/S信号(30)、SYSRUN信号(101)、SYSBUP信号(102)、SYSBEN信号(113)取入MPU(4)用的输入口(6),输出SYSRUN信号(101)、SYSBUP信号(102)及SYSBEN信号(113)用的、常用/备用判别回路(5),对发生的错误进行存储的错误触发器(117),接通电源时等产生复原(reset)信号的复位回路(401)等的外围控制部,经系统总线(60),使I/O(3)与MPU(4)进行数据交换的总线接口部(20),以及与其他CPU进行数据交换的传送装置(7)。
一旦reset输入信号(169)被输入,MPU(4)即开始动作,读取存储在存储器(9)内的指令,进行I/O(3)、传送装置(7)及存储器(9)间的数据传送和运算处理。指令读取时及数据传送时,MPU(4)输出地址信号(110)、选通信号(STB)(111)、读出/写入控制信号(R/W)(112),读出时,则读取数据信号(109),写入时则输出数据信号(109)。至于MPU(4)是否处于停止状态,则由MPU(4)输出停止/运转(STOP/RUN)信号(167)。又,一旦检测出MPU(4)有错误,即输出MPUERR信号(166)。作为MPU的错误检测功能,现已设想出种种的检测功能,并已实际应用,其中有代表性的,例如未定义指令执行错误、未组装地址存取错误、自诊断错误等等。其详细情况因微处理器的种类而异,本发明因为并不依靠其检测机构本身,所以省略详细说明。
根据不同情况,故障可分为不能继续运转的重故障和能继续运转的轻故障。轻、重故障的区分因所使用的系统而异。例如,传送装置(7)的故障,从MPU(4)能正常动作的意义上,可以作为轻故障。
选择回路(SEL)(8)输入从MPU(4)输出的地址信号(110)、STB信号(111)及R/W信号(112),并向输入口(6)、存储器(9)、传送装置(7)、运转触发器(RUN-FF)(505)、错误触发器(117)及备用触发器(301),分别输出选择信号(106)、(108)、(107)、(105)、(164)、(304)。
MEM(9)当从SEL(8)接受到选择信号(108),且当R/W信号(112)为读出时,把用地址信号(110)表示的地址的数据作为数据信号(109)输出。同样地,当R/W信号(112)为写入时,把数据信号(109)的数据存入用地址信号(110)表示的地址。如果在存储器读出时,发生了奇偶错误检测等的存储器错误时,输出MEMERR信号(165)。
当选择信号(106)被输出时,输入口(6)把M/S信号(30)、SYSRUN信号(101)、SYSBUP信号(102)及SYSBEN信号(113)的状态输出到数据总线(109),通知MPU(4)。通过使M/S信号(30)能从常用系统CPU输出并输入到备用系统CPU那样地配线,常用系统便为“H”,备用系统便为“L”,用于接通电源时常用系统/备用系统的判断。
RUN-FF(505)在选择信号(105)被输出时,根据由MPU(4)输出的数据总线的1比特(bit)(在本实施例中定为2°比特)的状态而被置“1”/置“0”(set/reset)。MPU(4)开始执行应用程序时,使RUN-FF(505)置“1”,当因发生错误等而停止执行应用程序时,置“0”。
当RUN-FF(505)被置“1”,且SYSRUN信号(101)为“H”时,通过“与”门(510),常用/备用选择触发器(M/S-FF)(506)被置“1”,其结果,“与”门(504)的输出即SYSBEN信号(113)变为“H”,晶体管(502)导通,SYSRUN信号(101)变为“L”。
一旦RUN-FF(505)被置“0”,M/S-FF(506)也被置“0”,SYSBEN信号(113)为“L”,晶体管(502)截止,在伙伴CPU未令SYSRUN信号(101)为“L”的情况下,通过上拉电阻器(501),SYSRUN信号(101)成为“H”。另一方面,当RUN-FF(505)被置“1”时,在伙伴CPU已令SYSRUN信号(101)为“L”的场合,则M/S-FF(506)不置“1”,SYSBEN信号(113)仍保持“L”状态。从该状态起到伙伴CPU停止,SYSRUN信号(101)变为“H”时,M/S-FF(506)被置“1”,SYSBEN信号(113)及SYSRUN信号(101)成为“L”。
SYSBEN信号(113)为“L”的场合,令总线接口部(20)的输出门均为断开或为3态状态,以使其对系统总线无干扰。当SYSBEN信号(113)成为“H”时,总线接口部(20)的输出门成为允许操作状态,可以经系统总线(60)向I/O(3)进行存取。
SYSBUP触发器(301)当选择信号(304)有输出时,即根据由MPU(4)输出的数据总线的1比特(在本实施例中取为2°比特的状态而被置“1”/置“0”。一旦CPU进入备用状态,MPU(4)即把本触发器置“1”,而当因发生错误而引起应用程停止及由备用系统转换成现用系统时,则把本触发器置“0”。
一旦SYSBUP触发器(301)被置“1”,晶体管(302)即为“ON”状态,SYSBUP信号(102)成为“L”。
一旦SYSBUP触发器(301)被置“0”,晶体管(302)即变为“OFF”状态,在伙伴CPU未令SYSBUP信号(102)为“L”的场合,通过上拉电阻器(303),SYSBUP信号(102)变为“H”。
错误触发器(117)通过置“0”端子(R)中输入的RESET信号(169)而被置“0”,通过输入到置“1”端子(S)内的信号(170)而被置“1”。RESET信号(169)是复位回路(401)的输出信号,在接通电源时或由复位开关(未图示)产生。信号(170)是由MEMERR信号(165)及MPUERR信号(166)的“或”门(115)发生的“或”信号,它在检测出存储器(9)或MPU(4)中有错误时发生。再有,当通过MPU(4)的数据写入动作,使SEL(8)的输出信号(164)被发向触发器(117)的时钟(Clock)端子(CK)时,信号(104)的状态被写入触发器(117)。利用该功能,能用程序使触发器(117)置“1”、置“0”,用软件检测异常,用作让CPU停止时的错误输出。
传送装置(7)经传送路(50)与其他CPU进行数据交换。
以下,通过图3说明双路转换的动作。
首先,接通电源,CPU重新起动(200),取入输入口的M/S信号,进行H/L的判断(201)。在“H”的场合,把RUN-FF置“1”,开始执行应用程序(203)。在“L”的场合,为防止两个CPU同时成为常用系统,设置一定的延迟时间(202),在此期间使RUN-FF置“1”,开始执行应用程序(203)。
在应用程序的开头,首先对输入口的SYSBEN信号进行判定(204)。在“H”的场合,CPU成为常用系统,使SYSBUP-FF(301)置“0”(212),并以传送信号输入处理(205)、I/O信号输入处理(206)、运算处理(207)、I/O信号输出处理(208)、传送信号输出处理(209)的顺序执行控制,以下反复该过程。在“L”的场合,CPU成为备用系统,使SYSBUP-FF(301)置“1”(211),并以传送输入处理(205)、I/O信号输入处理(206)、运算处理(207)的顺序执行控制,以下反复该过程。这样,成为备用系统的CPU便能不进行向I/O的输出,而一边执行用与常用系统CPU同样的数据进行的同样的运算处理,一边等待以备用。因错误发生等原因,常用系统CPU停止了时,备用系统CPU测知输入口的SYSBEN信号变为“H”了,即作出本CPU应成为常用系统的判断,并开始进行至此还未执行的I/O信号输出处理(208)和传送信号输出处理(209)。
参照图4说明故障发生时的CPU的处理。
故障一旦发生(220),首先,根据其原因判别是重故障还是轻故障(221)。如果是轻故障则参照SYSBUP信号(222)。如果SYSBUP信号为“H”,则因为无备用CPU,所以继续运转(223)。如果是重故障,则使RUN-FF(505)置“0”(224),使SYSBUP-FF(301)置“0”(225),而停止(226)。
在上述实施例中,对于由触发器(506)、门(504)和(510)构成的部分作为硬件逻辑进行了说明,显然,这通过MPU4的程序处理也能实现。
如上所述,备用系统CPU利用传送来的数据,进行与常用系统CPU相同的运算并等待备用,当常用系统停止时,通过开始进行I/O输出处理,能对外部毫无影响地实现双路转换。
再有,根据本实施例,当常用系统因重故障而停止时,自动转换到备用系统,常用系统为轻故障而有备用系统时,常用系统停止,自动转换到备用系统;常用系统为轻故障而又无备用系统时,常用系统能不停止而继续保持运转状态,因此能提高运转率。
又,本实施例对双路系统进行了说明,但不仅双路系统,通过把图3中的延迟(202)按各CPU取不同的值,也可应用于多路系统。
根据本发明,在共用I/O的CPU多路系统中,通过在CPU上配备表示相互的CPU状态的信号线及常用/备用选择回路,不必添加外部硬件,即能实现CPU的多路结构。
又,因为备用系统CPU是被禁止向I/O输出的,它采用与常用系统CPU同样的输入数据,进行同样的运算,以待备用,所以具有如下效果:常用系统CPU可以无竞争地占有I/O,并能实现转换时也对外部不带来任何变动的CPU多路化。
再有,根据本发明,CPU外部不需特别的装置,通过在各CPU上添加小量的硬件,以同一硬件,可以作为双路常用系统、双路备用系统使用,甚至也可单独使用,能实现小型、可获得高运转率的CPU双路化。

Claims (17)

1、一种处理装置(CPU)的多路转换方法,其特征是,多台处理装置由表示成为常用系统还是成为备用系统的第1信号线及至少表示其中任一台处理装置正在动作的第2信号线所连接,当各处理装置接通电源而重新起动时,包括如下两个动作步骤:如果第1信号线表示着常用系统,便向第2信号线输出表示正在动作的信号,并作为常用系统处理装置进行动作,此为1步骤,如果第1信号线表示着备用系统,则经过所定时间后,检测出第2信号线的输出停止了,便作为备用系统处理装置进行动作,此为又1步骤。
2、按权利要求1所述的CPU多路转换方法,其特征是,上述第1信号线的一端接地,连接在其他处理装置上。
3、按权利要求1所述的CPU多路转换方法,其特征为包括如下两个步骤:上述常用系统处理装置发生异常时,中止第2信号线的输出的步骤,以及上述备用系统处理装置测出第2信号线的输出已停止了,向第2信号线输出表示正在动作的信号的步骤。
4、按权利要求2所述的CPU多路转换方法,其特征是,上述第2信号线通过各处理装置输出的开路集电极控制极(gate)输出的线“或”而连接起来。
5、按权利要求1所述的CPU多路转换方法,其特征为包括如下步骤:上述常用系统处理装置确认第2信号线上没有输入信号后,便向第2信号线输出表示正在动作的信号的步骤,在第2信号线上已有信号输入的场合,一直等待到该输入停止,然后便向第2信号线输出信号的步骤,上述备用系统处理装置经过所定时间后,确认第2信号线上没有输入信号后,便向第2信号线输出表示正在动作的信号的步骤,在第2信号线上已有信号输入的场合,一直等待到输入停止,然后便将信号向第2信号线输出的步骤。
6、一种双路转换处理装置,其特征为,2台处理装置被连接在表示成为常用系统或备用系统的第1信号线,以及至少表示其中任一方的处理装置正在动作的第2信号线上,前述处理装置中,分别设有根据第1信号线的状态判别是常用系统还是备用系统,且检测是否有信号向第2信号线输出的输入口,及设有在接通电源而重新起动时或发生异常时,根据从该输入口得到的第1信号线及第2信号线的状态,决定是否向第2信号线输出信号的输出口,前述处理装置既可作为常用系统也可作为备用系统而动作。
7、按权利要求6所述的双路转换处理装置,其构成特征为,上述第1信号线的一端接地,连接在其他的处理装置上。
8、按权利要求6所述的双路转换处理装置,其构成特征为,上述第2信号线通过各处理装置输出的开路集电极、控制极输出的连接“或”门而被连接。
9、一种双路转换处理方法,其2台处理装置被连接在表示成为常用系统或备用系统的第1信号线,以及至少表示其中任一台的处理装置正在动作的第2信号线上,根据该第1信号线及第2信号线的状态,当一方的处理装置作为常用系统正在动作时,另一方成为备用系统,一旦该常用系统处理装置停止,备用系统处理装置即动作,其特征为,把表示其中任一方是否在等待备用的第3信号线连接到前述2台处理装置上,发生故障时,根据该第3信号线的内容,决定备用系统处理装置是否动作。
10、按权利要求9所述的双路转换处理方法,其特征为,上述第1信号线的一端接地,被连接在其他的处理装置上。
11、按权利要求9所述的双路转换处理方法,其特征为,上述第2、第3的信号线通过各处理装置输出的开路集电极控制极输出的连接“或”门而被连接。
12、按权利要求9所述的双路转换处理方法,其特征为,在前述常用系统处理装置发生尚能继续动作的轻故障的场合,该常用系统处理装置如果在前述第3信号线上已有信号输入,则停止送出向第2、第3信号线的输出从而停止该动作,如果在前述第3信号线上无信号输入,则使该动作继续进行。
13、一种双路转换处理装置,其2台处理装置被连接在表示成为常用系统或备用系统的第1信号线,以及至少表示其中任一台的处理装置正在动作的第2信号线上,根据该第1信号线及第2信号线的状态,当一方的处理装置作为常用系统正在动作时,另一方成为备用系统,一旦该常用系统处理装置停止,则备用系统处理装置即动作,其特征为,前述2台处理装置上,连接着表示其中是否有一方在等待备用的第3信号线,并在前述处理装置中分别设有如下装置:根据第1信号线的状态判断是常用系统还是备用系统,且检测第2信号线及第3信号线中有否信号输入的输入口;根据重新起动时或发生异常时从该输入口得到的第1信号线、第2信号线及第3信号线的状态,决定是否向第2信号线输出信号的第1触发器;如果备用系统处理装置处于可动作的状态,则向该第3信号线输出信号的第2触发器。
14、按权利要求13所述的双路转换处理装置,其特征为:上述第1信号线的一端接地,被连接在其他的处理装置上。
15、按权利要求13所述的双路转换处理装置,其特征为:上述第2、第3信号线通过各处理装置输出的开路集电极控制极输出的线“或”而被连接。
16、一种CPU双路转换装置,由共用输入输出装置的2台处理装置构成,令一方为常用系统,另一方为备用系统,当常用系统停止的场合,备用系统能自动转换成常用系统,其构成特征为,把2台CPU由表示是否作为常用系统正在运转的信号线连接起来,各CPU根据前述信号线的状态,决定本CPU应该成为常用系统还是备用系统,因故障发生时的异常而常用系统停止运转的场合,备用系统对此能迅速测出,并转换成为常用系统。
17、按权利要求16所述的双路转换处理装置,其特征为:常用系统CPU能够向共用的输入输出装置进行存取,而备用系统或者禁止向输入输出装置的存取,或者至少对向输入输出装置的存取中的输出实行禁止。
CN 87100305 1986-01-16 1987-01-16 处理装置多重化转换方法及其装置 Expired - Lifetime CN1032987C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP4928/86 1986-01-16
JP492886 1986-01-16
JP492986 1986-01-16
JP4929/86 1986-01-16
JP10098286 1986-05-02
JP100982/86 1986-05-02

Publications (2)

Publication Number Publication Date
CN87100305A true CN87100305A (zh) 1987-09-16
CN1032987C CN1032987C (zh) 1996-10-09

Family

ID=27276520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 87100305 Expired - Lifetime CN1032987C (zh) 1986-01-16 1987-01-16 处理装置多重化转换方法及其装置

Country Status (2)

Country Link
JP (1) JP2664144B2 (zh)
CN (1) CN1032987C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114805A (zh) * 2016-12-16 2019-08-09 桑科股份公司 防火控制单元

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69916990T2 (de) 1999-01-11 2005-04-21 Koken Co Fehlertolerantes Rechnersystem
JP4792958B2 (ja) * 2005-12-21 2011-10-12 日本電気株式会社 データ制御システム、共有ディスク装置及びそれらに用いるディスクアクセス規制の切替方法
JP2011040842A (ja) * 2009-08-07 2011-02-24 Meidensha Corp 二重化システムの装置切替方式

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5182540A (zh) * 1975-01-17 1976-07-20 Hitachi Electronics
JPS5781655A (en) * 1980-11-07 1982-05-21 Fujitsu Ltd Switching system for now-in-use and stand-by decvices
JPS57137034U (zh) * 1981-02-16 1982-08-26
JPS57182853A (en) * 1981-05-06 1982-11-10 Mitsubishi Heavy Ind Ltd Computer system
JPS59174928A (ja) * 1983-03-25 1984-10-03 Fujitsu Ltd 端末制御装置の現用・予備切替方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114805A (zh) * 2016-12-16 2019-08-09 桑科股份公司 防火控制单元
CN110114805B (zh) * 2016-12-16 2021-03-02 桑科股份公司 防火控制单元

Also Published As

Publication number Publication date
CN1032987C (zh) 1996-10-09
JPH05307491A (ja) 1993-11-19
JP2664144B2 (ja) 1997-10-15

Similar Documents

Publication Publication Date Title
CN1030868C (zh) 用于构成冗余磁盘存贮系统的适配器
US5548743A (en) Data processing system with duplex common memory having physical and logical path disconnection upon failure
US4564900A (en) Multiprocessor computer system
CN1338680A (zh) 在多线程并行处理器中防止线程丢失的现场保护
US5005172A (en) Diagnostic system in a data processing system
CN87100305A (zh) 处理装置多路转换方法及其装置
CN1405985A (zh) 主备倒换控制电路及实现方法
JPS6027041B2 (ja) ハイアラキ制御システムにおける下位制御装置の切換方法
US5561672A (en) Apparatus for preventing computer data destructively read out from storage unit
JPS567154A (en) Double system
JPH07321795A (ja) バッファアドレス管理方法
CN1130632C (zh) 防止将非实际数据电报存入计算机存储器的方法和装置
JPS6032374B2 (ja) デ−タ伝送装置
JP2826774B2 (ja) データ転送装置
KR100234687B1 (ko) 브리지 회로
JPH02297650A (ja) 受信装置
KR920001594B1 (ko) 컴퓨터용 인터페이스보드
JP2725680B2 (ja) バス異常検出回路
JPH0567045A (ja) データ転送装置
JPH05289896A (ja) フォールトトレラントコンピュータ
JPS59163653A (ja) デバツグ装置
JPH0251950A (ja) 電子交換機二重化方式
JPH02191043A (ja) ディジタル入力回路のチェック方法
KR19980021981A (ko) 엘리베이터 군관리 시스템의 오류 복구 장치
JPH02170250A (ja) 情報処理装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
C17 Cessation of patent right