CN86101151A

CN86101151A - 绝缘栅双极晶体管的激励电路

Info

Publication number: CN86101151A
Application number: CN86101151.1A
Authority: CN
Inventors: 冈土千寻
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-02-08
Filing date: 1986-02-06
Publication date: 1986-11-19
Also published as: US4721869A; DE3689445D1; EP0190925A3; CN1006266B; AU1371288A; EP0190925A2; KR900008276B1; DE3689445T2; AU593729B2; AU5326086A; EP0190925B1; KR860006841A; AU568446B2

Abstract

为绝缘栅双极晶体管IGBT(1)用的激励电路包括有：电源(4，5)；供IGBT(1)栅极电压的栅压输入电路(6，7)；为检测该IGBT(1)集电—发射极电压的检测电路(16，17，41，42)；和为调低控制信号的调节电路(13，14，10，18，21，44)。当检测电路检出不正常状态时，调节电路在检测后或在对栅极加导通信号经一预定时间间隔后立即对IGBT(1)的栅压进行降压操作。

Description

本发明涉及到一个激历绝缘栅双极晶体管（下简称IGBT-insulated gate bipolar transistor）的电路，该电路安全地激历IGBT的栅极而无伴生的过电流现象。

利用IGBT元件已经构成有许多类型的变换直流为交流或变换直流为直流的功率变换器，这种IGBT元件具有一个绝缘栅，而且它工作于双极型式。IGBT具有较短转换时间和低导通电压的特性，因而这种元件能实现小型化，低造价和大功率高频控制，这在常规的双极晶体管或MOSFET（金属氧化物半导体场效应晶体管）是做不到的。

图1即为用一只IGBT形成的基本斩波器电路。该图中IGBT1和负荷3串接于直流电源2的两端，通过控制IGBT1的“导通-截止”而将电源加于负荷3上。

为了对IGBT1实现“导通-截止”的控制，为栅极用的串接的电源4和5与串接的NPN型晶体管6和PNP型晶体管7形成并联连接，并且晶体管6和7的公共结点接至IGBT1的栅极。再有，晶体管6和7的基极共同接到输入端8以接受激历电压。

当正信号加到输入端8时，晶体管6导通，因而正电压从电源4加到IGBT1的栅极，致使IGBT导通。

另一方面，当负信号加到输入端8时，晶体管7导通，因而负电压从电源5加到IGBT1的栅极，从而使其截止。

在这种情况下的导通电压与导通电流间的关系曲线如图2所示，其中导通电压即IGBT1导通时的集电极对发射极的电压V_CE，而导通电流则为此种状态下的集电极电流I_c。此时的集电极对发射极的电压与最大集电极电流I_cmax之间的关系则如图3中曲线所示。

从图2将看到，IGBT1具有介乎晶体管和可控硅之间的中间特性，也即，它表现出类似于晶体管在低栅压区中的恒电流特性和在高栅压区的低电压降特性。

显然，如果IGBT1被以高栅压V_GE激历，则导通电压V_CE较低，因而IGBT1的功耗减小。

但是，存在的问题是，IGBT时常因为发生如图3中斜线所示范围的过电流而招致损坏。这是由于当图1中的负荷3发生短路故障时，直流电源电压就会直接加在其集电极和发射极两端而造成的。

考虑到上述故障如果发生在IGBT激历在低栅压V_GE状态下，则导致的另一问题是，功耗将因电压V_CE的升高而增大。

图4表示出一只IGBT的开关特性，其中，集电极对发射极电压V_CE在栅压V_GE从负值转换到正值以后经延时T_d即开始下降，经过时间T_f时下降到10^v以下，对于一只高速IGBT，其时间T_d约为0.5μs，T_f约为1μs。

因此，由于导通操作具有与栅压V_GE有关的时延，除了根据有过电流或过渡现象而产生的较高的集电极对发射极电压外，则很难确定是否有短路事故发生。

在某些类型的IGBT中是不允许发生直接短路的。

奇异公司（GE Corporation）生产的各种类型的IGBT，IGT（绝缘栅晶体管）是众所周知的，并在1983年的“工业电子”（Factory Electronic）上“绝缘栅晶体管的应用”一文中有介绍。

图5表示上述IGBT的安全工作区（SOS），可理解为：举例来说，栅极到发射极间的电阻R_GE＝5KΩ的元件当集电极电流在20^A或以下时则总是能够安全工作的。

但是，如果该电流大于规定的最大电流时被截止，则产生所谓的“阻塞”现象，并且在栅压V_GE降到0值时集电极电流达不到0值，甚至于元件将因其中电流密度的增加而被损坏，所以必须防止IGBT超越“安全工作区”（SOA）运行。

本发明的目的之一便是对IGBT提供一个能实现在正常工作期间减小功耗的激历电路。

本发明的另一目的为对IGBT提供一个在发生过电流故障时防止IGBT损坏的激历电路。

因此，按照本发明对绝缘栅双极晶体管所设计的激历电路包括有：一个为提供恒压的电源;一个将所述的恒压按照控制信号而加到绝缘栅双极晶体管栅极上的栅压输入电路;一个检测电路，用于检测该绝缘栅双极晶体管集电极到发射极的电压;以及一个调节电路，用于根据检测电路的输出降低控制信号电压，从而降低所述的栅压。

图1为一常规的激历电路图;

图2为V_CE与I_C之间的关系曲线;

图3的曲线示出了安全工作区（SOA）;

图4为一时间流程，表示一只绝缘栅双极晶体管的开关特性;

图5的曲线表示有些类型的绝缘栅双极晶体管的安全工作区;

图6为本发明中较佳实施例的电路图;

图7为说明图6所示电路操作的时间流程图;

图8为本发明中较佳实施例电路图;

图9为本发明中进一步的较佳实施例;

图10为说明图9所示电路操作的时间流程图;

图11仍为本发明中进一步的实施例;

图12为本发明中另一实施例的电路图;

图13为图12的电路中V_CE与V_GE之间关系的图解;

图14表示藉控制该栅电压进行的操作;以及

图15、16、17、18和19都是本发明的较佳实施电路。

图6是本发明中一个实施例的电路图，并且与图1所示的相同标号表示同一元件。

在图6中，IGBT1和负荷3串接于直流电源2上，以及串联的电源4和5与串联的NPN晶体管6和PNP晶体管7构成并联连接，也即两只晶体管形成互补连接。

晶体管6和7的基极共同接于输入端8上，在输入端8与电源4和5之间的公共接点之间连接有：由电阻10，电容18，电阻19和20组成的串联电路;以及由电阻12，光耦合器13中的发光二极管13a和晶体管14所组成的串联电路。

晶体管6和7的共射极结点通过电阻11而接到IGBT1的栅极，射极跟随器晶体管14的基极通过二极管15接在电源5的正极，并通过电阻16接到电源5的负极，它还通过电阻17而接到IGBT1的集电极。

NPN晶体管21跨接在晶体管14的基极和电源5的正极之间，并且晶体管21的基极接在电阻19和20的公共结点上。

光耦合器13的光电晶体管13b通过电阻24接于正电源（未示出），此光电晶体管13b将晶体管13b和电阻24的公共结点处的电压转换成逻辑电平，该逻辑电平信号输入到闭锁电路23，然后闭锁电路23的输出进到一个“与”电路中，该“与”电路将闭锁电路23的输出和控制信号V_G进行逻辑乘法而输出。

现参照图7所示的时间流程解释图6的电路操作。在图7中，（a）表示IGBT1的栅压;（b）表示晶体管21的“导通-截止”状态;（c）为IGBT1的集电极到发射极的电压;以及（d）为IGBT1的集电极电流。在这些流程图中，实线表示在负荷3中无异常状态下的情况，虚线表示在负荷3中存在着短路或近似短路状态时的情况。

首先，当负荷3处于正常状态时，在时间t₀处，激历信号由负变正，晶体管21在予定的时间t₃后导通，这是因为这时基流进入到晶体管21;该时间t₃是藉电容18与电阻19所形成的微分电路取得。晶体管21一经导通，则晶体管14的基极和发射极即被短路，故晶体管14截止，从而在光耦合器的发光二极管中也就无电流流过。所以，电压V₈变高，然后此高位信号经过放大后即被加到IGBT1的栅极成为栅压V_GE。如上所述，IGBT经过T_d时延后导通，开始导通操作为在t₁处，而完成该导通则在t₂处。

在t₃处，晶体管21截止，而且在晶体管14的基极和发射极加上了反偏压，这是因为该偏压是流过二极管15和电阻16的电流所产生的缘故。因此，除非从IGBT1的集电极流经电阻17的电流比流过二极管15和电阻16的电流大以外，晶体管14不会导通。

在本实施例中，电阻17的数值选择为，使晶体管14在集电极对发射极的电压V_CE变成直流电源2电压的10%时即可导通。

因此，如果晶体管21截止，而晶体管14不导通，则在控制电压V_G为正的期间，栅压V_GE保持为正，并且流过集电极的电流I_c如图7（d）所示。在t₃时间以后，当集电极对发射极的电压V_CE等于或小于1^v时，IGBT1即能在低功耗方式下被激历。

其次，若负荷3处于接近短路状态，并在t₀处激历信号由负变正，则IGBT1开始导通操作并且集电极电流I_c′达到额定电流的3～6倍时，集电极对发射极的电压V_CE′也迅速上升。结果，当流过的电流大于由电阻16和电流5的电压所决定的基极电流时，晶体管14即可导通。结果，激历信号V_s受到电阻10和12的分压，而栅压V_GE′即下降到在t₄时间处的峰值的一半。

当栅压V_GE′按图7所示下降时，IGBT1的工作方式进入到这样的区域中，即集电极电流变小，而集电极对发射极的电压V_CE′趋于增加。尤其是，因为IGBT在该范围内具有恒定电流特性，故集电极电流I_c′下降很快。

由于晶体管14的导通，故光耦合器13的发光二极管13a获得电流而发光，而且接受器-光晶体管13b导通，而闭锁电路23的输入电压乃下降。由于闭锁电路23具有一个延时元件，所以闭锁电路23的输出在t_s处变为“低”电平。因此，甚至在具有“高”电平的控制信号V_G输入到“与”电路22时，而激历信号V_S终归变到“低”电平。所以栅压V_GE′转为负值从而阻断了该事故电流，是则集电极电流I_c′即完全变为0值。

闭锁电路具有延迟元件的理由是为了防止误操作，以及压低在阻断操作中的冲击电压，这一阻断操作分成两步，其中先将故障电流在图7中t₄处进行降低，然后集电极电流再变为0。经证实，在t₀和t₃之间的有效时间间隔为2～3μs，而在t₃和t₅之间的有效时间间隔为5～10μs。

图8为本发明的另一实施例电路，并且与图6中相同的标号表示同一元件。为了提供具有时间常数的充电电流，即通过电容18和电阻19、20到电源5的电流，而将晶体管21的发射极通过电阻30接到电源5的负极，并且将电阻20的端头接到电源5的负极。

按照图8的情况，当激历信号V_s变正时，晶体管21的集电极电流瞬时增大，而然后即按指数减小。

这一电路组合使其有可能根据IGBT1的导通特性而产生的集电极到发射极间的电压V_CE的减小而快速检测出故障。

图9是本发明的进一步实施例的电路，在这个实施例中，取消了如图6中所示的由电容18，电阻19、20与晶体管21所组成的串联电路，而用电容31与电阻10构成并联连接。

图10是解释图9操作的时间流程，其中（a）指示IGBT1的栅压的变化，（b）指示集电极到发射极的电压变化，以及（c）指示IGBT1的集电极电流的变化。在该流程图中，实线表示当负荷3中无异常状态时的情况，虚线则表示在负荷3中有短路时的情况。

在这一实施例中，晶体管14处于在时间t₀时导通状态，而当激历信号V_S变正时，激历电压V₈与激历信号V_S的电平瞬时相等，在这瞬间，如果负荷是在短路状态，则集电极电流I_c′迅速增大而集电极对发射极间的电压V_CE′则并不减小，并且晶体管14保持导通状态。与此同时，当电容31的充电电流减小而栅压V_GE′下降时，并在t₄处栅压V_GE′等于正常值，所以集电极电流I^′ _c即下降。

当负荷3是在正常状态时，因为由于IGBT1的导通在时间t₁处集电极对发射极的电压V_CE降低，故栅压V_GE稍微减小并很快就回到额定电压，此时，集电极对发射极的电压V_CE变低，表明达到完全饱和状态。这就使它有可能工作于最小功耗状态。

在上述实施例中，由电阻12，光耦合器的发光二极管13a和晶体管14所组成的电压调节电路被接到互补连接的晶体管6和7的两个基极上。然而，当功耗不足为道时，该电压调节电路可以接到晶体管6和7的共射极结点上。

尤其是，在集电极到发射极的电压超过规定值时降低栅压的技术，可应用于一般场效应晶体管（FET）的过电流保护中。

图11为本发明另一实施例的电路，按照图11，取消了图6中所示的光耦合器13，并且在IGBT1的发射极和电源2的负极之间设置一个电流检测器32。电流检测器32的输出通过电平检测器33送入到闭锁电路23中。

在这个电路中，故障集电极电流直接由电流检测器32检出，并当集电极电流超过予定值时，集电极对发射极的电压被同于上述的操作而获得调节。

图12是本发明的一个实施电路。按照图12，电源4的电压通过互补连接的晶体管6和7而加到IGBT1的栅极，在晶体管6和7的公共基极结点上施加激历信号V_S。在此公共基极结点上接有NPN晶体管14的集电极，晶体管44的发射极通过电阻43接于电源4的负极，并且晶体管44的基极通过电阻41接在IGBT1的集电极。齐纳二极管45和电阻42并联跨接在晶体管44的基极和电源4的负极之间。

该电路的操作如下：

电阻41和42形成一个分压器将集电极到发射极的电压V_CE分割，从而在电阻42两端上获得与V_CE成比例的电压，由于晶体管44与电阻43构成一个射极跟随器，故晶体管44的集电极电流乃与电阻42上的电压降成比例。

当晶体管44是在截止状态时，激历信号V_S的功率被晶体管6和7放大，然后被加到IGBT1的栅极，构成栅压V_GE，晶体管44变为截止状态的条件必须是在射极和基极间的电压降大于电阻42上者才成立。所以，IGBT1的集电极到发射极的电压不应大于1^v，达到1^v电压即会造成在电阻42上的电压降超过跨在晶体管44的射极与基极间的电压降。如果电压V_CE超过如图13所示的V1，则晶体管44开始流通集电极电流，此电流与电阻42的电压降成比例，已如上述，这样一来，该集电极电流使在电阻40上造成电压降，结果激历信号V₃下降，于是栅压V_GE也下降，这一过程直到集电极电压V_CE下降到电压V1使射极跟随器无集电极电流时为止。当集电极电压V_CE进一步上升并超过予定电压值V2时，齐纳二极管15便阻止了电压的继续上升，其结果，电压V_GE便被维持在予定的最小值上。

图14为解释控制栅压V_GE的工作曲线，以及图14（a）说明I_c＝20A的一条线A是阻止阻塞现象的极限，示于图14（b）上的线是按照绘于图14（a）上的直线A与各种V_GE曲线交叉点绘成的，图14（b）上的线C是曲线B的渐近线。最大栅压V_GE可根据所选择的射极跟随器44的特性和分压V_CE的电阻41和42的电阻值来确定，以及栅压V_GE的最小值可根据所选择的齐纳二极管15的特性来确定。如此一来，即能通过控制IGBT1的栅压V_GE在一预定范围内而控制流过IGBT1的电流总是在最大允许值之内。

图15到图19为本发明的另一些实施电路。

在图15中，在齐纳二极管45回路中串接了电阻46，在这一实施电路中，在IGBT1的集电极到发射极间电压上升时，栅压V_GE变化如图14中点线所示，这是因为在电阻46中产生一些电压降所致。这使其有可能更精确地接近于恒定电流特性。

在本发明的另一实施电路图16中，在射极跟随器44的集电极上和基极上都分别设置了齐纳二极管47和48，但是取消了跨在晶体管44基极和发射极间的齐纳二极管和在发射极上的电阻，在这一电路中，两个齐纳二极管47和48来确定造成栅压V_GE变化的集电极电压V₁和V₂。因此，栅压V_GE的变化被控制在V₁和V₂之间，这就更为充分实用了。

在本发明的另一实施电路17中，用了电阻49代替齐纳二极管并取消了图16中另一个齐纳二极管。本实施例中的基本操作与示于图16中的电路者相似。

图18所示的控制电路为将激历信号加到图12所示电路中的情况。

在该电路中，控制信号V_G被送到“与”电路51，而“与”电路51的输出信号则作为激历信号V_S输入到电阻40。一个光耦合器的发光二极管52a接在晶体管44的集电极和晶体管6和7的公共基极结点之间;光耦合器的光晶体管52b通过电阻53接于正电流，而其公共结点则接到一个延时电路54的“置位”端S。流过晶体管44的电流被发光二极管52a检测出并由光晶体管52b发出电流，这样一来，逻辑电平信号即被送到延时电路的“置位”端S。该延时电路54的输出通过闭锁电路56而输入到“与”电路51。当控制信号V_S上升时，延时电路复位，此时，如果被光耦合器的发光二极管52a检测出的集电极电流在超过由延时电路所整定的时间间隔仍继续流通时，则说明有事故，即IGBT1的集电极电压V_CE因为过电流的原因而不下降，事故信息即被该闭锁电路所持住。从而“与”电路20的输出被闭锁，并且IGBT1截止而得到保护。

在图19的实施电路图中取消了图18中所示的光耦合器52a、52b，并在IGBT1的发射极和电源4的负极之间装设一电流检测器56，该电流检测器56的输出通过一个电平检测器57而送到延时电路54。

按照这一电路，IGBT1的集电极到发射极之间电压是直接根据检测集电极电流来调节的，其与对图11所描述的操作基本相同。

在上述各实施例中仅为用了一个IGBT元件的情况，然而在实际应用中，应用4或6只IGBT形成一个桥连接，其中每个IGBT都相反连接成可在集电极与发射极间轮换起二极管作用。

尤其是在上述实施例中，电压调节电路的调节点（包括射极跟随器晶体管在内）被接到控制IGBT的栅极的放大晶体管的输入侧，但是它也可被接到该放大晶体管的输出侧。

补正 86101151

文件名称页行补正前补正后

说明书 3 2 Electronic Electronics

3 5 〔SOS〕〔SOA〕

6 7 ……信号由…… ……信号V_S由……

6 10 ……的基极电流 ……的偏流

6 倒3 ……t_S…… ……t₅……

9 倒4 ……V₃…… ……V_S……

10 倒2 ……电路17中，…… ……电路图17中，……

11 11 ……56…… ……55……

11 12 ……V_S…… ……V_G……

3 倒1 ……直流检测…… ……电流检测……

权项 1 8 ……信号的调节…… ……信号电压的调节……

Claims

1、一个绝缘栅双极晶体管用的激历电路，其特征在于，包括有有：

供给恒定电压的电源；

一个按照控制信号施加所述的恒定电压到一个绝缘栅双极晶体管的栅极上的栅压输入电路；

一个检测所述绝缘栅双极晶体管的集电极到发射极间电压的检测电路；以及

一个根据检测电路的输出来降低控制信号的调节电路，借此降低所述的栅压。

2、按照权利要求1所述的激历电路，其中所述的栅压输入电路包括有两个互补连接的晶体管。

3、按照权利要求1所述的激历电路，其中所述的调节电路包括有一个射极跟随器，用于使通过的集电极电流值随它的发射极到基极间的电压而变化。

4、按照权利要求3的激历电路，其中所述的发射极对基极的电压是从一个分压器取得的，该分压器分配所述的绝缘栅双极晶体管的集电极到发射极的电压。

5、按照权利要求4的激历电路，它还包括有保持该栅压在较低限度的装置。

6、按照权利要求5的激历电路，其中保持该栅压的装置是一个齐纳二极管，该二极管跨接在射极跟随器的发射极与基极之间。

7、按照权利要求1的激历电路，它还包括有一个栅压降检测装置，它在栅压降继续操作超过一预定时间间隔时将所述的绝缘栅双极晶体管截止。

8、按照权利要求7的激历电路，其中所述的预定时间间隔靠一个延时装置来确定。

9、按照权利要求7的激历电路，其中所述的栅压降检测装置包括有一个光耦合器，它借流过该调节电路的电流来操作。

10、按照权利要求7的激历电路，其中所述的栅压降检测装置包括一个直接检测绝缘栅双极晶体管的集电极电流的电流检测器。

11、一个绝缘栅双极晶体管用的激历电路，其特征为包括有：

一个为提供恒压的电源;

一个为将所述的恒压按照控制信号而施加于一只绝缘栅双极晶体管栅极上的栅压输入电路;

一个为检测一只绝缘栅双极晶体管集电极到发射极间电压的检测电路;以及

一个调节电路，以便在检测电路输出允许信号和在导通信号被加在栅极后经过一预定时间的条件下调低栅压。

12、按照权利要求11的激历电路，其中所述的栅压输入电路包括有两个互补连接的晶体管。

13、按照权利要求11的激历电路，其中所述的调节电路包括有一个射极跟随器，它的集电极电流追随其发射极到基极的电压变化。

14、按照权利要求13的激历电路，其中所述的发射极到基极的电压是从一个分压器取得，该分压器分配所述绝缘栅双极晶体管集电极到发射极间的电压。

15、按照权利要求14的激历电路，它还包括保持栅压在较低限度的装置。

16、按照权利要求11的激历电路，其中所述的调节电路包括有一个由电容和一个电阻构成的微分电路，借此以便在该微分电路将所述的导通信号微分期间，不降低该栅压。

17、按照权利要求11的激历电路，它还包括有一个栅压降检测装置，借此以便在栅压降继续操作超过一预定时间间隔时使所述的绝缘栅双极晶体管截止。

18、按照权利要求17所述的激历电路，其中所述的栅压降检测装置包括有一个光耦合器，它借流过调节电路的电流来操作。

19、按照权利要求17的激历电路，其中所述的栅压降检测装置包括有一个直流检测绝缘栅双极晶体管集电极电流的电流检测器。