CN86100810A - 波形成型电路 - Google Patents

Abstract

用于一数字信号传输装置的波形成型电路包括具有一数字数据输入端的N极移位寄存器和第一、第二组输出端，一对只读存贮器，每一存贮器有若干个由移位寄存器第一和第二组输出端的输出信号和一输出信号控制的地址控制端，一加法器其信号由一对只读存贮器的输出信号提供，以至产生将被D/A(数到模)转换的数字输出信号。

Description

一般地说本发明涉及一波形成形电路，更具体地说是涉及一用来和数据通讯系统的数据信号传输装置一起使用的波形成形电路。

数字通讯系统的数字信号传输装置先有技术通常为图1所示的结构。参照图1，从一信号源1发出的数字信号通过一波形成形电路2供给一调制器3。从调制器3输出的调制信号通过传输线4供给一解调器5，该解调器构成一接收端。然后，从解调器5输出的解调信号通过一限幅器6供给一输出端7。在上述情况中，为了实现高效率数字信号传输，彼此相邻通道之间的干扰和内部符号干扰必须是极小的。因此根据尼奎斯特传输系统，理论上内部符号干扰根据判别时间以及外部电源可以为最小直至0，所以所要求的频带可以被抑制，以便实现这种尼奎斯特传输系统，在图1中波形成形电路2由图2所示的一双态横向滤波器构成。因为该双态横向滤波器可以设计在一定向时间区域里，所以预料该电路可以在精度上做的很高。

参照图2，序号8表示一数据输入端，将要传送的数字数据信号被提供给它。序号9a、9b……9h分别代表双稳态触发电路，它们构成一移位寄存器9，来自数据输入端8的数字数据信号传送给移位寄存器9。另外，序号10表示一时钟输入端，所加的时钟信号具有高于数据传输一倍的频率。所提供给时钟信号输入端10的时钟信号加到构成移位电路9的双稳态电路9a、9b……9h，作为一移位信号。序号11a、11b……11h分别表示构成加权电路的电阻。序号12表示一输出端。当如图2所示的双态横向滤波器在图1中波形成形电路2时，一所要求的脉冲响应可以近似为一阶梯波形，这样的阶梯波形由一低通滤波器如通过滤波以便达到平滑，这样就形成了尼奎斯特传输系统。

然而，根据波形成形电路2构成的双态横向滤波器，被提供输入数据信号的移位寄存器9在具有高于数据传输比率一倍频率的时钟信号下工作，分别从构成移位寄存器9的双稳态触发电路9a、9b、……9h的输出信号，由加权电阻11a、11b……11h的电阻值加权。由于这种双态横向滤波器使用电阻11a、11b……11h作为加权电路，所以当企图增加成形波形精度时，对移位寄存器的每一支路或阶段必须提供一好的调整电路。另外，这种双态横向滤波器有一缺点，它直接受到从移位寄存器9输出的逻辑脉动幅度的影响。

为解决上述问题，提出这样一种波形成形电路，即不用电阻11a、11b……11h构成加权电路，而提供一ROM（只读存贮器）13和一D/A（数到模）转换电路14，如图3所示。参照图3，由双稳态触发电路9a、9b……9h构成的移位寄存器9的输出端8分别地被连接到具有地址控制端的ROM13的地址控制端，其那里的控制端数相应于输出端的数量。在这种情况下，ROM13作出一预定表，实现2⁸＝256字的加权工作（每字由8位组成）。然后，根据作为8一位数字值，给ROM13的输入模式，ROM13产生一数据。来自ROM13的8位数据输出信号被供给D/A转换电路14。同时来自输入端10的一时钟信号也供给到D/A转换电路14。这个D/A转换电路14的输出端联接到一输出端12。其他电路元件的构成如图2中所示电路。在图3所示的例子中，因为使用了ROM13，移位寄存器9每一支路的加权被制作成该表，所以相应于数据信号输入模式的值被产生成数据值，以及该数据值通过D/A转换电路14转换成所要求的模似波形，它具有先进性可以克服用电阻作为加权电路的缺点。

然而，如图3所示波形成形电路的例子，当移位寄存器9的级数增多时，由于ROM13的容量有限，所以有前述波形成形电路不能实现的缺点。

因此如图4所示，提出这样一种波形成形电路，参照图4，加到数据输入端8的数据信号被加到若干个移位寄存器，例如两个移位寄存器9₁和9₂，每一个由一预定级数，如4级触发器电路9a、9b、9c和9d构成。这两个移位寄存器9₁和9₂各自的4个输出端分别被连到两个加权ROM13₁，和13₂的地址控制端，每个ROM的地址控制端数相对应输出端数。被加到时钟输入端10的具有高于数据传输率一倍频率的一时钟信号P₁被加到一个1/2分频器15。具有与数据传输率相等的和在1/2分频器15输出端产生频率的一时钟信号P₂作为一移位信号被加到移位寄存器9₁的每一个触发电路9a、9b、9c和9d上。同时该时钟信号P₂通过一π相位移相器16（该移相器用π对时钟信号P₂进行相移）分别加到构成移位器触发电路9a、9b、9c和9d上，作为一移位信号。ROM₅13₁，和13₂的8位输出信号分别供给D/A转换电路14₁和14₂，来自时钟输入端10的时钟信号P1被加到A/D转换电路14₁和14₂。然后，来自D/A转换电路14₁和14₂的模似输出信号被加到一起，并送到输出端12。在这种情况下，由于移位寄存器9₁通过用具有与数据传输率相等的频率的时钟信号P₂来驱动，以及π相位移相器16用π对时钟信号P₂进行相移，产生的时钟信号来驱动移位寄存器9₂，因此具有高于数据传输率一倍频率的时钟信号同样地驱动移位寄存器9₁和9₂。在这种情况下，ROM_S13₁和13₂足够可以做一预定表，例如实现2⁴＝16字（每字由8位组成）的加权。因此，使用具有一小容量的ROM13₁和13₂是可能的。

然而，由于采用图4所示的相位移相器电路16，所以有一问题即由时钟信号的相位误差将影响波形成形。同时，由于D/A转换电路14₁和14₂的数量与ROM_S13₁和13₂的数量做的相一致，所以有一缺点即那里的电路安排在尺寸上变的如此之大。

因此，本发明的目的是提供一波形成形电路，该电路能够形成一具有高精度信号的波形以及可以做到尺寸小。

本发明的另一目的是提供一波形成形电路，该电路使用一信号D/A（数一模）转换器。

根据本发明一实施例，提供一波形成形电路，用于一数据信号传输装置，它包括：

a）具有一数字数据输入端和第一、第二两组输出端的N级移位寄存器，所述的数字数据输入端被供给将要形成波形的数字数据信号;

b）第一只读存贮器具有若干个地址控制端和一输出端;

c）第二只读存贮器具有若干个地址控制端和一输出端;

d）电路装置用于连接相应第一只读存贮器的地址控制端到所述的移位寄存器的第一组输出端，还用于连接相应的第二只读存贮器的地址控制端到所述的移位寄存器的第二组输出端;

e）一加法器，其输入端连接第一和第二只读存贮器的输出端以及用于产生数据输出信号的输出端，该加法器被加入第一和第二只读存贮器的输出数字信号;和

f）来自加法器的数据输出信号供给D/A（数到模）转换器，以致产生一对应于上述数字数据输出信号的成形波形。

本发明的其它目的，特征及优点参照下面的附图说明将会更加清楚。

图1是一电路方框图，它示出一数字数据传输装置;该装置用本发明的一波形成形电路;

图2到图4是一电路方框图，分别表示波形成形电路先有技术的实例;

图5是一电路方框图，它示出根据本发明波形成形电路的一实施例;以及

图6是一电路方框图，它示出根据本发明波形成形电路的另一实施例。

下面参照图5根据本发明叙述波形成形电路的一实施例。图5中，与图2到图4中相同的部分用相同的参考符号标出并就不作详细叙述了。

参照图5，将被传输并加到数据输入端8的一数字数据信号被加到由8个双稳态电路9a、9b、……9h构成的移位寄存器9上。这个移位寄存器9的8个输出端被分成两部分，4个触发电路9a、9b、9c和9d的输出端被接到具有4个地址的第一ROM13₁的地址控制端;而那4个触发电路9e、9f、9g和9h的输出端分别被连接到具有4个地址的第二个ROM13₂的地址控制端，然后，具有高于数据传输率一倍频率和加到时钟输入端10的时钟信号P₁被加到对应的触发电路9a、9b、……9h，该电路形成移位寄存器。

在这种情况下，第一ROM13₁和第二ROM13₂各自做一预定表，完成2⁴＝16字（8位组成一字）的加权工作，并且根据到第一和第二ROM13₁和13₂的输入模式数据，产生8位数字值。

来自第一和第二ROM_S13₁和13₂的8位数字输出信号一起供给一8位数字加法器17，进行相加。来自数字加法器17的输出信号被送到D/A转换电路14，D/A转换电路的输出端14被连到输出端12。同时，该D/A转换电路14通过具有高于数据传输率一倍频率的时钟信号P₁加到时钟输入端10进行工作。

根据该实施例，由于提供了若干个ROM_S13₁和13₂，所以来自ROM_S13₁和13₂若干个输出信号以数字方式相加并从数字信号转换成一模似信号，即使移位寄存器9的级数（支路数）增加，然而，具有多级的波形成形电路可以通过适当数量的ROM_S和数字加法器17来实现。在该情况中，由于若干个ROM_S13₁和13₂以及D/A转换电路14构成加权电路，所以实现以高精度信号成形的波形成形是可能的。而且，由于来自若干个ROM_S13₁和13₂的输出信号以数字地相加，并且从数字信号转换到模似信号，所以给D/A转换电路14充分地提供信号，以至该装置在尺寸上可以做到很小。

图6说明本发明波形成形电路的另一实施例。该实施例为一改进型实例，移位寄存器的级数比过去都多。在图6中，用相同符号标出图4、图5中对应的相同部分，并且不再详细给予说明了。

如图6所示，加到数据输入端8的数据信号被加到由8个触发电路9a、9b……9h构成的两个移位寄存器9₁和9₂。移位寄存器9₁的8个输出端分成两部分，来自第一部分的四个触发电路9a、9b、9c和9d的四个输出端分别被连接到具有四个地址的第一ROM13₁的地址控制端，而接着的四个触发电路9e、9f、9g和9h的四个输出端分别被连接到具有四个地址的第二个ROM13₂的地址控制端。另一移位寄存器9₂的8个输出端也分成两部分，第一部分触发电路9a、9b、9c、9d的四个输出端分别地连接到具有四个地址的第三ROM13₃的地址控制端，而接着的那四个触发电路9e、9f、9g和9h的四个输出端分别被连到具有四个地址的第四ROM13₄的地址控制端。具有比加到时钟输入端10的数据传输率高一倍的频率的时钟信号P₁被加到一个1/2分频器15。具有与数据传输率相同频率的和从1/2分频器15的输出得到的时钟信号10作为移位信号分别被加到构成移位寄存器9₁的各个触发电路9a、9b……9h的输入端。时钟脉冲P₂同时通过π相位移相器16（它用π对时钟信号进行相移）作为移位信号被加到移位寄存器9₂的各自触发电路9a、9b……9h。

在这种情况下，第一ROM_S13₁到第四ROM13₄的每个做出一预定表，用它来实现2⁴＝16字的加权操作。（一字由8位组成）。然后根据到第一ROM_S13₁至第四13₄的输入模式数据，分别产生8位数字值。

来自第一和第二ROM_S13₁和13₂的8位数字输出信号，一起被加到一8位数字加法器17₁，在加法器中进行相加;而来自第三和第四ROM_S13₃和13₄的8位数字输出信号，一起被加到一8位数字加法器17₂，并在那里一起进行相加。来自数字加法器17₁和17₂的8位数字输出信号，被提供给8位数字加法器18中，并在其中相加。数字加法器18的输出信号，通过D/A转换电路14被加到输出端12，而这个D/A转换电路14通过具有高于在时钟输入端10产生的数字传输率一倍频率的时钟信号P₁来操作。在图6所示的实施例中，由于用具有与数据传输率相等频率的时钟信号P₂来驱动移位寄存器9₁，用时钟信号驱动移位寄存器9₂，该时钟信号由于由π相位移相器16，用π对时钟信号P₂相移的结果，所以移位寄存器同样地以高于数据传输率一倍的频率被驱动，ROM_S13₁，13₂，13₃和13₄的容量可以做成和图5第一实施例中的ROM一样小。另外，根据图6所示的本发明的第二个实施例，由于来自ROM_S13₁和13₂的各自输出信号，通过第一数字加法器17₁进行相加，来自ROM_S13₃和13₄的各自输出信号由第二加法器17₂把两个相加在一起，来自数字加法器17₁和17₂的输出信号通过数字加法器18进行相加，然后，通过D/A转换器14把数字信号转换成模似信号，所以只提供一个D/A转换器14就足够了。

此外，很容易明白，图6的第二实施例完全可以达到图5中第一实施例的相同作用及效果。

根据本发明上面提出的实施例，由于ROM_S13₁和13₂被分成若干个部分，所以来自ROM_S13₁和13₂的若干个输出信号以数字形式地相加，并且通过信号D/A转换器把数字信号转换成模似信号，即使移位寄存器9的级数增加，使用适当数量的ROM_S和数字加法器，来实现具有多级波形成形电路是可能的。

此外，根据本发明，由于若干个ROM_S13₁和13₂以及D/A转换电路14构成了波形电路，所以具有高精度的波形成形电路是可以实现的。另外，由于来自若干个ROM_S13₁和13₂的输出信号以数字形式地相加在一圮，并从数字信号转换成模似信号，所以仅提供一个D/A转换器14就足以了。因此，本发明的波形成形电路可以以小尺寸来完成。

上面所述，给出本发明的较佳实施例，但本技术领域里的工程技术人员，在不脱离本发明新概念的实质或范围内可以实现许多改进或变化，这将是很明显的，所以本发明的范围将仅由附加权利要求限定。

Claims (7)

1、用于一数字信号传输装置的波形成形电路其特征包括：

a)具有一数字数据输入端和第一、第二两组输出的N级移位寄存器，要成形的波形数字数据供给上述数字数据输入端；

b)具有若干个地址控制端及一输出端的一第一只读存贮器；

c)具有若干个地址控制端及一输出端的一第二只读存贮器；

d)电路装置用于将第一只读存贮器的各个地址控制端连接到移位寄存器的第一组输出端，以及用于连接第二只读存贮器的各个地址控制端到移位寄存器的第二组输出端；

e)加法器装置，具有输入端被连接到上述第一和第二只读存贮器的输出端，以及有一输出端用于产生一数字输出信号，该信号是上述第一和第二只读存贮器输出相加的数字信号；

f)来自加法器装置的数字输出信号提供给-D/A(数到模)转换器，以至根据数字数据产生一成形的波形输出信号。

2、根据权利要求1的波形成形电路，其特征在于上述第一和第二只读存贮器的地址控制端数相互是等同的。

3、根据权利要求1的波形成形电路，其特征在于上述移位寄存器和D/A转换器由一与时钟脉冲信号相同的频率所提供。

4、根据权利要求1的波形成形电路，上述第一和第二只读存贮器的每一表含有一同样的字长。

5、用于一数字信号转输装置的波形成形电路其特征包括：

a）具有一数字数据输入端和第一与第二组输出端的第一N级移位寄存器，一要成形的波形数字数据提供给所说的数字数据输入端;

b）第一只读存贮器有若干个地址控制端和一输出端;

c）第二只读存贮器有若干个地址控制端和一输出端;

d）电路装置用于连接第一只读存贮器的各个地址控制端到上述移位寄存器的第一组输出端，以及用于连接第二只读存贮器的各个地址控制端到移位寄存器的第二组输出端;

e）第一加法装置，具有输入端连接到第一和第二只读存贮器的输出端，以及产生一数字输出信号的一输出端，该输出信号为第一和第二只读存贮器输出的相加数字信号;

f）具有一数字数据输入端和第一、第二组输出端的一第二N级移位寄存器，数字数据提供给所述的数字数据输入端;

g）一第三只读存贮器有若干个地址控制端和一输出端;

h）一第四只读存贮器有若干个地址控制端和一输出端;

i）第二加法器装置，有若干输入端连接到第三和第四只读存贮器的输出端以及用于产生一数字输出信号的输出端，该输出信号为第三和第四只读存贮器输出的相加数字信号;

j）第三加法器装置，具有若干输入端连接到第一和第二加法器的输出端以及用于产生一数字输出信号的一输出端;

k）一D/A（数到模）转换器由来自第三加法器的数字输出信号来提供以至根据上述数字数据产生一成形的波形输出信号。

6、根据权利要求5的一波形成形电路，第一到第四只读存贮器的地址控制端的数量彼此之间相等。

7、根据权利要求5中的波形成形电路，上述第一和第二移位寄存器的信号由具有相反相位的时钟脉冲来提供。

Images