CN2739766Y - 磁阻式随机存取存储器电路 - Google Patents

磁阻式随机存取存储器电路 Download PDF

Info

Publication number
CN2739766Y
CN2739766Y CNU2004200663092U CN200420066309U CN2739766Y CN 2739766 Y CN2739766 Y CN 2739766Y CN U2004200663092 U CNU2004200663092 U CN U2004200663092U CN 200420066309 U CN200420066309 U CN 200420066309U CN 2739766 Y CN2739766 Y CN 2739766Y
Authority
CN
China
Prior art keywords
mentioned
current
magnetic
random access
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2004200663092U
Other languages
English (en)
Inventor
邓端理
林文钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN2739766Y publication Critical patent/CN2739766Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种磁阻式随机存取存储器电路，包括下列组件：多个磁阻式存储单元，具有固定磁轴层、自由磁轴层，以及设置于固定磁轴层以及自由磁轴层之间的绝缘层。共同导电层是用以耦接磁阻式存储单元。多个限流装置分别具有第一极以及第二极，各限流装置的第一极是分别耦接于磁阻式存储单元。开关装置是耦接于共同导电层的一端，并具有一控制闸。多个字元线是分别耦接于限流装置的第二极，用以于执行编程动作时提供第一编程电流以及执行读取动作时提供读取电流。第一编程线是耦接于共同导电层的另一端，用以于执行编程动作时提供第二编程电流。第二编程线是耦接于开关装置。选取线是耦接于控制闸，用以提供一致能信号以导通上述开关装置。

Description

磁阻式随机存取存储器电路
技术领域
本实用新型是有关于一种存储器电路，特别是有关于一种磁阻式随机存取存储器电路。
背景技术
磁阻式随机存取存储器(Magnetic Random Access Memory，以下简称为MRAM)是一种金属磁性材料，其抗辐射性比半导体材料要高出许多，属于非挥发性存储器(Non-volatile Random Access Memory)，当计算机断电、关机的时候，仍然可以保持记忆性。
MRAM是利用磁电阻特性储存记录信息，具有低耗能、非挥发、以及永久的特性。其运作的基本原理与在硬盘上存储数据一样，数据以磁性的方向为依据，储存为0或1，所储存的数据具有永久性，直到被外界的磁场影响之后，才会改变这个磁性数据。
图1是显示传统MRAM数组的架构图。MRAM单元10A及10B的顶部是耦接于位线Bn，而其底部是耦接于电极12。晶体管14的栅极是耦接于字符线(Wm，Wm+1)，源极是接地，而其漏极是分别耦接于对应的电极12。用以写入数据的编程线(16A、16B)与电极12之间具有一绝缘层13，用以隔离编程线16A、16B与电极12。
图2A及图2B是显示MRAM单元10的详细结构图。电流可垂直由一自由磁轴层102透过绝缘层(tunnel junction)104流过(或穿过)固定磁轴层106。自由磁轴层102的磁轴方向可受其它磁场的影响而变化，而固定磁轴层106的磁轴方向固定，其磁轴方向分别如图2A及图2B的标号108A及108B所示。当自由磁轴层102与固定磁轴层106的磁轴方向为同一方向时(如图2A所示)，MRAM单元会有低电阻的情况，而当自由磁轴层102与固定磁轴层106为不同方向时，则MRAM单元便会有具有高电阻的特质。参阅图1，自由磁轴层102的磁轴方向是藉由数据线16A、16B所产生的磁场、并结合位线产生的磁场而改变。
各MRAM单元的自旋反转磁场是由流经位线Bn与编程线的电流磁场所共同合成的。经由此动作则只有被选择的MRAM单元的磁轴会进行反转，而得以顺利进行记录的动作。至于未被选择的存储单元部分，则只有位线或是数据线的其中之一者会被施加电流磁场，因此无法形成足够的反转磁场，所以无法进行信息写入动作。
上述位线与数据线的电流所产生的磁场，必须经过精确的设计才能够使得MRAM数组正常执行编程动作。参阅图3，图3是显示位线与编程线所提供的磁场与MRAM切换条件的关系图。横向磁场Ht是由位线的电流所提供，而纵向磁场H1是由编程线的电流所提供，而在没有横向磁场Ht的况下，纵向磁场H1为H0时，将导致MRAM单元切换其导通程度。若有横向磁场Ht的存在，此时使MRAM单元切换的临界值将降低，因此，施加较H0小的纵向磁场H1即可使MRAM单元切换其导通状态。
在虚线所形成的区域A中，MRAM单元呈第一导通状态(以高阻抗为例)，而在区域A以外的部分，MRAM单元将受到磁场的影响而切换为另一导通状态(以低阻抗为例)。
在读取MRAM数据时，以MRAM单元10A为例，此时字符线Wm导通晶体管14，而根据MRAM单元10A的导通状态，即可决定位线Bn的电压位准，藉以读取MRAM单元10A所储存的数据。
在写入步骤中，由于磁场的大小与电流的截面中心距离成反比，在传统MRAM数组的架构下，若编程线16A上具有编程电流，编程线16A所产生的磁场除了可改变MRAM单元10A的导通状态，位于MRAM数组中，与编程线16A平行以及MRAM单元10A所在的整行的MRAM单元，其磁轴方向同样会受到编程线16A所产生的磁场影响，甚至位于另一行的MRAM单元10B同样会受到影响，因此，编程线16A所供应的磁场不可过大。
另外，当编程线16A所供应的磁场过小时，会造成MRAM单元10A的导通状态无法切换。因此，传统MRAM数组的位线与数据线的电流量，必须经过精确的设计才能够使得MRAM数组正常执行编程动作。
亦即，若编程线16A所供应的磁场过大时，此时固然MRAM单元10A可写入数据，然其它MRAM单元也有可能因此被写入数据，造成编程错误(programming disturb)。而当编程线16A所供应的磁场过小时，又无法达到写入数据至特定MRAM单元的效果。
然而，若位线与编程线的电流量必须控制地如此精确，当有外界磁场干扰，或者是外部环境出现变化时(如温度、湿度等)，势必会造成编程错误，显示传统需要精确控制编程电流的MRAM架构具有可靠度不佳的缺点。
因此，台湾集成电路制造公司提出一种磁阻式随机存取存储器电路以克服上述缺点。图4是显示台湾集成电路制造公司所提出的磁阻式随机存取存储单元(MRAM cell)的架构示意图。
MRAM单元40A及40B的自由磁轴层是电性连接于以一既定方向配置的位线Bn，而MRAM单元40A及40B的固定磁轴层是分别电性连接于编程线42A及42B。由于自由磁轴层与数据线的距离仅为几个埃(angstrom)(范围约为8-15埃)，因此能够接收到很大的磁场。故，相较于现有技术，仅需少量的编程电流Iw即可改变自由磁轴层102的磁轴方向，因此达到省电的效果。另外，参阅图4，编程线42A与MRAM单元40A的距离甚小于其与MRAM单元40B的距离，因此编程线42A对MRAM单元40A的影响远大于对MRAM单元40B的影响，因此不会改变MRAM单元40B的阻抗而发生编程错误的情形。
图5是显示如图4所述的磁阻式随机存取存储数组(MRAM)电路的架构图。当要于MRAM单元50写入数据时，此时存储数组的周边电路选取字符线Wm，并浮接位线Bn，且由编程线PL供应编程电流Iw。由于此时字符线Wm是高位准，因此晶体管52A以及52B导通，故编程电流Iw流经MRAM单元50而改变MRAM单元50的导通状态以达到写入数据的目的。
当要读取MRAM单元50所储存的数据时，周边电路选取该MRAM单元50所属的字符线Wm，且编程线PL，PL′接地，此时于位线Bn提供读取电流Ir使其经由MRAM单元50以及导通的晶体管52A、52B而流至接地的编程线PL、PL′，再根据于位线Bn所侦测的电压值而得知MRAM单元50此时所储存的数据。
然而，当于上述电路执行编程动作时，编程电流必须流经晶体管52A以及52B，由于编程电流相当大，因此必须加大晶体管52A以及52B的面积以承受大量的编程电流。再者，由于各MRAM存储单元两侧皆须配置晶体管以控制编程电流，但晶体管以及其周边的电路组件(例如接触窗以及导线等)，造成整个存储数组的尺寸变大，使得MRAM存储数组尺寸的缩小发展遭遇技术瓶颈。
实用新型内容
有鉴于此，为了解决上述问题，本实用新型主要目的在于提供一种磁阻式随机存取存储数组电路，能够有效减小目前MRAM存储数组的尺寸。
为获致上述的目的，本实用新型提出一种磁阻式随机存取存储器电路，包括下列组件。多个磁阻式存储单元，具有固定磁轴层、自由磁轴层，以及设置于固定磁轴层以及自由磁轴层之间的绝缘层。共同导电层是用以耦接磁阻式存储单元。多个限流装置分别具有第一极以及第二极，各限流装置的第一极是分别耦接于磁阻式存储单元。开关装置是耦接于共同导电层的一端，并具有一控制闸。多个字元线是分别耦接于限流装置的第二极，用以于执行编程动作时提供第一编程电流以及执行读取动作时提供读取电流。第一编程线是耦接于共同导电层的另一端，用以于执行编程动作时提供第二编程电流。第二编程线是耦接于开关装置。选取线是耦接于控制闸，用以提供一致能信号以导通上述开关装置。
附图说明
图1是显示传统MRAM数组的架构图。
图2A及图2B是显示MRAM单元10的详细结构图。
图3是显示位线与数据线所提供的磁场与MRAM切换条件的关系图。
图4是显示另一传统磁阻式随机存取存储单元(MRAM cell)的架构示意图。
图5是显示如图4所述的磁阻式随机存取存储数组(MRAM)电路的架构图。
图6是显示根据本实用新型实施例所述的磁阻式随机存取存储(MRAM)单元的结构图。
符号说明：
10A、10B、40A、40B、50、60A、60B、60C～MRAM单元
12～电极
13、104～绝缘层
14、52A、52B、64A、64B～晶体管
16A、16B～编程线
102～自由磁轴层
106～固定磁轴层
108A、108B～标号
42A、42B～资料线
60A～60C～MRAM单元
62A、62B、62C～二极管
A～区域
Bn、B1～B6～位线、操作线
Ht～横向磁场
H1、H0～纵向磁场
IW、IPGM1、IPGM2、IPGM3～编程电流
Ir～读取电流
PL、PL′、PL1、PL2、G～编程线
Wm、Wm+1、W1、W2～字符线、选取线
具体实施方式
为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
参阅图6，图6是显示根据本实用新型实施例所述的磁阻式随机存取存储(MRAM)单元的结构图。MRAM单元60A～60C是共同设置于共同导电层61上。MRAM单元60A包括固定磁轴层106、自由磁轴层102，以及设置于固定磁轴层106以及自由磁轴层102之间的绝缘层(magnetic tunnelingjunction)104。MRAM单元与共同导电层61接触的部分可为固定磁轴层106或自由磁轴层102，若与共同导电层61接触的部分为固定磁轴层106时，共同导电层61可包括MRAM单元除了自由磁轴层102以外的部分。以下以MRAM单元与共同导电层61接触的部分为固定磁轴层106为例。
MRAM单元60A的磁阻(magneto-resistance)是由固定磁轴层106以及自由磁轴层102的磁轴方向所决定。当自由磁轴层102与固定磁轴层106的磁轴方向为同一方向时，MRAM单元会有低电阻的情况，而当自由磁轴层102与固定磁轴层106为不同方向时，则MRAM单元便会有具有高电阻的特质。另外，自由磁轴层102内部的易轴方向是大体垂直于自由磁轴层102最大的截面，因此自由磁轴层102的磁轴向量较容易改变方向，降低了切换MRAM单元导通状态所需的磁场。
二极管62A的负极端是耦接于自由磁轴层102，而正极端是耦接于位线B1。在此，上述二极管可为PN接面二极管、肖特基(shottky)二极管、射极接至基极的PNP晶体管或栅极接至漏极的MOS晶体管等构成。NMOS晶体管64A与64B的源/漏极是分别耦接于共同导电层61的两端，而其栅极是耦接于字符线W1。藉由字符线W1所输出信号的位准能够控制NMOS晶体管64A与64B的导通或关闭而于编程动作时控制由编程线PL1所提供的编程电流Iw流经MRAM单元60A～60B。在此，在此虽以NMOS晶体管作为控制编程电流Iw的开关装置，然而此开关装置能以双极晶体管(bipolar transistor)、微机械开关或热遮断开关等代替。另外，由于编程电流Iw的电流量相当的大，因此晶体管的体积必须够大才能承受大量的编程电流。故以设置于位线的二极管62A～62C代替晶体管能够有效减小MRAM存储数组的尺寸。
以存取MRAM单元60A为例，当要于MRAM单元60A写入数据时，首先选取字符线W1以导通NMOS晶体管64A与64B，并由编程线PL1提供编程电流Iw且将编程线G接地，此时编程电流Iw所产生的磁场是用来降低使MRAM单元60A切换导通状态所需的磁场。此时，MRAM单元60B与60C切换导通状态时所需的磁场同样也会降低，但皆未达到切换时所需的磁场，因此并未切换导通状态。接着，此时于位线B1提供编程电流IPGM1，编程电流IPGM1的方向是依据能够于MRAM单元60A产生帮助MRAM单元60A的自由磁轴层的磁轴方向转换的磁场，因此，其所产生的磁场结合先前编程电流Iw所提供的磁场已足以切换MRAM单元60A的导通状态，故能够顺利将MRAM单元60A的导通状态切换为另一状态，达到写入数据的目的。
再者，虽然此时编程电流Iw是同时流经MRAM单元60A～60C，然而此时的编程电流Iw的电流量在没有位线所提供的编程电流的情况下并无法让MRAM单元60B与60C导通。以MRAM单元60B为例，由于位线B2并未提供辅助编程电流，而位线B1所产生的磁场因为距离的关系而对MRAM单元60B的影响甚小，故不会造成MRAM单元60B的误动作，因此，提高了写入数据时的稳定性。
另外，为了避免MRAM单元60B与60C受到编程电流Iw的影响而不预期切换导通状态，因此位线B2与B3更可提供阻止MRAM单元60B与60C的自由磁轴层的磁轴方向转换的磁场，以避免MRAM单元60B与60C误动作。例如，若此时MRAM单元60B的自由磁轴层的磁轴方向为向右，则此时于位线B2所提供的电流IPGM2必须于MRAM单元60B产生约略向右的磁场，以增加改变MRAM单元60B的自由磁轴层磁轴方向所需的能量。同样的，若此时MRAM单元60C的自由磁轴层的磁轴方向为向左，则此时于位线B3所提供的电流IPGM3必须于MRAM单元60C产生约略向左的磁场，亦即此时编程电流IPGM3的电流方向与IPGM2相反，因此增加改变MRAM单元60C的自由磁轴层磁轴方向所需的能量，防止MRAM单元60B与60C的导通状态改变。
当要读取MRAM单元60A所储存的数据时，此时将编程线G以及PL1接地，并将选取线W1的电压位准拉升至高位准。由于此时NMOS晶体管64A以及64B为导通状态因此由位线B1所提供的读取电流Ir经由二极管62A以及MRAM单元60A而流至接地点，并根据所侦测位线B1的电压可得知MRAM单元60A目前所储存的数据。特别注意的是，由于二极管62A～62C的设计，能够防止读取电流Ir经由其它MRAM单元而流至耦接于其它MRAM单元的位线，因此可避免影响MRAM单元60A的数据读取结果。
根据本实施例是以三个串接的MRAM单元共享一共同导电层为例，然而在实际运用上，串接的MRAM单元可达128个单元。以三个串接MRAM单元为例，其需要的组件为耦接各MRAM单元的位线以及位于共同导电层两端的两个开关装置，远小于传统电路所需的电路组件以及导线数，故大幅减少随机存取存储数组电路所需的成本以及尺寸。再者，于执行编程步骤时，藉由独立控制同一组串接MRAM单元的各位线电流，即可同时改变多个MRAM单元的导通状态，且确保其它不打算编程的MRAM单元的导通状态不会被改变，大幅提高编程的效率以及稳定性。
综上所述，根据本实用新型所述的磁阻式随机存取存储数组电路，能够藉由需要较少面积的二极管以取代需要占用相当大面积的晶体管，有效减小目前MRAM存储数组的尺寸。
虽然本实用新型已以多个较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视所附的权利要求范围所界定者为准。

Claims (12)

1.一种磁阻式随机存取存储器电路，其特征在于，包括：
多个磁阻式存储单元，具有一固定磁轴层、具有一既定自由磁轴方向的一自由磁轴层，以及设置于上述固定磁轴层以及自由磁轴层之间的绝缘层；
一共同导电层，用以耦接上述磁阻式存储单元；
多个限流装置，分别具有第一极以及第二极，各限流装置的第一极是分别耦接于上述磁阻式存储单元；
一开关装置，耦接于上述共同导电层的一端，并具有一控制闸；
多个字元线，分别耦接于上述限流装置的第二极，用以于执行编程动作时提供第一编程电流以及执行读取动作时提供读取电流；
一第一编程线，耦接于上述共同导电层的另一端，用以于执行编程动作时提供第二编程电流；
一第二编程线，耦接于上述开关装置；以及
一选取线，耦接于上述控制闸，用以提供一致能信号以导通上述开关装置。
2.如权利要求1所述的磁阻式随机存取存储器电路，其特征在于，于执行编程动作时，上述第二编程线是接地，且上述致能信号导通上述开关装置，使得上述第二编程电流经由上述共同导电层以及开关装置而流至上述第二编程线。
3.如权利要求2所述的磁阻式随机存取存储器电路，其特征在于，于执行编程动作时，上述位线所提供的第一编程电流的方向是根据所对应的上述磁阻式存储单元是否被切换导通方向而定。
4.如权利要求3所述的磁阻式随机存取存储器电路，其特征在于，欲切换上述磁阻式存储单元的导通状态时，上述磁阻式存储单元所对应的位线所提供的第一编程电流所产生的磁场是与上述磁阻式存储单元的自由磁轴方向相反。
5.如权利要求3所述的磁阻式随机存取存储器电路，其特征在于，上述磁阻式存储单元的导通状态不改变时，上述磁阻式存储单元所对应的位线所提供的第一编程电流所产生的磁场是与上述磁阻式存储单元的自由磁轴方向相同。
6.如权利要求1所述的磁阻式随机存取存储器电路，其特征在于，于执行读取动作时，上述第一编程线与第二编程线是接地，而上述致能信号是导通上述开关装置，使得上述读取电流经由上述位线、限流装置以及上述磁阻式存储单元而流至接地点，并根据上述位线的电压位准而读取储存于上述磁阻式存储单元的数据。
7.如权利要求1所述的磁阻式随机存取存储器电路，其特征在于，上述限流装置为二极管。
8.如权利要求7所述的磁阻式随机存取存储器电路，其特征在于，上述限流装置的第一极为二极管的正极。
9.如权利要求8所述的磁阻式随机存取存储器电路，其特征在于，上述限流装置的第二极为二极管的负极。
10.如权利要求1所述的磁阻式随机存取存储器电路，其特征在于，上述开关装置为MOS晶体管、微机械开关以及热遮断开关之一者。
11.如权利要求1所述的磁阻式随机存取存储器电路，其特征在于，上述固定磁轴层是耦接于上述共同导电层。
12.如权利要求1所述的磁阻式随机存取存储器电路，其特征在于，上述自由磁轴层是耦接于上述共同导电层。
CNU2004200663092U 2003-06-18 2004-06-17 磁阻式随机存取存储器电路 Expired - Lifetime CN2739766Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/464,311 US6885577B2 (en) 2003-06-18 2003-06-18 Magnetic RAM cell device and array architecture
US10/464,311 2003-06-18

Publications (1)

Publication Number Publication Date
CN2739766Y true CN2739766Y (zh) 2005-11-09

Family

ID=33517269

Family Applications (2)

Application Number Title Priority Date Filing Date
CNU2004200663092U Expired - Lifetime CN2739766Y (zh) 2003-06-18 2004-06-17 磁阻式随机存取存储器电路
CNB2004100483215A Active CN100419904C (zh) 2003-06-18 2004-06-17 磁阻式随机存取存储器电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100483215A Active CN100419904C (zh) 2003-06-18 2004-06-17 磁阻式随机存取存储器电路

Country Status (4)

Country Link
US (1) US6885577B2 (zh)
CN (2) CN2739766Y (zh)
SG (1) SG115689A1 (zh)
TW (1) TWI229336B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419904C (zh) * 2003-06-18 2008-09-17 台湾积体电路制造股份有限公司 磁阻式随机存取存储器电路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923298B1 (ko) * 2003-01-18 2009-10-23 삼성전자주식회사 단위 셀이 한 개의 트랜지스터와 두 개의 ｍｔｊ로 구성된ｍｒａｍ 및 그 제조방법
US20050073878A1 (en) * 2003-10-03 2005-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structure with different magnetoresistance ratios
US7123506B2 (en) * 2004-02-13 2006-10-17 Applied Spintronics Technology, Inc. Method and system for performing more consistent switching of magnetic elements in a magnetic memory
US7203129B2 (en) * 2004-02-16 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented MRAM memory array
JP4575181B2 (ja) * 2005-01-28 2010-11-04 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
TWI324344B (en) * 2007-02-16 2010-05-01 Ind Tech Res Inst Writing method on magnetic memory cell and magetic memory array structure
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
US8711612B1 (en) * 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
US8804413B2 (en) * 2012-02-07 2014-08-12 Qualcomm Incorporated Multi-free layer MTJ and multi-terminal read circuit with concurrent and differential sensing
US8995180B2 (en) * 2012-11-29 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory (MRAM) differential bit cell and method of use
US9165610B1 (en) * 2014-06-30 2015-10-20 Globalfoundries Singapore Pte. Ltd. Non-volatile memory cell arrays and methods of fabricating semiconductor devices
KR20170066355A (ko) * 2014-09-26 2017-06-14 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 비트 셀의 어레이
WO2017007484A1 (en) * 2015-07-09 2017-01-12 Hewlett Packard Enterprise Development Lp Memory array with bit-cells to accommodate different numbers and types of memory elements
US20170117027A1 (en) * 2015-10-21 2017-04-27 HGST Netherlands B.V. Top pinned sot-mram architecture with in-stack selector
JP6178451B1 (ja) * 2016-03-16 2017-08-09 株式会社東芝 メモリセルおよび磁気メモリ
EP3506359A1 (en) * 2017-12-29 2019-07-03 IMEC vzw Memory device with magnetic tunnel junctions and method for manufacturing thereof
JP2020155440A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
CN110164902B (zh) * 2019-05-07 2021-03-09 北京航空航天大学 一种多级单元磁存储结构及其读写方法
US11978491B2 (en) 2021-09-24 2024-05-07 Sandisk Technologies Llc Mixed current-forced read scheme for MRAM array with selector

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5838608A (en) 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US6242770B1 (en) 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
JP4138254B2 (ja) * 1999-02-26 2008-08-27 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 記憶セル構造、およびこれを製造する方法
US6606363B1 (en) * 1999-12-28 2003-08-12 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for estimating a frequency offset by combining pilot symbols and data symbols
DE10032274A1 (de) * 2000-07-03 2002-01-24 Infineon Technologies Ag Integrierte Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
US6272041B1 (en) * 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture
US6335890B1 (en) 2000-11-01 2002-01-01 International Business Machines Corporation Segmented write line architecture for writing magnetic random access memories
US6418046B1 (en) 2001-01-30 2002-07-09 Motorola, Inc. MRAM architecture and system
US6456524B1 (en) 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
US6639830B1 (en) * 2002-10-22 2003-10-28 Btg International Ltd. Magnetic memory device
US6885577B2 (en) * 2003-06-18 2005-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM cell device and array architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419904C (zh) * 2003-06-18 2008-09-17 台湾积体电路制造股份有限公司 磁阻式随机存取存储器电路

Also Published As

Publication number Publication date
US6885577B2 (en) 2005-04-26
TWI229336B (en) 2005-03-11
US20040257868A1 (en) 2004-12-23
CN1574071A (zh) 2005-02-02
SG115689A1 (en) 2005-10-28
TW200501162A (en) 2005-01-01
CN100419904C (zh) 2008-09-17

Similar Documents

Publication Publication Date Title
CN2739766Y (zh) 磁阻式随机存取存储器电路
CN1521761A (zh) 磁阻式随机存取存储器电路
US7668000B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
CN1295792C (zh) 串行mram组件
US5699293A (en) Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
US7830693B2 (en) NAND based resistive sense memory cell architecture
CN104008771A (zh) 具有去耦的读/写路径的存储元件
TW200303028A (en) Magnetoresistive random access memory (MRAM ) cross-point array with reduced parasitic effects
CN1534679A (zh) 利用磁阻效应存储信息的磁随机存取存储器
CN1534680A (zh) 磁阻式随机存取内存电路
KR20050004160A (ko) 매트릭스 및 이의 동작 방법 및 판독 기록 동시 수행ｍｒａｍ 메모리
KR102608134B1 (ko) 자기 메모리 구조 및 디바이스
JP2005526351A (ja) 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造
CN111863061A (zh) 磁性随机存储器及其数据读/写操作方法
US11676661B2 (en) Storage device
CN2710107Y (zh) 磁阻式随机存取存储器电路
US20220301621A1 (en) Storage device
CN2710106Y (zh) 磁阻式随机存取内存电路
CN2757293Y (zh) 磁阻式存储单元以及磁阻式随机存取存储器电路
CN1485854A (zh) 磁阻式随机存取存储器电路
CN100481251C (zh) 磁阻式存储单元结构及磁阻式随机存取存储器电路
CN2699433Y (zh) 磁阻式存储单元结构及磁阻式随机存取存储器电路
WO2022142128A1 (zh) 半导体器件的制备方法
WO2022142097A1 (zh) 磁性存储器及其读写方法
EP4145449A1 (en) Magnetic random access memory, data read-write method, and electronic device

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140617

Granted publication date: 20051109