CN220400619U - 一种led封装桥接芯片 - Google Patents
一种led封装桥接芯片 Download PDFInfo
- Publication number
- CN220400619U CN220400619U CN202321138624.0U CN202321138624U CN220400619U CN 220400619 U CN220400619 U CN 220400619U CN 202321138624 U CN202321138624 U CN 202321138624U CN 220400619 U CN220400619 U CN 220400619U
- Authority
- CN
- China
- Prior art keywords
- insulating substrate
- wire
- pad
- bonding pad
- upper side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 46
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims 2
- 238000004804 winding Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型属于LED封装技术领域，具体涉及一种LED封装桥接芯片。通过在绝缘基板上设置第一焊盘和第二焊盘，并分别通过第一导线和第二导线连接，第一焊盘和第二焊盘之间相互绝缘，使两部分连线互不干扰。当正装结构LED芯片进行PCB封装时，两条线路分别通过第一焊盘和第二焊盘连接，避免了线路交叉或绕线设计，减小了短路或断路的风险，提高了封装产品的稳定性，并且提高了电路设计的灵活性。
Description
技术领域
本实用新型属于LED封装技术领域，具体涉及一种LED封装桥接芯片。
背景技术
正装结构LED芯片在PCB封装时，需要进行焊线工艺将LED芯片连接到电路中，当两个电路不同并且之间并行设计时，需要确保线路设计不能交叉。如果两条线路设计为交叉，焊线时操作风险加大，容易造成线路短路或断路，并且当LED芯片间距较大时，金线连接过长会导致塌线，线材变形从而使焊线不稳定，致使封装产品失效。现有技术中，为了避免两条线路交叉，一般通过边缘的PCB线路，对一条线路进行绕线连接，但是这种连接方式不灵活，为电路设计带来了障碍。
实用新型内容
本实用新型要解决的技术问题在于克服现有技术中LED芯片在封装焊线时线路设计交叉容易造成焊线不稳定，并且绕线连接设计不灵活的缺陷，从而提供一种LED封装桥接芯片。
一种LED封装桥接芯片，包括绝缘基板、第一焊盘、第二焊盘、第一导线和第二导线；所述绝缘基板上侧为矩形面；两个所述第一焊盘分别位于所述绝缘基板上侧的相对的两个对角上，两条所述第一导线分别沿所述绝缘基板上侧的两边连接两个所述第一焊盘；两个所述第二焊盘位于所述第一焊盘和所述第一导线包围形成的区域内，并分别位于所述绝缘基板上侧的另外两个对角上，所述第二导线在所述绝缘基板上侧连接两个所述第二焊盘形成一条直线。
进一步的，所述绝缘基板为蓝宝石材质。
进一步的，所述绝缘基板为碳化硅材质。
进一步的，所述第一焊盘和所述第二焊盘为圆形。
进一步的，所述第一焊盘和所述第二焊盘为金材质。
进一步的，所述第一导线和所述第二导线为金材质。
一种LED封装桥接芯片，包括绝缘基板、第一焊盘、第二焊盘、第一导线和第二导线；所述绝缘基板上侧为矩形面；两个所述第一焊盘分别位于所述绝缘基板上侧的相对的两个对角上，所述第一导线沿所述绝缘基板上侧的对角线连接两个所述第一焊盘；两个所述第二焊盘分别位于所述绝缘基板上侧的另外两个对角上，所述第二导线位于所述绝缘基板的内部，并连接两个所述第二焊盘。
进一步的，所述第一焊盘和所述第二焊盘为圆形。
进一步的，所述第一焊盘和所述第二焊盘为金材质。
进一步的，所述第一导线和所述第二导线为金材质。
有益效果：本实用新型通过在绝缘基板上设置第一焊盘和第二焊盘，并分别通过第一导线和第二导线连接，第一焊盘和第二焊盘之间相互绝缘，使两部分连线互不干扰。当正装结构LED芯片进行PCB封装时，两条线路分别通过第一焊盘和第二焊盘连接，避免了线路交叉或绕线设计，减小了短路或断路的风险，提高了封装产品的稳定性，并且提高了电路设计的灵活性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为实施例一中LED芯片封装桥接芯片的俯视结构示意图；
图2为实施例一中LED芯片封装桥接芯片的剖面结构示意图；
图3为实施例二中LED芯片封装桥接芯片的俯视结构示意图；
图4为实施例二中LED芯片封装桥接芯片的剖面结构示意图；
图5为实施例三中LED芯片封装桥接芯片的应用结构示意图。
附图标记说明：1、绝缘基板；21、第一焊盘；22、第二焊盘；31、第一导线；32、第二导线；4、LED芯片。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
实施例一：
参照图1及图2所示，本实施例提供了一种LED封装桥接芯片，包括绝缘基板1、第一焊盘21、第二焊盘22、第一导线31和第二导线32；所述绝缘基板1上侧为矩形面；两个所述第一焊盘21分别位于所述绝缘基板1上侧的相对的两个对角上，两条所述第一导线31分别沿所述绝缘基板1上侧的两边连接两个所述第一焊盘21；两个所述第二焊盘22位于所述第一焊盘21和所述第一导线31包围形成的区域内，并分别位于所述绝缘基板1上侧的另外两个对角上，所述第二导线32在所述绝缘基板1上侧连接两个所述第二焊盘22形成一条直线。
具体来说，所述绝缘基板1为蓝宝石材质或碳化硅材质，在本实施例中，优选为蓝宝石材质。所述第一焊盘21和所述第二焊盘22为圆形，能够确保所述桥接芯片与LED芯片4的可靠连线焊接。作为本实施例的优选，所述第一焊盘21和所述第二焊盘22为金材质，所述第一导线31和所述第二导线32为金材质，确保电路的有效导通。
本实施例提供了一种LED封装桥接芯片通过在绝缘基板1上设置第一焊盘21和第二焊盘22，并分别通过第一导线31和第二导线32连接，第一焊盘21和第二焊盘22之间相互绝缘，使两部分连线互不干扰。当正装结构LED芯片4进行PCB封装时，两条线路分别通过第一焊盘21和第二焊盘22连接，避免了线路交叉或绕线设计，减小了短路或断路的风险，提高了封装产品的稳定性，并且提高了电路设计的灵活性。
实施例二：
参照图3及图4所示，本实施例还提供了另一种LED封装桥接芯片，包括绝缘基板1、第一焊盘21、第二焊盘22、第一导线31和第二导线32；所述绝缘基板1上侧为矩形面；两个所述第一焊盘21分别位于所述绝缘基板1上侧的相对的两个对角上，所述第一导线31沿所述绝缘基板1上侧的对角线连接两个所述第一焊盘21；两个所述第二焊盘22分别位于所述绝缘基板1上侧的另外两个对角上，所述第二导线32位于所述绝缘基板1的内部，并连接两个所述第二焊盘22。
具体来说，所述绝缘基板1为蓝宝石材质或碳化硅材质，在本实施例中，优选为碳化硅材质。所述第一焊盘21和所述第二焊盘22为圆形，能够确保所述桥接芯片与LED芯片4的可靠连线焊接。作为本实施例的优选，所述第一焊盘21和所述第二焊盘22为金材质，所述第一导线31和所述第二导线32为金材质，确保电路的有效导通。
实施例三：
参照图5所示，本实施例提供了一种上述LED封装桥接芯片的应用方法，包括以下步骤：
步骤S1：使用固晶机将所述LED封装桥接芯片和LED芯片4通过固晶胶固定到PCB板上的预设位置；
步骤S2：固晶烘烤，使所述固晶胶固化，固定所述LED封装芯片和所述LED芯片4；
步骤S2：通过焊线机，使用键合线连接对应的LED芯片4电极和所述桥接芯片上的焊盘，完成线路连接。
在本实施例中，四个LED芯片4分别位于所述桥接芯片的四个角的方向上；位于左上的LED芯片4连接所述桥接芯片左上的一个第二焊盘22，位于右下的LED芯片4连接所述桥接芯片右下的另一个第二焊盘22，从而两个LED芯片4相互连接；位于右上的LED芯片4连接所述桥接芯片右上的一个第一焊盘21，位于左下的LED芯片4连接所述桥接芯片左下的另一个第一焊盘21，从而两个LED芯片4相互连接。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种LED封装桥接芯片，其特征在于，包括绝缘基板(1)、第一焊盘(21)、第二焊盘(22)、第一导线(31)和第二导线(32)；所述绝缘基板(1)上侧为矩形面；两个所述第一焊盘(21)分别位于所述绝缘基板(1)上侧的相对的两个对角上，两条所述第一导线(31)分别沿所述绝缘基板(1)上侧的两边连接两个所述第一焊盘(21)；两个所述第二焊盘(22)位于所述第一焊盘(21)和所述第一导线(31)包围形成的区域内，并分别位于所述绝缘基板(1)上侧的另外两个对角上，所述第二导线(32)在所述绝缘基板(1)上侧连接两个所述第二焊盘(22)形成一条直线。
2.根据权利要求1所述的一种LED封装桥接芯片，其特征在于，所述绝缘基板(1)为蓝宝石材质。
3.根据权利要求1所述的一种LED封装桥接芯片，其特征在于，所述绝缘基板(1)为碳化硅材质。
4.根据权利要求1所述的一种LED封装桥接芯片，其特征在于，所述第一焊盘(21)和所述第二焊盘(22)为圆形。
5.根据权利要求1所述的一种LED封装桥接芯片，其特征在于，所述第一焊盘(21)和所述第二焊盘(22)为金材质。
6.根据权利要求1所述的一种LED封装桥接芯片，其特征在于，所述第一导线(31)和所述第二导线(32)为金材质。
7.一种LED封装桥接芯片，其特征在于，包括绝缘基板(1)、第一焊盘(21)、第二焊盘(22)、第一导线(31)和第二导线(32)；所述绝缘基板(1)上侧为矩形面；两个所述第一焊盘(21)分别位于所述绝缘基板(1)上侧的相对的两个对角上，所述第一导线(31)沿所述绝缘基板(1)上侧的对角线连接两个所述第一焊盘(21)；两个所述第二焊盘(22)分别位于所述绝缘基板(1)上侧的另外两个对角上，所述第二导线(32)位于所述绝缘基板(1)的内部，并连接两个所述第二焊盘(22)。
8.根据权利要求7所述的一种LED封装桥接芯片，其特征在于，所述第一焊盘(21)和所述第二焊盘(22)为圆形。
9.根据权利要求7所述的一种LED封装桥接芯片，其特征在于，所述第一焊盘(21)和所述第二焊盘(22)为金材质。
10.根据权利要求7所述的一种LED封装桥接芯片，其特征在于，所述第一导线(31)和所述第二导线(32)为金材质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321138624.0U CN220400619U (zh) | 2023-05-12 | 2023-05-12 | 一种led封装桥接芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321138624.0U CN220400619U (zh) | 2023-05-12 | 2023-05-12 | 一种led封装桥接芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220400619U true CN220400619U (zh) | 2024-01-26 |
Family
ID=89603853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321138624.0U Active CN220400619U (zh) | 2023-05-12 | 2023-05-12 | 一种led封装桥接芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220400619U (zh) |
-
2023
- 2023-05-12 CN CN202321138624.0U patent/CN220400619U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100445073B1 (ko) | 듀얼 다이 패키지 | |
| US7245007B1 (en) | Exposed lead interposer leadframe package | |
| US9029993B2 (en) | Semiconductor device including semiconductor chip mounted on lead frame | |
| JPH0878723A (ja) | 光結合器用パッケージ・リードフレームおよびその方法 | |
| JPH06252328A (ja) | 半導体素子搭載用のリードフレーム | |
| JPH02201948A (ja) | 半導体装置パッケージ | |
| US10056343B2 (en) | Packaged semiconductor device with interior polygonal pads | |
| US7875968B2 (en) | Leadframe, semiconductor package and support lead for bonding with groundwires | |
| US7332803B2 (en) | Circuit device | |
| CN1169032A (zh) | 引线框架和半导体封装 | |
| CN220400619U (zh) | 一种led封装桥接芯片 | |
| CN107910313A (zh) | 一种新型半导体封装结构及其封装方法及电子产品 | |
| CN207753003U (zh) | 封装结构 | |
| KR20010037246A (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| KR20220048129A (ko) | 서포터를 포함한 스택 패키지 | |
| KR20010068513A (ko) | 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지 | |
| CN220821555U (zh) | 传感器芯片qfn封装过渡结构 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| CN104299955B (zh) | 一种方形扁平无引脚封装 | |
| CN211828750U (zh) | 防短路引线框、防短路结构以及封装结构 | |
| CN112151522A (zh) | 芯片封装结构、芯片封装方法及数字隔离器 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| KR100192329B1 (ko) | 반도체소자 패키지 공정용 리드 프레임 | |
| KR100364842B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| KR200254415Y1 (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |