CN220382934U - 电源钳位电路、芯片及电子设备 - Google Patents
电源钳位电路、芯片及电子设备 Download PDFInfo
- Publication number
- CN220382934U CN220382934U CN202321368980.1U CN202321368980U CN220382934U CN 220382934 U CN220382934 U CN 220382934U CN 202321368980 U CN202321368980 U CN 202321368980U CN 220382934 U CN220382934 U CN 220382934U
- Authority
- CN
- China
- Prior art keywords
- circuit
- control
- switch
- inverter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 230000033228 biological regulation Effects 0.000 claims description 60
- 230000001105 regulatory effect Effects 0.000 claims description 25
- 101150021503 Mesd gene Proteins 0.000 description 20
- 238000010586 diagram Methods 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本申请提供一种电源钳位电路、芯片及电子设备,电源钳位电路包括:控制模块,被配置为响应于不同的控制信号输出不同大小的电流;RC电路,所述RC电路的电阻被配置为与所述控制模块的电流输出端连接,所述RC电路的电容接地;反相器,输入端与所述RC电路的输出端连接;所述RC电路的输出端位于所述RC电路的电阻和电容之间;第一开关,第一端被配置为与电源电压VDD连接,第二端接地,控制端与所述反相器的输出端连接,且所述第一开关响应于所述反相器输出高电平信号而导通。本申请实施例所提供的电源钳位电路的钳位电压值可调,可以适应芯片内不同内部器件的耐压值情况,提升了ESD防护的稳定性。
Description
技术领域
本申请涉及芯片技术领域,具体而言,涉及一种电源钳位电路、芯片及电子设备。
背景技术
随着工艺技术水平的不断提升,晶体管的工艺尺寸不断缩小,同时,晶体管的栅氧化层厚度、PN结厚度、衬底厚度等也在缩小,管子的耐压值随之减小,但是外界的静电放电水平不变,ESD(Electronic Static Discharge,静电放电)对晶体管正常工作的冲击逐渐不能忽视。为避免ESD现象影响芯片内部管子的正常工作,当ESD冲击来临时,芯片内部需要在输入管脚与地之间建立一条低阻回路,将ESD能量泄放到地。芯片内部电源线与地线之间的低阻回路可以避免电源线上电压升高从而破坏内部电路,此外当电源线VDD正常工作时,该回路处于关闭状态,并且需保证较低的泄漏电流。通常将这一回路称作电源钳位电路。
常规的电源钳位电路如图1所示,在未产生ESD事件时,电源VDD的电压保持工作电压值不变,电流通过电阻R从电源VDD不断流入电容C,电容上的电压值即A点的电压值不断增大至电源电压,已知反相器中的MP0(为PMOS管)的源端电压为电源电压,MP0管关闭,MN0(为NMOS管)的栅端电压值升高,MN0打开,B点的电压值被下拉至低电平,Mesd管(为NMOS管)被关断,电源钳位电路处于关闭状态,内部电路能够保持正常工作。在产生ESD事件时,VDD受ESD事件影响从而快速上升,A点的电压受到RC元件的影响缓慢上升,RC的乘积越大,A点电压上升的越慢,同时MP0管的源端电压VDD快速上升,当VDD与A点电压差大于MP0管的阈值时,MP0开始导通,B点的电压开始上拉,当B点电压大于Mesd管的阈值时,ESD电流通过Mesd管的沟道泄放到地线中。
现有的电源钳位电路在产生ESD事件后会打开泄放通道,将电源电压VDD保持在一个固定的钳位电压值上。但是,芯片内不同器件的耐压值情况存在差异,现有的电源钳位电路的钳位电压值不可调,因此无法适应芯片内不同内部器件的耐压值情况。
实用新型内容
本申请实施例的目的在于提供一种电源钳位电路、芯片及电子设备,用以解决现有的电源钳位电路的钳位电压值不可调,无法适应芯片内不同内部器件的耐压值情况的问题。
本申请实施例提供了一种电源钳位电路,包括:控制模块,被配置为响应于不同的控制信号输出不同大小的电流;RC电路,所述RC电路的电阻被配置为与所述控制模块的电流输出端连接,所述RC电路的电容接地;反相器,被配置为输入端与所述RC电路的输出端连接;所述RC电路的输出端位于所述RC电路的电阻和电容之间;第一开关,被配置为第一端与电源电压VDD连接,第二端接地,控制端与所述反相器的输出端连接,且所述第一开关响应于所述反相器输出高电平信号而导通。
在上述实现方式中,通过设置控制模块来响应于控制信号输出不同大小的电流。而可以理解,输入至RC电路中的电流越小,则RC电路输出端输出的电压(相当于图1中的A点电压)上升就越慢,从而反相器中的PMOS管就可以被更早地导通,使得第一开关的控制端电压更早的被拉升,进而更早地开始进行电压泄放。而VDD受ESD事件影响而拉升时是存在一个拉升过程的,那么第一开关导通的越早,则VDD就可以被钳制在一个更低的电压上(该电压即为钳位电压)。相反,输入至RC电路中的电流越大,则RC电路输出端输出的电压(相当于图1中的A点电压)上升就越块,从而反相器中的PMOS管就会被更晚地导通,使得第一开关的控制端电压更晚的被拉升,进而更晚地开始进行电压泄放,使得VDD被钳制在一个更高的电压上。因此,基于本申请实施例的方案,只需要提供相应的控制信号就可以控制电源钳位电路具有不同的钳位电压值,也即本申请实施例所提供的电源钳位电路的钳位电压值可调,这就可以适应芯片内不同内部器件的耐压值情况,提升了ESD防护的稳定性。
进一步地,所述控制模块包括:多个第一调控电路,每个所述第一调控电路包括串联于所述VDD与所述RC电路之间的第二开关和第三开关;其中,所述第二开关的控制端与所述反相器的输出端连接,且所述第二开关响应于所述反相器输出低电平信号而导通;所述第三开关的控制端被配置为接入所述控制信号,以响应于所述控制信号导通或关断。
在上述实现方式中,由于在未产生ESD事件时,第一开关的控制端电压为低电平,因此第二开关导通,此时若第三开关导通,则所在的第一调控电路就会导通,从而向RC电路输出电流。而导通的第一调控电路越多,则向RC电路输出电流就越大。而第三开关的导通与关断受控制信号的控制,因此通过上述实现方式,就可以实现对于输入至RC电路中的电流大小的控制,进而实现对于电源钳位电路的钳位电压值的调整。
进一步地,在所述多个第一调控电路的至少部分第一调控电路中,在所述VDD与所述RC电路之间还串联有电阻元件。
在上述方式中,通过在第一调控电路中设置电阻元件,可以使得各第一调控电路所产生的电流存在差异,从而通过控制信号的控制,可以产生更为丰富的电流大小,从而更好地实现对于电源钳位电路的钳位电压值的调整。
进一步地,所述控制模块包括:多个第二调控电路,每个所述第二调控电路的第一端被配置为与所述VDD连接;第一多路选通器,输入端分别与每一个所述第二调控电路的第二端连接,输出端与所述RC电路连接,控制端被配置为接入所述控制信号;其中,各所述第二调控电路所具有的电阻不同。
在上述方式中,由于每个第二调控电路所具有的电阻不同,因此每个第二调控电路所能产生的电流也各不相同。而通过控制信号来控制第一多路选通器的选通,即可控制流入RC电路中的电流大小,进而实现对于电源钳位电路的钳位电压值的受控调整。
进一步地,每个所述第二调控电路均包括第四开关;所述第四开关的控制端与所述反相器的输出端连接,且所述第四开关响应于所述反相器输出低电平信号而导通。
在上述方式中,通过第四开关的设置,当第一开关导通开始进行泄放时,由于反相器的输出端输出的是高电平,第四开关关断,从而不再持续为RC电路提供电流,使得RC电路输出端的电压随RC电路中积累的电荷的消耗而逐渐降低,进而使反相器的输出端电压在一段时间之后重新变为低电平,使的第一开关重新关断,结束一轮释放过程,从而避免第一开关长期打开,造成不必要的电能泄露的问题。
进一步地,在所述多个第二调控电路的至少部分第二调控电路中,还包括电阻元件,且所述电阻元件与所述第四开关串联。
在上述方式中,通过电阻元件的设置,可以很容易地使得不同第二调控电路具有不同的阻值,从而使得不同的第二调控电路可以输出不同大小的电流。
进一步地,所述电阻元件为PMOS管;所述PMOS管的栅极与所述反相器的输出端连接。
在上述实现方式中,通过采用PMOS管来作为电阻元件并将PMOS管的栅极与反相器的输出端连接,这样电阻元件的功能除了提供电阻值外,还可以实现前述第二开关或第四开关的功能,相当于在电路中设置了多个受反相器输出端电压控制的开关,从而提高了电路受控关断的可靠性。
进一步地,所述反相器为多个,多个所述反相器分别布置于多个第一控制电路中;各所述第一控制电路包括第五开关,各所述第一控制电路中的所述反相器与所述第五开关串联于所述RC电路的输出端与所述第一开关的控制端之间;其中:各所述第一控制电路中的所述反相器数量不同,所述第五开关的控制端被配置为接入所述控制信号,以响应于所述控制信号导通或关断。
可以理解,虽然图1中示出的反相器仅有1个,但是在实际应用过程中,反相器的数量往往不止一个。而电信号从A点作用到B点时存在延迟,反相器数量越多,则延迟越大,延迟越大则第一开关导通越晚,钳位电压值越大。而在上述实现方式中,通过配置多个第一控制电路,且各第一控制电路中的反相器数量不同,这就使得各第一控制电路具有不同的延迟,从而通过控制各第一控制电路中的第五开关的导通与否,就可以控制电信号从A点(即RC电路的输出端)作用到B点(即第一开关的控制端)的延迟,进而实现对于电源钳位电路的钳位电压值的受控调整。
进一步地,所述反相器为多个,多个所述反相器分别布置于多个第二控制电路中;所述电源钳位电路还包括第二多路选通器,所述第二多路选通器的输出端与所述第一开关的控制端连接,所述第二多路选通器的控制端被配置为接入所述控制信号;各所述第二控制电路中的所述反相器串联于所述RC电路的输出端与所述第二多路选通器的输入端之间,且各所述第二控制电路中的所述反相器数量不同。
在上述实现方式中,通过配置多个第二控制电路,且各第二控制电路中的反相器数量不同,这就使得各第二控制电路具有不同的延迟,从而通过控制第二多路选通器的选通,可以控制各第二控制电路中的导通,进而控制电信号从A点(即RC电路的输出端)作用到B点(即第一开关的控制端)的延迟,实现对于电源钳位电路的钳位电压值的受控调整。
本申请实施例还提供了一种芯片,包括前述任一种的电源钳位电路。
本申请实施例还提供了一种电子设备,包括前述芯片。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为相关技术中的电源钳位电路的结构示意图;
图2为本申请实施例提供的一种电源钳位电路的基本结构示意图;
图3为本申请实施例提供的第一种电源钳位电路的具体结构示意图;
图4为本申请实施例提供的第二种电源钳位电路的具体结构示意图;
图5为本申请实施例提供的第三种电源钳位电路的具体结构示意图;
图6为本申请实施例提供的第四种电源钳位电路的具体结构示意图;
图7为本申请实施例提供的一种延迟可调的电源钳位电路的结构示意图;
图8为本申请实施例提供的另一种延迟可调的电源钳位电路的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
为了解决现有的电源钳位电路的钳位电压值不可调,无法适应芯片内不同内部器件的耐压值情况的问题,本申请实施例中提供了一种电源钳位电路。可以参见图2所示,图2为本申请实施例中提供的电源钳位电路的基本示意图,电源钳位电路包括控制模块、RC电路、反相器和第一开关Mesd。其中:
控制模块被配置为响应于不同的控制信号OP[i]输出不同大小的电流。
RC电路(电阻-电容电路,Resistor-Capacitance circuit)的电阻R被配置为与控制模块的电流输出端连接,RC电路的电容C接地。
反相器被配置为输入端与RC电路的输出端连接,RC电路的输出端位于RC电路的电阻和电容之间,即图2中的A点。
需要说明的是,反相器由一个PMOS管MP0和一个NMOS管MN0相互连接得到。如图2所示,MP0和MN0的栅极相互连接,构成反相器的输入端,并与RC电路的输出端连接。MP0的源极与电源电压VDD连接,MN0的源极接地。MP0和MN0的漏极相连,构成反相器的输出端,即图2中的B点。
第一开关Mesd被配置为第一端与VDD连接,第一开关Mesd的第二端接地,第一开关Mesd的控制端与反相器的输出端连接,且第一开关Mesd响应于反相器输出高电平信号而导通。
示例性的,第一开关Mesd可以选用但不限于NMOS管、NPN三极管等受控开关器件实现。
本申请实施例所提供的电源钳位电路,通过设置控制模块来响应于控制信号输出不同大小的电流。而可以理解,输入至RC电路中的电流越小,则RC电路输出端输出的电压上升就越慢,从而反相器中的PMOS管就可以被更早地导通,使得第一开关Mesd的控制端电压更早的被拉升,进而更早地开始进行电压泄放。而VDD受ESD事件影响而拉升时是存在一个拉升过程的,那么第一开关Mesd导通的越早,则VDD就可以被钳制在一个更低的电压上(即具有更低的钳位电压值)。相反,输入至RC电路中的电流越大,则RC电路输出端输出的电压上升就越块,从而反相器中的PMOS管就会被更晚地导通,使得第一开关Mesd的控制端电压更晚的被拉升,进而更晚地开始进行电压泄放,使得VDD被钳制在一个更高的电压上。因此,基于本申请实施例的方案,只需要提供相应的控制信号就可以控制电源钳位电路具有不同的钳位电压值,也即本申请实施例所提供的电源钳位电路的钳位电压值可调,这就可以适应芯片内不同内部器件的耐压值情况,提升了ESD防护的稳定性。
在本申请实施例的一种可行实施方式中,如图3所示,控制模块可以包括:
多个第一调控电路,每个第一调控电路包括串联于VDD与RC电路之间的第二开关MPi和第三开关MPPi。其中,i为变量,取值为1至第一调控电路的总数,表征第二开关或第三开关属于第几个第一调控电路。
在本申请实施例中,第二开关的控制端与反相器的输出端连接,且第二开关响应于反相器输出低电平信号而导通。
第三开关的控制端被配置为接入控制信号OP[i],以响应于控制信号OP[i]导通或关断。
可以理解,在上述可行实施方式中,各第一调控电路中的第三开关所接受到的控制信号相互独立。相应的,在上述可行实施方式中,OP[i]中的i为变量,取值为1至第一调控电路的总数,表征的该控制信号为第i个第一调控电路中的第三开关的控制信号。
可以理解,在上述可行实施方式中,第二开关和第三开关可以但不限于采用PMOS管、PNP三极管实现。
可以理解,在未产生ESD事件时,VDD电压保持工作电压值不变,电流通过RC电路中的电阻R从VDD不断流入电容C,电容上的电压值即A点的电压值不断增大至电源电压。又MP0的源极电压为VDD,MP0管关闭,MN0的栅端电压值升高,MN0打开,B点的电压值被下拉至低电平。即在未产生ESD事件时,第一开关Mesd的控制端电压为低电平,因此第二开关导通。此时若第三开关导通,则第三开关所在的第一调控电路就会导通,从而向RC电路输出电流。而导通的第一调控电路越多,则向RC电路输出电流就越大。而第三开关的导通与关断受控制信号的控制,因此基于上述可行实施方式,就可以实现对于输入至RC电路中的电流大小的控制,进而实现对于电源钳位电路的钳位电压值的调整。
在上述可行实施方式的一些实施例中,各第一调控电路可以仅包括第二开关和第三开关,如图3所示。而在上述可行实施方式的另一些实施例中,在多个第一调控电路的至少部分第一调控电路中,在VDD与RC电路之间还可以串联有电阻元件,例如图4所示。这样,通过在第一调控电路中设置电阻元件,可以使得各第一调控电路所产生的电流存在差异,从而通过控制信号的控制,可以产生更为丰富的电流大小,从而更好地实现对于电源钳位电路的钳位电压值的调整。
示例性的,参见图4所示,三个第一调控电路中的第一个第一调控电路中仅包含第二开关和第三开关,而第二个第一调控电路和第三个第一调控电路中均设置有电阻元件Z,且假设第二个第一调控电路中的电阻元件Z的电阻值小于第三个第一调控电路中的电阻元件的电阻值。那么就有如下关系,I1大于I2大于I3,其中I1为第一个第一调控电路导通时产生的电流,I2为第二个第一调控电路导通时产生的电流,I3为第三个第一调控电路导通时产生的电流。
那么通过控制信号的控制,图4至少可以向RC电流输出如下电流情况:
情况1,第一个第一调控电路导通,其他第一调控电路不导通,输出电流为I1;
情况2,第二个第一调控电路导通,其他第一调控电路不导通,输出电流为I2;
情况3,第三个第一调控电路导通,其他第一调控电路不导通,输出电流为I3;
情况4,第一个第一调控电路和第二个第一调控电路导通,其他第一调控电路不导通,输出电流为I1+I2;
情况5,第一个第一调控电路和第三个第一调控电路导通,其他第一调控电路不导通,输出电流为I1+I3;
情况6,第二个第一调控电路和第三个第一调控电路导通,其他第一调控电路不导通,输出电流为I2+I3;
情况7,所有第一调控电路均导通,输出电流为I1+I2+I3。
而按照图2所示的方案,则三个第一调控电路的电流值均相等,记为I,则通过控制信号的控制,仅存在以下电流输出情况:
情况1,三个第一调控电路中的其中一个导通,其他第一调控电路不导通,输出电流为I;
情况2,三个第一调控电路中的两个导通,其他第一调控电路不导通,输出电流为2*I;
情况3,所有第一调控电路均导通,输出电流为3*I。
显然,通过在第一调控电路中设置电阻元件,可以使得控制模块可以输出更丰富的电流大小,而输入至RC电路中的电流不同,会导致电源钳位电路的钳位电压值不同,从而上述方式可以使得电源钳位电路的钳位电压值可调性更丰富,进而更好地实现对于电源钳位电路的钳位电压值的调整。
可以理解,在本申请实施例中,电阻元件可以是常规的电阻,也可以是其他具有电阻值的元件,例如PMOS管等。
当电阻元件为PMOS管时,PMOS管的栅极可以与反相器的输出端连接。这样,电阻元件的功能除了提供电阻值外,还可以实现前述第二开关的功能,相当于在电路中设置了多个受反相器输出端电压控制的第二开关,从而提高了电路受控关断的可靠性。
在本申请实施例的另一种可行实施方式中,如图5和图6所示,控制模块可以包括:多个第二调控电路和第一多路选通器MUX1。其中:各第二调控电路所具有的电阻不同,且每个第二调控电路的第一端被配置为与VDD连接。
第一多路选通器MUX1的输入端分别与每一个第二调控电路的第二端连接,第一多路选通器MUX1的输出端与RC电路连接,第一多路选通器MUX1的控制端被配置为接入控制信号OP[i]。
这样,由于每个第二调控电路所具有的电阻不同,因此每个第二调控电路所能产生的电流也各不相同。而通过控制信号来控制第一多路选通器MUX1的选通,即可控制流入RC电路中的电流大小,进而实现对于电源钳位电路的钳位电压值的受控调整。
在上述可行实施方式的一些实施例中,每个第二调控电路可以均包括第四开关K4。第四开关K4的控制端与反相器的输出端连接,且第四开关K4响应于反相器输出低电平信号而导通。这样,通过第四开关K4的设置,当第一开关Mesd导通开始进行泄放时,由于反相器的输出端输出的是高电平,第四开关K4关断,从而不再持续为RC电路提供电流,使得RC电路输出端的电压随RC电路中积累的电荷的消耗而逐渐降低,进而使反相器的输出端电压在一段时间之后重新变为低电平,使的第一开关Mesd重新关断,结束一轮释放过程,从而避免第一开关Mesd长期打开,造成不必要的电能泄露的问题。
在本申请实施例中,第四开关K4可以采用但不限于PMOS管、PNP三极管实现。
在上述可行实施方式的一些实施例中,在所述多个第二调控电路的至少部分第二调控电路中,还可以包括电阻元件,且电阻元件与第四开关K4串联。在上述实施例中,各第二调控电路中的电阻元件与第四开关K4串联后的电阻总值各不相同。
在上述实施例中,电阻元件可以采用常规的电阻实现,例如图5所示,也可以是其他具有电阻值的元件,例如PMOS管等,例如图6所示。
当电阻元件为PMOS管时,PMOS管的栅极可以与反相器的输出端连接。这样,电阻元件的功能除了提供电阻值外,还可以实现前述第四开关K4的功能,相当于在电路中设置了多个受反相器输出端电压控制的第四开关K4,从而提高了电路受控关断的可靠性。
在本申请实施例中的一些可选实施方式中,如图7所示,反相器可以为多个,且多个反相器分别布置于多个第一控制电路中。各第一控制电路包括第五开关K5,各第一控制电路中的反相器与第五开关K5串联于RC电路的输出端与第一开关Mesd的控制端之间;其中:各第一控制电路中的反相器数量不同,第五开关K5的控制端被配置为接入控制信号OP[i],以响应于控制信号导通或关断。这样,通过配置多个第一控制电路,且各第一控制电路中的反相器数量不同,这就使得各第一控制电路具有不同的延迟,从而通过控制各第一控制电路中的第五开关K5的导通与否,就可以控制电信号从A点(即RC电路的输出端)作用到B点(即第一开关Mesd的控制端)的延迟,进而实现对于电源钳位电路的钳位电压值的受控调整。
在上述可选实施方式中,各第一控制电路中串联的反相器数量可以为奇数,以保证第一控制电路中最后一个反相器输出电压是准确的。
在本申请实施例中,第五开关可以采用但不限于PMOS管,NMOS管,三极管,光耦合器等实现。
在本申请实施例中的另一些可选实施方式中,如图7所示,反相器为多个,多个反相器分别布置于多个第二控制电路中。
电源钳位电路还包括第二多路选通器MUX2,第二多路选通器MUX2的输出端与第一开关Mesd的控制端连接,第二多路选通器MUX2的控制端被配置为接入控制信号OP[i];各第二控制电路中的反相器串联于RC电路的输出端与第二多路选通器MUX2的输入端之间,且各第二控制电路中的反相器数量不同。这样,通过配置多个第二控制电路,且各第二控制电路中的反相器数量不同,这就使得各第二控制电路具有不同的延迟,从而通过控制第二多路选通器MUX2的选通,可以控制各第二控制电路中的导通,进而控制电信号从A点(即RC电路的输出端)作用到B点(即第一开关Mesd的控制端)的延迟,实现对于电源钳位电路的钳位电压值的受控调整。
在上述可选实施方式中,各第二控制电路中串联的反相器数量可以为奇数,以保证第二控制电路中最后一个反相器输出电压是准确的。
基于同一构思,本申请实施例还提供了一种芯片,包括前述任意一种结构的电源钳位电路。
示例性的,在本申请实施例中的芯片可以是但不限于GPU(Graphics ProcessingUnits,图形处理器)芯片、GPGPU(General-purpose Computing on Graphics ProcessingUnits,通用图形处理器)芯片、CPU(Central Processing Unit,中央处理器)芯片、FPGA(Field Programmable Gate Array,可编程阵列逻辑)、AI (Artificial Intelligence,人工智能)加速芯片、DPU(Data Processing Unit,数据处理单元)等。
基于同一构思,本申请实施例中还提供了一种电子设备,其包括本本申请实施例中所提供的芯片。
示例性的,该电子设备可以是诸如显卡、安装有CPU的板卡、控制器等可独立生产与销售的电子部件。还可以是诸如终端、服务器等设备。
以上所描述的实施例仅仅是示意性的,各实施例或实施方式中的技术特征在不冲突的情况下可以自由组合得到新的实施例,这些新的实施例同样在本申请实施例的保护范围内。
在本申请所提供的实施例中,还应该理解到,所显示或讨论的相互之间的连接可以是通过一些接口直接或间接连接,可以是电性的。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
在本文中,多个是指两个或两个以上。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种电源钳位电路,其特征在于,包括:
控制模块,被配置为响应于不同的控制信号输出不同大小的电流;
RC电路,所述RC电路的电阻被配置为与所述控制模块的电流输出端连接,所述RC电路的电容接地;
反相器,被配置为输入端与所述RC电路的输出端连接;所述RC电路的输出端位于所述RC电路的电阻和电容之间;
第一开关,被配置为第一端与电源电压VDD连接,第二端接地,控制端与所述反相器的输出端连接,且所述第一开关响应于所述反相器输出高电平信号而导通。
2.如权利要求1所述的电源钳位电路,其特征在于,所述控制模块包括:
多个第一调控电路,每个所述第一调控电路包括串联于所述VDD与所述RC电路之间的第二开关和第三开关;
其中,所述第二开关的控制端与所述反相器的输出端连接,且所述第二开关响应于所述反相器输出低电平信号而导通;所述第三开关的控制端被配置为接入所述控制信号,以响应于所述控制信号导通或关断。
3.如权利要求2所述的电源钳位电路,其特征在于,在所述多个第一调控电路的至少部分第一调控电路中,在所述VDD与所述RC电路之间还串联有电阻元件。
4.如权利要求1所述的电源钳位电路,其特征在于,所述控制模块包括:
多个第二调控电路,每个所述第二调控电路的第一端被配置为与所述VDD连接;
第一多路选通器,输入端分别与每一个所述第二调控电路的第二端连接,输出端与所述RC电路连接,控制端被配置为接入所述控制信号;
其中,各所述第二调控电路所具有的电阻不同。
5.如权利要求4所述的电源钳位电路,其特征在于,每个所述第二调控电路均包括第四开关;
所述第四开关的控制端与所述反相器的输出端连接,且所述第四开关响应于所述反相器输出低电平信号而导通。
6.如权利要求5所述的电源钳位电路,其特征在于,在所述多个第二调控电路的至少部分第二调控电路中,还包括电阻元件,且所述电阻元件与所述第四开关串联。
7.如权利要求3或6所述的电源钳位电路,其特征在于,所述电阻元件为PMOS管;所述PMOS管的栅极与所述反相器的输出端连接。
8.如权利要求1-7任一项所述的电源钳位电路,其特征在于,所述反相器为多个,多个所述反相器分别布置于多个第一控制电路中;
各所述第一控制电路包括第五开关,各所述第一控制电路中的所述反相器与所述第五开关串联于所述RC电路的输出端与所述第一开关的控制端之间;
其中:各所述第一控制电路中的所述反相器数量不同,且所述第五开关的控制端被配置为接入所述控制信号,以响应于所述控制信号导通或关断。
9.如权利要求1-7任一项所述的电源钳位电路,其特征在于,所述反相器为多个,多个所述反相器分别布置于多个第二控制电路中;
所述电源钳位电路还包括第二多路选通器,所述第二多路选通器的输出端与所述第一开关的控制端连接,所述第二多路选通器的控制端被配置为接入所述控制信号;
各所述第二控制电路中的所述反相器串联于所述RC电路的输出端与所述第二多路选通器的输入端之间,且各所述第二控制电路中的所述反相器数量不同。
10.一种芯片,其特征在于,包括如权利要求1-9任一项所述的电源钳位电路。
11.一种电子设备,其特征在于,包括如权利要求10所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321368980.1U CN220382934U (zh) | 2023-05-31 | 2023-05-31 | 电源钳位电路、芯片及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321368980.1U CN220382934U (zh) | 2023-05-31 | 2023-05-31 | 电源钳位电路、芯片及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220382934U true CN220382934U (zh) | 2024-01-23 |
Family
ID=89573168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321368980.1U Active CN220382934U (zh) | 2023-05-31 | 2023-05-31 | 电源钳位电路、芯片及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220382934U (zh) |
-
2023
- 2023-05-31 CN CN202321368980.1U patent/CN220382934U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7312626B2 (en) | CMOS circuits with reduced crowbar current | |
KR950009087B1 (ko) | 반도체 집적회로의 출력회로 | |
US6181173B1 (en) | Power-on reset circuit | |
US11533048B1 (en) | Delay circuit | |
KR20190024663A (ko) | 글리치 방지 입력/출력 회로 | |
CN111884632B (zh) | 集成电路系统、缓冲器电路及其方法 | |
CN112240946A (zh) | 一种低触发电压的esd和浪涌协同保护电路 | |
TWI836388B (zh) | 靜電放電鉗位器 | |
CN101383507A (zh) | 一种静电放电防护电路 | |
CN220382934U (zh) | 电源钳位电路、芯片及电子设备 | |
US4291247A (en) | Multistage logic circuit arrangement | |
TW201607198A (zh) | 靜電放電防護電路及具有此電路的電壓調節器晶片 | |
CN101938118B (zh) | 具有多重电源区域集成电路的静电放电防护电路 | |
CN102315633B (zh) | 静电防护电路 | |
CN106292827B (zh) | 一种电压产生装置及半导体芯片 | |
CN112217178A (zh) | 反向输入保护电路、集成电路芯片和稳压电源 | |
CN209897021U (zh) | 一种用于减少数字信号上升时间的电路结构 | |
CN112702050B (zh) | 集成电路芯片和电子装置 | |
WO2021248501A1 (zh) | 静电泄放保护电路及具有静电泄放保护电路的芯片 | |
US10050434B1 (en) | Device and method for inrush current control | |
EP1341307A1 (en) | Logic circuit with compensation for the effects of process, voltage, and temperature variations | |
CN219420747U (zh) | 一种迟滞电路、上电复位电路及闪速存储器 | |
JP2798602B2 (ja) | 出力インタフェース回路 | |
US20230176095A1 (en) | Glitch free brown out detector | |
CN117459042B (zh) | 功率开关芯片、对其输出端状态检测的方法及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |