CN219352024U - 电子部件 - Google Patents
电子部件 Download PDFInfo
- Publication number
- CN219352024U CN219352024U CN202190000557.9U CN202190000557U CN219352024U CN 219352024 U CN219352024 U CN 219352024U CN 202190000557 U CN202190000557 U CN 202190000557U CN 219352024 U CN219352024 U CN 219352024U
- Authority
- CN
- China
- Prior art keywords
- electronic component
- electrode
- cover layer
- line segment
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本实用新型提供即使应力集中于电极,也能够防止电极从电子部件主体的表面剥离,并防止电极破裂的电子部件。本实用新型的电子部件是具备形成在电子部件主体的表面的电极和在上述电极的外周的至少一部分横跨上述电极(20)的外周与上述电子部件主体的表面的分界线形成的绝缘性的覆盖层的电子部件,其特征在于,在从形成上述电极的一侧俯视上述电子部件主体时,上述电极具有由作为上述电极(20)的外周的一部分的两个线段形成的角部,形成在上述角部的上述覆盖层的厚度比形成在上述角部以外的上述覆盖层的厚度厚。
Description
技术领域
本实用新型涉及电子部件以及电子部件的制造方法。
背景技术
作为安装在安装基板上的层叠陶瓷电子部件的一个例子,已知有具有沿着包含层叠的多个陶瓷层的部件主体的主面设置了外部端子电极的构造的多层陶瓷基板。
例如,在专利文献1公开了一种层叠陶瓷电子部件,是安装在安装基板上的层叠陶瓷电子部件,并具备:部件主体,具备层叠的多个陶瓷层;内部导体,设置在上述部件主体的内部;以及外部端子电极,设置在向上述陶瓷层延伸的方向延伸的上述部件主体的第一主面上,并用于与上述安装基板电连接,上述外部端子电极是通过烧结导电性膏体得到的电极,并且具有在上述第一主面露出的露出部、在其周边部的至少一部分延伸为埋入上述部件主体的内部的埋设部,上述层叠陶瓷电子部件的特征在于,在覆盖上述埋设部,且在上述第一主面露出的覆盖陶瓷层(绝缘性的覆盖层)、和构成上述覆盖陶瓷层以外的上述部件主体的基材陶瓷层中,陶瓷的组成不同。
专利文献1:日本特开2012-164784号公报。
专利文献1所记载的层叠陶瓷电子部件中的外部端子电极具有角部。角部是应力容易集中的形状。若应力集中在角部,则电极容易从安装基板剥离,或者角部的电极容易破裂。
另外,根据电极的配置而有应力集中在角部以外的部分的情况,即使在这样的情况下电极也容易从安装基板剥离,或者电极也容易破裂。
在专利文献1所记载的层叠陶瓷电子部件中,根据上述的点不能够说外部端子电极具有足够的强度。
实用新型内容
本实用新型是为了解决上述问题而完成的发明,本实用新型的目的在于提供即使应力集中于电极,也能够防止电极从电子部件主体的表面剥离,并能够防止电极破裂的电子部件。
本实用新型的电子部件是具备形成在电子部件主体的表面的电极和在上述电极的外周的至少一部分横跨上述电极的外周与上述电子部件主体的表面的分界线形成的绝缘性的覆盖层的电子部件,其特征在于,在从形成上述电极的一侧俯视上述电子部件主体时,上述电极具有由作为上述电极的外周的一部分的两个线段形成的角部,在至少一个上述角部形成的上述覆盖层的至少一部分的厚度比形成在上述角部以外的上述覆盖层的厚度厚。
本实用新型的电子部件是具备形成在电子部件主体的表面的电极和在上述电极的外周的至少一部分横跨上述电极的外周与上述电子部件主体的表面的分界线形成的绝缘性的覆盖层的电子部件,其特征在于,在从形成上述电极的一侧俯视上述电子部件主体时,上述电极具有由作为上述电极的外周的一部分的两个线段形成的角部,在形成在上述角部以外的上述覆盖层,上述覆盖层的至少一部分的厚度比其它部分的厚度厚。
本实用新型的电子部件的制造方法是包含:在电子部件主体的表面形成电极的电极形成工序;以及横跨上述电极的外周与上述电子部件主体的表面的分界线形成绝缘性的覆盖层的覆盖层形成工序的电子部件的制造方法,其特征在于,在上述电极形成工序中,将上述电极形成为在上述电极的外周的至少一部分形成由两个线段构成的角部,在上述覆盖层形成工序中,在沿着形成上述角部的一个上述线段形成了上述覆盖层之后,沿着另一个上述线段形成上述覆盖层。
本实用新型的电子部件是形成了即使应力集中于电极,也能够防止电极从电子部件主体的表面剥离且能够防止电极破裂的电极的电子部件。
另外,在本实用新型的电子部件的制造方法中,能够制造具有即使应力集中于电极,也能够防止电极从电子部件主体的表面剥离且能够防止电极破裂的电极的电子部件。
附图说明
图1A是示意地表示本实用新型的第一实施方式的电子部件的一个例子的俯视图。
图1B是图1A的A-A线剖视图。
图1C是图1A的B-B线剖视图。
图1D是图1A的C-C线剖视图。
图2A是示意地表示本实用新型的第一实施方式的电子部件的制造方法中的电极形成工序的工序图。
图2B是图2A的D-D线剖视图。
图3A是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,配置第一次的金属掩模的一个例子的工序图。
图3B是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,形成第一次的覆盖层的一个例子的工序图。
图3C是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,第一次的覆盖层形成后的状态的一个例子的工序图。
图4A是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,配置第二次的金属掩模的一个例子的工序图。
图4B是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,形成第二次的覆盖层的一个例子的工序图。
图4C是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,第二次的覆盖层形成后的状态的一个例子的工序图。
图5A是示意地表示本实用新型的第一实施方式的电子部件的制造方法中的冲压工序的冲压前的状态的剖视图。
图5B是示意地表示本实用新型的第一实施方式的电子部件的制造方法中的冲压工序的冲压后的状态的剖视图。
图6A是示意地表示本实用新型的第一实施方式的电子部件的其它的一个例子的俯视图。
图6B是图6A的E-E线剖视图。
图7A是示意地表示本实用新型的第一实施方式的电子部件的其它的一个例子的俯视图。
图7B是图7A的F-F线剖视图。
图8A是示意地表示本实用新型的第一实施方式的电子部件的其它的一个例子的俯视图。
图8B是图8A的G-G线剖视图。
图9是示意地表示制造图8A以及图8B的电子部件时的电极形成工序的工序图。
图10A是示意地表示在制造图8A以及图8B的电子部件时的覆盖层形成工序中形成第一次的覆盖层的样子的工序图。
图10B是示意地表示在制造图8A以及图8B的电子部件时的覆盖层形成工序中形成第二次的覆盖层的样子的工序图。
图11A是示意地表示在电极的角部带有R的本实用新型的第一实施方式的电子部件的一个例子的俯视图。
图11B是示意地表示在电极的角部带有R的本实用新型的第一实施方式的电子部件的其它的一个例子的俯视图。
图12是示意地表示具有多个电极的本实用新型的第一实施方式的电子部件的一个例子的俯视图。
图13是示意地表示本实用新型的第二实施方式的电子部件的一个例子的俯视图。
图14是示意地表示本实用新型的第三实施方式的电子部件的一个例子的俯视图。
图15是示意地表示本实用新型的第四实施方式的电子部件的一个例子的俯视图。
图16A是示意地表示本实用新型的第五实施方式的电子部件的一个例子的俯视图。
图16B是图16A的H-H线剖视图。
图16C是图16A的I-I线剖视图。
图17A是示意地表示本实用新型的第六实施方式的电子部件的一个例子的俯视图。
图17B是图17A的J-J线剖视图。
图17C是图17A的K-K线剖视图。
具体实施方式
以下,对本实用新型的电子部件以及电子部件的制造方法进行说明。
然而,本实用新型并不限定于以下的结构,能够在不变更本实用新型的主旨的范围内适当地变更进行应用。此外,组合了两个以上在以下记载的本实用新型的各个优选的结构后的结构也为本实用新型。
以下所示的各实施方式为例示,当然能够进行不同的实施方式所示的结构的部分的置换或者组合。在第二实施方式以后,省略对与第一实施方式相同的事项的记述,仅对不同点进行说明。特别是,并不在每个实施方式依次提及相同的结构所带来的相同的作用效果。
在以下的说明中,在并不特别区分各实施方式的情况下,仅称为“本实用新型的电子部件”。
[第一实施方式]
图1A是示意地表示本实用新型的第一实施方式的电子部件的一个例子的俯视图。
图1B是图1A的A-A线剖视图。
图1C是图1A的B-B线剖视图。
图1D是图1A的C-C线剖视图。
图1A所示的电子部件1具备形成在电子部件主体10的表面11上的电极20和横跨电极20的外周与电子部件主体10的表面11的分界线形成的绝缘性的覆盖层40。
另外,在从形成电极20的一侧俯视电子部件主体10时,电极20的形状为将第一线段21、与第一线段21平行的第二线段22、与第一线段21垂直的第三线段23以及与第三线段23平行的第四线段24作为外周的矩形。
电极20具有由第一线段21和第三线段23形成的第一角部25、由第二线段22和第三线段23形成的第二角部26、由第二线段22和第四线段24形成的第三角部27以及由第四线段24和第一线段21形成的第四角部28。
并且,如图1B以及图1C所示,在电子部件主体10的表面11形成有配置了电极20的孔部12。
孔部12由与孔部12的外周连接的第一底部12a、与第一底部12a连接且位于第一底部12a的内侧的第二底部12b以及与第二底部12b连接且位于第二底部12b的内侧的第三底部12c构成。
第一底部12a比第二底部12b浅,第三底部12c比第一底部12a深且比第二底部12b浅。
另外,在图1B以及图1C中,第一底部12a与第二底部12b形成阶梯差,第二底部12b与第三底部12c形成阶梯差。
换句话说,配置了电极20的孔部12的外周与中央部分相比厚度方向上的深度更深。
如图1B以及图1C所示,电极20覆盖第二底部12b以及第三底部12c。另外,位于第三底部12c之上的电极20向上方凸出。
如图1B以及图1C所示,覆盖层40覆盖位于第一底部12a以及第二底部12b的上方的电极20。
并且,在各角部形成的覆盖层40的厚度T1比形成在各角部以外的覆盖层40的厚度T2厚。
另外,如图1B以及图1C所示,覆盖层40埋设于电子部件主体10,其表面位于与电子部件主体10的表面11相同的高度。
若覆盖层40埋设于电子部件主体10,则电极20进一步埋设在覆盖层40之下。若为这样的构造,则例如即使对电子部件主体10施加了落下冲击或者制造时的操作所带来的冲击,电极20与其它的物体直接接触的可能性也较低,所以能够更可靠地防止电极20从电子部件主体10的表面11的剥离。
如图1D所示,未被覆盖层40覆盖的电极20的表面位于与电子部件主体10的表面11相同的高度。
另外,如图1D所示,覆盖层40埋设于电子部件主体10,其表面位于与电子部件主体10的表面11相同的高度。
在这样的电子部件1中,形成于各角部的覆盖层40的厚度T1比形成于各角部以外的覆盖层40的厚度T2厚,所以即使在各角部产生应力,也能够防止各角部的电极20从电子部件主体10的表面11剥离或电极20破裂。另外,覆盖层40的固定强度提高。
此外,也可以在电子部件1配置有内部电极。
接下来,对本实用新型的第一实施方式的电子部件的制造方法进行说明。
本实用新型的第一实施方式的电子部件的制造方法包含(1)电极形成工序、(2)覆盖层形成工序、(3)冲压工序以及(4)烧制工序。
(1)电极形成工序
图2A是示意地表示本实用新型的第一实施方式的电子部件的制造方法中的电极形成工序的工序图。
图2B是图2A的D-D线剖视图。
如图2A以及图2B所示,在电极形成工序中,通过在陶瓷层10a的表面11涂覆导电性膏体并进行干燥,在陶瓷层10a的表面形成未烧制电极20a。
在电极形成工序中,也可以在形成未烧制电极20a之前,在陶瓷层10a开孔,并填充导电性膏体,形成与未烧制电极20a连接的通孔等。
如图2A所示,形成的未烧制电极20a成为将第一线段21、与第一线段21平行的第二线段22、与第一线段21垂直的第三线段23以及与第三线段23平行的第四线段24作为外周的俯视矩形的形状。
由第一线段21和第三线段23形成的角部是第一角部25,由第二线段22和第三线段23形成的角部是第二角部26,由第二线段22和第四线段24形成的角部是第三角部27,由第四线段24和第一线段21形成的角部是第四角部28。
第一角部25、第二角部26、第三角部27以及第四角部28成为上述矩形的四角。
陶瓷层10a也可以是陶瓷生片,陶瓷生片例如能够通过在载体膜上对陶瓷浆料应用刮刀法等来成形。
在陶瓷浆料例如可以包含有陶瓷粉末、粘合剂以及增塑剂等。作为陶瓷材料,例如能够使用低温烧结陶瓷(LTCC)材料。低温烧结陶瓷材料是指能够在1000℃以下的温度进行烧结,且能够与比电阻较小的Au、Ag、Cu等同时烧制的陶瓷材料。具体而言,作为低温烧结陶瓷材料,能够列举在氧化铝、氧化锆、氧化镁、镁橄榄石等陶瓷粉末混合硼硅酸系玻璃而成的玻璃复合系低温烧结陶瓷材料、使用了ZnO-MgO-Al2O3-SiO2系的结晶化玻璃的结晶化玻璃系低温烧结陶瓷材料、使用了BaO-Al2O3-SiO2系陶瓷粉末或者Al2O3-CaO-SiO2-MgO-B2O3系陶瓷粉末等的非玻璃系低温烧结陶瓷材料等。
优选陶瓷生片的厚度例如在5μm以上且在100μm以下。
作为导电性膏体,并不特别限定,但例如可以包含导电性金属粉末、粘合剂以及增塑剂等。也可以在导电性膏体添加有收缩率调整用的共基体(陶瓷粉末)。作为导电性膏体所包含的导电性金属材料,例如能够使用将Ag、Ag-Pt合金、Ag-Pd合金、Cu、Ni、Pt、Pd、W、Mo以及Au的至少一种作为主成分的金属等。这些导电性金属材料中Ag、Ag-Pt合金、Ag-Pd合金以及Cu的比电阻较小,所以特别在面向高频的导体图案中能够更优选地使用。
导电性膏体既可以包含玻璃成分,也可以不包含玻璃成分。
在导电性膏体包含玻璃成分的情况下,能够使经由后面的工序形成的电极与电子部件主体的烧结性提高。
另一方面,在导电性膏体不包含玻璃成分的情况下,导电性膏体所包含的金属的纯度提高,形成的电极所包含的金属的纯度也提高。因此,能够降低电极的电阻值。
通过调整导电性膏体所包含的玻璃成分的比例,能够得到具有所希望的电特性、构造的电极。
(2)覆盖层形成工序
在覆盖层形成工序中,横跨未烧制电极20a的外周与陶瓷层10a的表面11的分界线分为两次形成绝缘性的覆盖层40。
另外,在形成覆盖层40的情况下,能够使用丝网印刷法。
在通过丝网印刷法形成覆盖层40的情况下,通过移动印刷刮板来形成覆盖层40。
首先,使用附图对形成第一次的覆盖层的工序进行说明。
图3A是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,配置第一次的金属掩模的一个例子的工序图。
图3B是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,形成第一次的覆盖层的一个例子的工序图。
图3C是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,第一次的覆盖层形成后的状态的一个例子的工序图。
如图3A所示,利用沿着第一线段21以及第二线段22形成开口部31,且露出未烧制电极20a以及陶瓷层10a的边界的金属掩模30覆盖未烧制电极20a以及陶瓷层10a。
接下来,如图3B所示,沿着第一线段21以及第二线段22,向箭头的方向移动印刷刮板形成覆盖层40。由此如图3C所示,在第一线段21以及第二线段22之上形成覆盖层40。
接下来,使用附图对形成第二次的覆盖层的工序进行说明。
图4A是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,配置第二次的金属掩模的一个例子的工序图。
图4B是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,形成第二次的覆盖层的一个例子的工序图。
图4C是示意地表示在本实用新型的第一实施方式的电子部件的制造方法中的覆盖层形成工序中,第二次的覆盖层形成后的状态的一个例子的工序图。
如图4A所示,利用沿着第三线段23以及第四线段24形成开口部31,且露出未烧制电极20a以及陶瓷层10a的边界的金属掩模30覆盖未烧制电极20a以及陶瓷层10a。即,使金属掩模30旋转90°,并利用金属掩模30覆盖未烧制电极20a以及陶瓷层10a。
接下来,如图4B所示,沿着第三线段23以及第四线段24,向箭头的方向移动印刷刮板形成覆盖层40。由此,如图4C所示,在第三线段23以及第四线段24之上形成覆盖层40。
此外,在上述覆盖层形成工序的说明中,在形成第二次的覆盖层时,使金属掩模旋转。但是,在本实用新型的第一实施方式的电子部件的制造方法中,也可以不使金属掩模旋转,而使未烧制电极以及陶瓷层旋转。
另外,在本实用新型的第一实施方式的电子部件的制造方法中,也可以准备形成第一次的覆盖层的金属掩模以及形成第二次的覆盖层的金属掩模两种金属掩模,并使用各个金属掩模形成覆盖层。此时,也可以使用开口部的形状不同的金属掩模。
在通过丝网印刷法形成覆盖层的情况下,若印刷刮板以大致正交的方式通过金属掩模30的开口部31的边缘,则在该位置,产生印刷渗出,不容易成为具有足够的尺寸精度的电极。但是,在本实用新型的第一实施方式的电子部件的制造方法中,印刷刮板不以与金属掩模的开口部31的边缘大致正交的方式通过,而沿着金属掩模的开口部31的边缘通过,所以不容易产生印刷渗出。因此,能够制造具有足够的尺寸精度的电极20。
并且,在本实用新型的第一实施方式的电子部件的制造方法中,沿着第一线段21以及第二线段22同时形成覆盖层40,其后,沿着第三线段23以及第四线段24同时形成覆盖层40,所以能够仅通过进行两次形成覆盖层的操作,在未烧制电极20a的周围形成覆盖层40。
另外,若像这样形成覆盖层40,则形成在第一角部25、第二角部26、第三角部27以及第四角部28的覆盖层40的厚度比形成在各角部以外的覆盖层40的厚度厚。
因此,在经由后述的烧制工序得到的电子部件中,即使在各角部产生应力,也能够防止各角部的电极20从电子部件主体10的表面11剥离,或者电极20破裂。另外,覆盖层40的固定强度提高。
覆盖层40的材料并不特别限定,但能够通过使在上述陶瓷浆料用的陶瓷粉末适量添加氧化铝(Al2O3)粉末并混合得到的混合原料粉末在有机载体中分散、混炼,制成覆盖层用的陶瓷膏体。
有机载体是混合了粘合剂和溶剂的载体,粘合剂、溶剂的种类及它们的配合比例并不特别限定。作为有机载体,例如能够使用使丙烯酸树脂、醇酸树脂、丁醛树脂、乙基纤维素溶解于萜品醇、异丙醇、丁基卡必醇、丁基卡必醇乙酸酯等醇类的载体。另外,也可以根据需要添加各种分散剂、增塑剂、活性剂。
(3)冲压工序
图5A是示意地表示本实用新型的第一实施方式的电子部件的制造方法中的冲压工序的冲压前的状态的剖视图。
图5B是示意地表示本实用新型的第一实施方式的电子部件的制造方法中的冲压工序的冲压后的状态的剖视图。
接下来,如图5A所示,在印刷了内部电极51的下层陶瓷层50之上层叠印刷了未烧制电极20a的陶瓷层10a,之后如图5B所示进行冲压加工。由此,未烧制电极20a以及覆盖层40被压入陶瓷层10a的内部。
由于未烧制电极20a陷入陶瓷层10a,而形成由第一底部12a、第二底部12b以及第三底部12c构成的孔部12。
其后,也可以将该层叠体切割为规定的形状进行芯片化。此时,也可以利用滚筒加工进行芯片的倒角。
(4)烧制工序
其后,能够通过在规定的条件下烧制层叠体,使陶瓷层10a为电子部件主体10,并使未烧制电极20a为电极20,从而制造本实用新型的第一实施方式的电子部件1。
此外,虽然形成在第一角部25、第二角部26、第三角部27以及第四角部28的覆盖层40为双层,但通过烧制,覆盖层40的层一体化而边界消失。
此外,其后也可以对形成在电子部件的电极进行电镀加工。通过对电极实施电镀加工,能够使电极与安装部件容易接触。
接下来,对本实用新型的第一实施方式的电子部件的其它的方式进行说明。
图6A是示意地表示本实用新型的第一实施方式的电子部件的其它的一个例子的俯视图。
图6B是图6A的E-E线剖视图。
图6A以及图6B所记载的本实用新型的第一实施方式的电子部件101除了孔部112的形状如以下那样不同且内部电极配置于电极的正下以外,是与上述本实用新型的第一实施方式的电子部件1相同的结构。
如图6B所示,在电子部件主体10的表面11形成有孔部112。
孔部112由与孔部112的外周连接的第一底部112a、与第一底部112a连接且位于第一底部112a的内侧的第二底部112b以及与第二底部112b连接且位于第二底部112b的内侧的第三底部112c构成。
第一底部112a比第二底部112b浅,第三底部112c比第一底部112a深且比第二底部112b浅。
另外,在图6B中,第一底部112a与第二底部112b形成阶梯差,第二底部112b与第三底部112c通过倾斜部113连接。
另外,在电子部件101中,在电极20的正下配置内部电极51。
在制造电子部件101时的冲压工序中由于内部电极位于正下而冲压压力集中,而容易形成倾斜部113。另外,在烧制时容易通过陶瓷层的玻璃成分进行流动来形成倾斜部113。
此外,玻璃成分是在制造本实用新型的电子部件时使用的陶瓷层以及覆盖层所包含的成分。
接下来,对本实用新型的第一实施方式的其它的电子部件进行说明。
图7A是示意地表示本实用新型的第一实施方式的电子部件的其它的一个例子的俯视图。
图7B是图7A的F-F线剖视图。
图7A以及图7B所记载的本实用新型的第一实施方式的电子部件101′除了电子部件主体10的表面11以及孔部112′的形状如以下那样不同且在电极的正下配置内部电极以外,是与上述本实用新型的第一实施方式的电子部件101相同的结构。
如图7B所示,在电子部件主体10的表面11形成有孔部112′。另外,在孔部112′的周围形成有电子部件主体10的表面11隆起的隆起部111a′。
孔部112′由与孔部112′的外周连接的第一底部112a′、与第一底部112a′连接且位于第一底部112a′的内侧的第二底部112b′、以及与第二底部112b′连接且位于第二底部112b′的内侧的第三底部112c′构成。
第一底部112a′比第二底部112b′浅,第三底部112c′比第一底部112a′深且比第二底部112b′浅。
另外,在图7B中,第一底部112a′与第二底部112b′形成阶梯差,第二底部112b′与第三底部112c′通过倾斜部113′连接。
另外,在电子部件101′中,在电极20的正下配置内部电极51。
如图7B所示,覆盖层40的表面的高度与隆起部111a′的顶点的位置一致。换句话说,覆盖层40与电子部件主体10的表面11相比突出。
在制造电子部件201时的冲压工序中,通过减小冲压压力形成这样的隆起部111a′。
接下来,对本实用新型的第一实施方式的其它的电子部件进行说明。
图8A是示意地表示本实用新型的第一实施方式的电子部件的其它的一个例子的俯视图。
图8B是图8A的G-G线剖视图。
图8A以及图8B所记载的本实用新型的第一实施方式的电子部件201除了孔部212的形状如以下那样不同以外,是与上述本实用新型的第一实施方式的电子部件1相同的结构。
如图8B所示,在电子部件主体10的表面11形成有孔部212。
孔部212由与孔部212的外周连接的第一倾斜部213a、与第一倾斜部213a的内侧连接的第一底部212a、与第一底部212a的内侧连接的第二倾斜部213b以及与第二倾斜部的内侧连接的第二底部212b构成。
第一底部212a比第二底部212b深。
覆盖层40与第一倾斜部213a的表面接触。
覆盖层40与第一底部212a的外侧表面接触,电极20与第一底部212a的内侧表面接触。
电极20与第二倾斜部213b的表面以及第二底部212b的表面接触。
另外,电极20的周边逐渐变薄。
能够通过在电极形成工序以及覆盖层形成工序中,如以下那样形成未烧制电极以及覆盖层来制成这样的电子部件201。
图9是示意地表示制造图8A以及图8B的电子部件时的电极形成工序的工序图。
在制造电子部件201的情况下,如图9所示,在电极形成工序中,通过在陶瓷层10a的表面11涂覆导电性膏体并进行干燥,在陶瓷层10a的表面形成未烧制电极20a。此时,通过调整导电性膏体的组成控制粘度等,能够使未烧制电极20a的周边逐渐变薄。
接下来,横跨未烧制电极20a的外周与陶瓷层10a的表面11的分界线分为两次如以下那样形成绝缘性的覆盖层40。
图10A是示意地表示在制造图8A以及图8B的电子部件时的覆盖层形成工序中形成第一次的覆盖层的样子的工序图。
图10B是示意地表示在制造图8A以及图8B的电子部件时的覆盖层形成工序中形成第二次的覆盖层的样子的工序图。
首先,使用附图对形成第一次的覆盖层的工序进行说明。
如图10A所示,在形成第一次的覆盖层的工序中,从第一角部25朝向第四角部28沿着第一线段21形成第一覆盖层41。此时,通过调整第一覆盖层41的组成来调整粘度等能够使第一覆盖层41的周边逐渐变薄。
同时,也从第二角部(未图示)朝向第三角部(未图示)同样地形成第一覆盖层41。
接下来,使用附图对形成第二次的覆盖层的工序进行说明。
如图10B所示,在形成第二次的覆盖层的工序中,从第二角部(未图示)朝向第一角部25以及从第三角部(未图示)朝向第四角部28形成第二覆盖层42。此时,通过调整第二覆盖层42的组成来调整粘度等能够使第二覆盖层42的周边逐渐变薄。
若在像这样形成未烧制电极20a以及覆盖层40之后,进行冲压工序,则根据未烧制电极20a以及覆盖层40的厚度,未烧制电极20a以及覆盖层40陷入陶瓷层10a。
其后,经过烧制工序,能够形成图8A以及图8B所示的电子部件201。
(其它的方式)
在上述电子部件1中,电极20的形状为矩形,但在本实用新型的电子部件中,电极只要具有由作为电极的外周的一部的两个线段形成的角部,则可以是任何的形状。
另外,优选角部的角度超过0度,且在90度以下。
此外,在本实用新型的电子部件中,也可以在电极的角部带有R。使用附图对这样的方式进行说明。
图11A是示意地表示在电极的角部带有R的本实用新型的第一实施方式的电子部件的一个例子的俯视图。
图11B是示意地表示在电极的角部带有R的本实用新型的第一实施方式的电子部件的其它的一个例子的俯视图。
图11A所示的电子部件301除了电极20′的第一角部25′、第二角部26′、第三角部27′以及第四角部28′带有R以外,是与图1A所示的电子部件1相同的结构。
通过在各角部带有R,能够防止在各角部集中应力,所以能够防止各角部破裂。
图11B所示的电子部件302除了在电极20′的第一角部25′、第二角部26′、第三角部27′以及第四角部28′带有R,且覆盖层40′沿着带有R的各角部形成以外,是与电子部件1相同的结构。
如上述那样,通过在各角部带有R,能够防止应力集中在各角部,所以能够防止各角部破裂。另外,由于覆盖层40′沿着带有R的各角部形成,所以能够进一步防止应力的集中。
作为这样的覆盖层40′的形成方法并不特别限定,但例如能够通过控制金属掩模的形状来形成。
另外,在图1A所示的电子部件1中,沿着电极20的四边形成覆盖层40,但在本实用新型的电子部件中,只要沿着形成电极的角部的两边以上形成覆盖层即可。
并且,本实用新型的第一实施方式的电子部件也可以具有多个电极。使用附图对这样的方式进行说明。
图12是示意地表示具有多个电极的本实用新型的第一实施方式的电子部件的一个例子的俯视图。
图12所示的电子部件401具有九个电极420。九个电极420在纵向排列三列,在横向排列三列。电极420的形状为正方形。
在本说明书中,为了方便,在图12中,从左侧开始依次将排列在上段的电极420记载为电极420a、电极420b以及电极420c。另外,从左侧开始依次将排列在中段的电极420记载为电极420d、电极420e以及电极420f。另外,从左侧开始依次将排列在下段的电极420记载为电极420g、电极420h以及电极420i。
在电极420a中,沿着形成右侧的外周的第一线段421a以及形成下侧的外周的第三线段423a形成覆盖层440。
另外,在电极420a中,通过第一线段421a以及第三线段423a形成的第一角部425a的覆盖层440的厚度比形成在其它的部分的覆盖层440的厚度厚。
在电极420b中,沿着形成右侧的外周的第一线段421b、形成左侧的外周的第二线段422b以及形成下侧的外周的第三线段423b形成覆盖层440。
另外,在电极420b中,由第一线段421b和第三线段423b形成的第一角部425b以及由第二线段422b和第三线段423b形成的第二角部426b的覆盖层440的厚度比形成在其它的部分的覆盖层440的厚度厚。
在电极420c中,沿着形成左侧的外周的第二线段422c以及形成下侧的外周的第三线段423c形成覆盖层440。
另外,在电极420c中,由第二线段422c和第三线段423c形成的第二角部426c的覆盖层440的厚度比形成在其它的部分的覆盖层440的厚度厚。
在电极420d中,沿着形成右侧的外周的第一线段421d、形成下侧的外周的第三线段423d以及形成上侧的外周的第四线段424d形成覆盖层440。
另外,在电极420d中,由第一线段421d和第三线段423d形成的第一角部425d、以及由第一线段421d和第四线段424d形成的第四角部428d的覆盖层440的厚度比形成在其它的部分的覆盖层440的厚度厚。
在电极420e中,在电极的外周未形成覆盖层。
在电极420f中,沿着形成左侧的外周的第二线段422f、形成下侧的外周的第三线段423f以及形成上侧的外周的第四线段424f形成覆盖层440。
另外,在电极420f中,由第二线段422f和第三线段423f形成的第二角部426f以及由第二线段422f和第四线段424f形成的第三角部427f的覆盖层440的厚度比形成在其它的部分的覆盖层440的厚度厚。
在电极420g中,沿着形成右侧的外周的第一线段421g以及形成上侧的外周的第四线段424g形成覆盖层440。
另外,在电极420g中,由第一线段421g和第四线段424g形成的第四角部428g的覆盖层440的厚度比形成在其它部分的覆盖层440的厚度厚。
在电极420h中,沿着形成右侧的外周的第一线段421h、形成左侧的外周的第二线段422h以及形成上侧的外周的第四线段424h形成覆盖层440。
另外,在电极420h中,由第一线段421h和第四线段424h形成的第四角部428h以及由第二线段422h和第四线段424h形成的第三角部427h的覆盖层440的厚度比形成在其它部分的覆盖层440的厚度厚。
在电极420i中,沿着形成左侧的外周的第二线段422i以及形成上侧的外周的第四线段424i形成覆盖层440。
另外,在电极420i中,由第二线段422i以及第四线段424i形成的第三角部427i的覆盖层440的厚度比形成在其它的部分的覆盖层440的厚度厚。
在图12所示的电子部件401中,形成覆盖层440的部分是应力容易集中的部分。
若如图12所示那样形成覆盖层440,则能够使应力在电子部件401整体分散,能够成为应力均匀的构造。由此电子部件401的机械强度提高。
此外,在电极420e的外周未形成有覆盖层。但是,由于电极420e配置在电子部件401的中央所以应力不容易集中。因此,即使未形成覆盖层,电极420e也不容易破裂。
[第二实施方式]
本实用新型的第二实施方式的电子部件除了沿着形成电极的角部的两个线段形成覆盖层,且覆盖层也形成在线段的延长线上,并且,沿着两个线段形成的覆盖层形成为在角部相互交叉以外是与上述第一实施方式的电子部件相同的结构。
使用附图对这样的电子部件进行说明。
图13是示意地表示本实用新型的第二实施方式的电子部件的一个例子的俯视图。
图13所示的电子部件501沿着第一线段21、第二线段22、第三线段23以及第四线段24形成覆盖层540,并且,在第一线段21的延长线21a、第二线段22的延长线22a、第三线段23的延长线23a以及第四线段24的延长线24a上也形成覆盖层540。
并且形成为覆盖层540在第一角部25、第二角部26、第三角部27以及第四角部28交叉。
电子部件501除了这些结构以外,是与上述电子部件1相同的结构。
在电子部件501中,覆盖层540与电子部件主体的表面11的紧贴面的面积增加,所以固定强度提高。
此外,能够通过控制金属掩模的形状来形成覆盖层540。
[第三实施方式]
本实用新型的第三实施方式的电子部件除了沿着形成电极的角部的两个线段形成覆盖层,在角部,沿着两个线段中的一个线段形成的覆盖层的仅一部分与沿着另一个线段形成的覆盖层重叠以外是与上述第一实施方式的电子部件相同的结构。
使用附图对这样的电子部件进行说明。
图14是示意地表示本实用新型的第三实施方式的电子部件的一个例子的俯视图。
图14所示的电子部件601沿着第一线段21以及第二线段22形成第一覆盖层641,沿着第三线段23以及第四线段24形成第二覆盖层642。
第一覆盖层641的长度比第二覆盖层642的长度长。
在第一角部25、第二角部26、第三角部27以及第四角部28中,第一覆盖层641的仅一部分与第二覆盖层642重叠。换句话说,在各角部在第一覆盖层641有不与第二覆盖层642重叠的部分。
电子部件601除了这些结构以外,是与上述电子部件1相同的结构。
在电子部件601中,覆盖层重叠的部分较小。因此,在制造电子部件601时的冲压加工中,在覆盖层重叠的部分集中地施加压力。因此,能够有效地使未烧制电极陷入陶瓷层。
其结果为,在制造出的电子部件601中,电极20不容易剥离。因此,在电极20中,对想要较强地加强的部分的加强效果更大。
此外,能够通过使用开口部的长度不同的两种金属掩模形成第一覆盖层641以及第二覆盖层642。
[第四实施方式]
本实用新型的第四实施方式的电子部件除了沿着形成电极的角部的两个线段形成覆盖层,沿着两个线段中的一个线段形成的覆盖层的宽度比沿着另一个线段形成的覆盖层的宽度宽以外是与上述第一实施方式的电子部件相同的结构。
使用附图对这样的电子部件进行说明。
图15是示意地表示本实用新型的第四实施方式的电子部件的一个例子的俯视图。
图15所示的电子部件701沿着第一线段21形成第一覆盖层741,并沿着第四线段24形成第二覆盖层742。另外,在第二线段22以及第三线段23未形成覆盖层。
第一覆盖层741的宽度W741比第二覆盖层742的宽度W742宽。
在电极20中,在第一线段21的部分为较强地施加应力的部分的情况下,通过使第一覆盖层741的宽度W741变宽,能够分散应力。
此外,能够通过使用开口部的宽度不同的两种金属掩模来形成第一覆盖层741以及第二覆盖层742。
[第五实施方式]
本实用新型的第五实施方式的电子部件除了沿着形成电极的角部的两个线段形成覆盖层,且沿着两个线段中的一个线段形成的覆盖层的厚度比沿着另一个线段形成的上述覆盖层的厚度厚以外是与上述第一实施方式的电子部件相同的结构。
使用附图对这样的电子部件进行说明。
图16A是示意地表示本实用新型的第五实施方式的电子部件的一个例子的俯视图。
图16B是图16A的H-H线剖视图。
图16C是图16A的I-I线剖视图。
图16所示的电子部件801沿着第一线段21形成第一覆盖层841,并沿着第四线段24形成第二覆盖层842。另外,在第二线段22以及第三线段23未形成覆盖层。
如图16B以及图16C所示,第一覆盖层841的厚度T841比第二覆盖层842的厚度T842厚。
在电极20中,在第一线段21的部分是较强地施加应力的部分的情况下,通过使第一覆盖层841的厚度T841变厚,能够分散应力。另外,由于形成在第四角部28的覆盖层的厚度更厚,所以能够进一步防止应力集中在第四角部28。
此外,能够通过调整形成第一覆盖层841以及第二覆盖层842时的覆盖层用的陶瓷膏体的量来控制第一覆盖层841以及第二覆盖层842的厚度。
[第六实施方式]
本实用新型的第六实施方式的电子部件是具备形成在电子部件主体的表面的电极和在电极的外周的至少一部分横跨电极的外周与电子部件主体的表面的分界线形成的绝缘性的覆盖层的电子部件,其特征在于,在从形成电极的一侧俯视电子部件主体时,电极具有由作为电极的外周的一部分的两个线段形成的角部,在形成在角部以外的覆盖层中,覆盖层的至少一部分的厚度比形成在其它的部分的覆盖层的厚度厚。
使用附图对这样的电子部件进行说明。
图17A是示意地表示本实用新型的第六实施方式的电子部件的一个例子的俯视图。
图17B是图17A的J-J线剖视图。
图17C是图17A的K-K线剖视图。
图17A所示的电子部件901具备形成在电子部件主体10的表面11的电极20和横跨电极20的外周与电子部件主体10的表面11的分界线形成的绝缘性的覆盖层940。
另外,在从形成电极20的一侧俯视电子部件主体10时,电极20的形状是将第一线段21、与第一线段21平行的第二线段22、与第一线段21垂直的第三线段23以及与第三线段23平行的第四线段24作为外周的矩形。
电极20具有由第一线段21和第三线段23形成的第一角部25、由第二线段22和第三线段23形成的第二角部26、由第二线段22和第四线段24形成的第三角部27以及由第四线段24和第一线段21形成的第四角部28。
在电子部件901中,覆盖层940具有厚层区域940a和薄层区域940b。
如图17A、图17B以及图17C所示,沿着第一线段21的全部以及第二线段22的一部分形成厚层区域940a。
如图17A、图17C所示,沿着第三线段23和第四线段的全部以及未形成厚层区域940a的第二线段22的一部分形成薄层区域940b。
另外,在第一角部25以及第四角部28形成的覆盖层940的厚度比形成在其它的部分的覆盖层940的厚度厚。
在电极20中,在部分地施加较强的应力的情况下,通过使该部分为厚层区域940a,能够分散应力。
此外,能够通过使用具有露出想要变厚的部分的开口部的金属掩模,使形成在想要变厚的部分的覆盖层40变厚来形成厚层区域940a。
附图标记说明
1、101、201、301、302、401、501、601、701、801、901…电子部件,10…电子部件主体,10a…陶瓷层,11…电子部件主体的表面,12、112、112′、212…孔部,12a、112a、112a′、212a…第一底部,12b、112b、112b′、212b…第二底部,12c、112c、112c′…第三底部,20、20′、420、420a、420b、420c、420d、420e、420f、420g、420h、420i…电极,20a…未烧制电极,21、421a、421b、421d、421g、421h…第一线段,21a…第一线段的延长线,22、422b、422c、422f、422h、422i…第二线段,22a…第二线段的延长线,23、423a、423b、423c、423d、423f…第三线段,23a…第三线段的延长线,24、424d、424f、424g、424h、424i…第四线段,24a…第四线段的延长线,25、25′、425a、425b、425d…第一角部,26、26′、426b、426c、426f…第二角部,27、27′、427f、427h、427i…第三角部,28、28′、428d、428g、428h…第四角部,30…金属掩模,31…开口部,40、40′、440、540、940…覆盖层,50…下层陶瓷层,51…内部电极,113、113′…倾斜部,111a′…隆起部,213a…第一倾斜部,213b…第二倾斜部,41、641、741、841…第一覆盖层,42、642、742、842…第二覆盖层,940a…厚层区域,940b…薄层区域。
Claims (15)
1.一种电子部件,具备形成在电子部件主体的表面的电极和绝缘性的覆盖层,上述绝缘性的覆盖层在上述电极的外周的至少一部分横跨上述电极的外周与上述电子部件主体的表面的分界线而形成,上述电子部件的特征在于,
在从形成上述电极的一侧俯视上述电子部件主体时,
上述电极具有由作为上述电极的外周的一部分的两个线段形成的角部,
在至少一个上述角部形成的上述覆盖层的至少一部分的厚度比形成在上述角部以外的上述覆盖层的厚度厚。
2.根据权利要求1所述的电子部件,其特征在于,
上述角部的角度超过0度且在90度以下。
3.根据权利要求1所述的电子部件,其特征在于,
沿着上述两个线段形成上述覆盖层。
4.根据权利要求2所述的电子部件,其特征在于,
沿着上述两个线段形成上述覆盖层。
5.根据权利要求3所述的电子部件,其特征在于,
上述覆盖层也形成在上述两个线段的延长线上,并且,沿着上述两个线段形成的上述覆盖层形成为在上述角部相互交叉。
6.根据权利要求3所述的电子部件,其特征在于,
在上述角部中,沿着上述两个线段中的一个线段形成的上述覆盖层的仅一部分与沿着另一个线段形成的上述覆盖层重叠。
7.根据权利要求3所述的电子部件,其特征在于,
沿着上述两个线段中的一个线段形成的上述覆盖层的宽度比沿着另一个线段形成的上述覆盖层的宽度宽。
8.根据权利要求4所述的电子部件,其特征在于,
沿着上述两个线段中的一个线段形成的上述覆盖层的宽度比沿着另一个线段形成的上述覆盖层的宽度宽。
9.根据权利要求5所述的电子部件,其特征在于,
沿着上述两个线段中的一个线段形成的上述覆盖层的宽度比沿着另一个线段形成的上述覆盖层的宽度宽。
10.根据权利要求6所述的电子部件,其特征在于,
沿着上述两个线段中的一个线段形成的上述覆盖层的宽度比沿着另一个线段形成的上述覆盖层的宽度宽。
11.根据权利要求3~10中任意一项所述的电子部件,其特征在于,
沿着上述两个线段中的一个线段形成的上述覆盖层的厚度比沿着另一个线段形成的上述覆盖层的厚度厚。
12.根据权利要求1~10中任意一项所述的电子部件,其特征在于,
上述电极的俯视形状为矩形,
形成在作为上述矩形的四角的上述角部的上述覆盖层的至少一部分的厚度比形成在上述角部以外的上述覆盖层的厚度厚。
13.根据权利要求11所述的电子部件,其特征在于,
上述电极的俯视形状为矩形,
形成在作为上述矩形的四角的上述角部的上述覆盖层的至少一部分的厚度比形成在上述角部以外的上述覆盖层的厚度厚。
14.根据权利要求1所述的电子部件,其特征在于,
上述覆盖层包含陶瓷。
15.一种电子部件,具备形成在电子部件主体的表面的电极和绝缘性的覆盖层,上述绝缘性的覆盖层在上述电极的外周的至少一部分横跨上述电极的外周与上述电子部件主体的表面的分界线而形成,上述电子部件的特征在于,
在从形成上述电极的一侧俯视上述电子部件主体时,
上述电极具有由作为上述电极的外周的一部分的两个线段形成的角部,
在形成在上述角部以外的上述覆盖层中,上述覆盖层的至少一部分的厚度比形成在其它部分的覆盖层的厚度厚。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020105360 | 2020-06-18 | ||
JP2020-105360 | 2020-06-18 | ||
PCT/JP2021/023210 WO2021256561A1 (ja) | 2020-06-18 | 2021-06-18 | 電子部品及び電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219352024U true CN219352024U (zh) | 2023-07-14 |
Family
ID=79268010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202190000557.9U Active CN219352024U (zh) | 2020-06-18 | 2021-06-18 | 电子部件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230119828A1 (zh) |
CN (1) | CN219352024U (zh) |
WO (1) | WO2021256561A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3347578B2 (ja) * | 1996-04-26 | 2002-11-20 | 京セラ株式会社 | 配線基板 |
JP2004343028A (ja) * | 2003-04-24 | 2004-12-02 | Kyocera Corp | 複合部材、複合積層部材、複合焼結部材及び複合焼結積層部材並びにその製造方法 |
JP2005286303A (ja) * | 2004-03-05 | 2005-10-13 | Matsushita Electric Ind Co Ltd | 積層セラミック基板およびその製造方法 |
JP2008210827A (ja) * | 2007-02-23 | 2008-09-11 | Nec Electronics Corp | 半導体装置および配線基板、ならびにそれらの製造方法 |
JP5708798B2 (ja) * | 2011-05-16 | 2015-04-30 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
-
2021
- 2021-06-18 CN CN202190000557.9U patent/CN219352024U/zh active Active
- 2021-06-18 WO PCT/JP2021/023210 patent/WO2021256561A1/ja active Application Filing
-
2022
- 2022-12-16 US US18/067,042 patent/US20230119828A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2021256561A1 (ja) | 2021-12-23 |
US20230119828A1 (en) | 2023-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7652213B2 (en) | Internal conductor connection structure and multilayer substrate | |
EP1829848A1 (en) | Method for producing metallized ceramic substrate | |
CN107851616A (zh) | 布线基板以及电子装置 | |
CN219352024U (zh) | 电子部件 | |
JP6819603B2 (ja) | 多層セラミック基板およびその製造方法 | |
JPH05218653A (ja) | セラミック多層回路基板 | |
US6217989B1 (en) | Conductive line features for enhanced reliability of multi-layer ceramic substrates | |
JP3426988B2 (ja) | 多数個取り配線基板 | |
US20210259104A1 (en) | Ceramic electronic component | |
JP3472492B2 (ja) | 多数個取り配線基板 | |
JP3251862B2 (ja) | セラミック多層基板の製造方法 | |
US20240153709A1 (en) | Ceramic electronic component | |
US9236845B2 (en) | Ceramic multilayer component | |
US20230113966A1 (en) | Electronic component and method for manufacturing electronic component | |
US9814137B2 (en) | Wiring board and method of manufacturing same | |
JP2005217099A (ja) | 多数個取り配線基板 | |
JP2000332378A (ja) | 配線基板の製造方法 | |
US20240194404A1 (en) | Electronic component | |
JP4172251B2 (ja) | チップ形電子部品 | |
JP5051513B2 (ja) | 多層セラミック集合基板の製造方法 | |
JP2002185136A (ja) | 多層セラミック基板の製造方法 | |
US20240153703A1 (en) | Electronic component | |
JP7438781B2 (ja) | 配線基板 | |
JP6818609B2 (ja) | 配線基体および撮像装置 | |
JPH0563373A (ja) | 電力用ハイブリツドicの構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |