CN219305333U - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN219305333U
CN219305333U CN202223161920.0U CN202223161920U CN219305333U CN 219305333 U CN219305333 U CN 219305333U CN 202223161920 U CN202223161920 U CN 202223161920U CN 219305333 U CN219305333 U CN 219305333U
Authority
CN
China
Prior art keywords
auxiliary electrode
display device
layer
line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202223161920.0U
Other languages
English (en)
Inventor
车眩枝
李海衍
印闰京
赵准永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219305333U publication Critical patent/CN219305333U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及一种显示设备。该显示设备包括：基底；第一显示元件，第一显示元件具有配置为发射第一颜色的光的第一发射区域；第一数据线和第二数据线，第一数据线和第二数据线在第一方向上延伸，并且与第一发射区域的至少一部分重叠；以及第一辅助电极和第二辅助电极，第一辅助电极和第二辅助电极与第一发射区域的至少一部分重叠，并且被施加驱动电压，其中，第一辅助电极和第二辅助电极的长度方向是第一方向，并且其中，第一数据线和第二数据线在第一辅助电极与第二辅助电极之间，第一辅助电极和第二辅助电极在与第一方向交叉的第二方向上彼此间隔开。

Description

显示设备
相关申请的交叉引用
本申请要求于2021年12月7日在韩国知识产权局提交的第10-2021-0174012号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含在本文中。
技术领域
一个或多个实施例的各方面涉及一种显示设备。
背景技术
显示设备可视地显示数据。显示设备被用作诸如移动电话的各种便携式电子装置的显示单元，并且也可以被用作诸如电视机的大型产品的显示单元。
显示设备包括多个像素，所述多个像素接收电信号并且发射光以向外部显示图像。每个像素包括显示元件。有机发光显示设备包括例如有机发光二极管。通常，有机发光显示设备包括在基底之上的薄膜晶体管和有机发光二极管，并且在有机发光二极管响应于数据信号发射光的同时操作。
最近，随着显示设备的用途已经变得更加多样化，已经尝试了用于改善显示设备的质量的各种设计。
在本背景技术部分中公开的以上信息仅用于增强对背景技术的理解，并且因此，在本背景技术部分中讨论的信息不一定构成现有技术。
实用新型内容
一个或多个实施例的各方面包括一种包括具有相对改善的平坦度的绝缘层的显示设备和一种制造显示设备的方法。
根据本公开的实施例的技术特性不限于上面提到的技术特性，并且根据本公开的描述，本领域普通技术人员将更清楚地理解未提到的其它技术特性。
附加方面将部分地在随后的描述中阐述，并且根据所述描述将部分地是显而易见的，或者可以通过实践本公开的所呈现的实施例来获知。
根据一个或多个实施例，一种显示设备包括：基底；第一显示元件，所述第一显示元件具有发射第一颜色的光的第一发射区域；第一数据线和第二数据线，所述第一数据线和所述第二数据线在第一方向上延伸，并且与所述第一发射区域的至少一部分重叠；以及第一辅助电极和第二辅助电极，所述第一辅助电极和所述第二辅助电极与所述第一发射区域的至少一部分重叠，并且被施加驱动电压，其中，所述第一辅助电极和所述第二辅助电极的长度方向是所述第一方向，并且其中，所述第一数据线和所述第二数据线在所述第一辅助电极与所述第二辅助电极之间，所述第一辅助电极和所述第二辅助电极在与所述第一方向交叉的第二方向上彼此分开。
根据一些实施例，所述第一数据线和所述第二数据线可以在所述基底与所述第一显示元件之间，并且所述第一辅助电极和所述第二辅助电极可以在所述基底与所述第一显示元件之间。
根据一些实施例，所述显示设备还可以包括第一电源线和第二电源线，所述第一电源线和所述第二电源线在所述基底与所述第一显示元件之间，在所述第一方向上延伸，并且被施加所述驱动电压，其中，所述第一数据线和所述第二数据线以及所述第一辅助电极和所述第二辅助电极可以在所述第一电源线与所述第二电源线之间，所述第一电源线和所述第二电源线在所述第二方向上彼此分开，其中，所述第一辅助电极可以从所述第一电源线延伸，并且其中，所述第二辅助电极可以从所述第二电源线延伸。
根据一些实施例，所述显示设备还可以包括连接电极，所述连接电极在所述基底与所述第一数据线和所述第二数据线、所述第一辅助电极和所述第二辅助电极之间，并且具有与所述第一发射区域完全地重叠的区，并且所述连接电极可以将所述第一电源线连接到所述第二电源线。
根据一些实施例，所述显示设备还可以包括：第二显示元件，所述第二显示元件具有配置为发射第二颜色的光的第二发射区域；以及第三显示元件，所述第三显示元件具有配置为发射第三颜色的光的第三发射区域，其中，所述第一电源线可以具有与所述第二发射区域完全地重叠的区，并且其中，所述第二电源线可以具有与所述第三发射区域完全地重叠的区。
根据一些实施例，所述显示设备还可以包括像素电路，所述像素电路在所述基底与所述第一显示元件之间，配置为通过所述第一数据线接收数据电压，产生具有基于所述驱动电压和所述数据电压确定的大小的驱动电流，并且将所述驱动电流输出到所述第一显示元件。
根据一些实施例，所述显示设备还可以包括第一电源线和第二电源线，所述第一电源线和所述第二电源线在所述基底与所述第一显示元件之间，在所述第一方向上延伸，并且被施加所述驱动电压，其中，所述第一辅助电极可以具有第一端和第二端，并且所述第一端和所述第二端中的至少一者可以耦接到所述第一电源线，并且其中，所述第二辅助电极可以具有第一端和第二端，并且所述第二辅助电极的所述第一端和所述第二端中的至少一者可以耦接到所述第二电源线。
根据一些实施例，所述显示设备还可以包括：第一绝缘层，所述第一绝缘层在所述基底与所述第一显示元件之间；以及第二绝缘层，所述第二绝缘层在所述第一绝缘层与所述第一显示元件之间，其中，所述第一数据线和所述第二数据线以及所述第一辅助电极和所述第二辅助电极可以在所述第一绝缘层与所述第二绝缘层之间，并且其中，所述第一数据线的上表面与所述第二绝缘层的上表面之间的第一距离可以小于所述第一绝缘层的上表面与所述第二绝缘层的所述上表面之间的第二距离。
根据一些实施例，所述显示设备还可以包括滤色器层，所述滤色器层在所述第一显示元件上并且与所述第一发射区域重叠；以及光阻挡层，所述光阻挡层暴露所述滤色器层的至少一部分。
根据一些实施例，所述第一辅助电极、所述第一数据线、所述第二数据线和所述第二辅助电极可以在所述第二方向上彼此分开，其中，所述第一辅助电极与所述第一数据线之间的第一分离距离、所述第一数据线与所述第二数据线之间的第二分离距离以及所述第二辅助电极与所述第二数据线之间的第三分离距离可以基本上相同。
根据一些实施例，所述第一数据线和所述第二数据线中的每一者的宽度可以与所述第一辅助电极和所述第二辅助电极中的每一者的宽度基本上相同。
根据一些实施例，所述第一数据线和所述第二数据线中的每一者的宽度可以大于所述第一辅助电极和所述第二辅助电极中的每一者的宽度。
根据一些实施例，所述显示设备还可以包括第三辅助电极和第四辅助电极，所述第三辅助电极和所述第四辅助电极在所述基底与所述第一显示元件之间，与所述第一发射区域的至少一部分重叠，并且被施加所述驱动电压，其中，所述第三辅助电极和所述第四辅助电极的长度方向是所述第一方向，其中，所述第一数据线和所述第二数据线以及所述第一辅助电极和所述第二辅助电极可以在所述第三辅助电极与所述第四辅助电极之间，所述第三辅助电极和所述第四辅助电极在所述第二方向上彼此分开。
根据一些实施例，所述第一辅助电极和所述第二辅助电极中的每一者的宽度可以大于所述第三辅助电极和所述第四辅助电极中的每一者的宽度。
根据一些实施例，所述第一辅助电极和所述第一数据线可以相对于穿过所述第一发射区域的中心部分的对称线分别与所述第二辅助电极和所述第二数据线基本上对称。
根据一个或多个实施例，一种显示设备包括：基底；电源线，所述电源线在第一方向上延伸；以及多个第一显示元件，所述多个第一显示元件在所述电源线上，并且各自具有发射第一颜色的光的第一发射区域，其中，所述电源线具有分别与所述多个第一发射区域完全地重叠的多个第一重叠部分。
根据一些实施例，所述显示设备还可以包括：多个第一像素电路，所述多个第一像素电路在所述基底上布置在所述第一方向上，并且电连接到所述多个第一显示元件；多个第二像素电路，所述多个第二像素电路与所述多个第一像素电路在所述基底上交替地布置在所述第一方向上；以及多个第二显示元件，所述多个第二显示元件与所述多个第一显示元件在所述电源线上交替地布置在所述第一方向上，所述多个第二显示元件电连接到所述多个第二像素电路，并且各自具有发射第二颜色的光的第二发射区域，其中，所述电源线配置为将驱动电压传送到所述多个第一像素电路，并且其中，所述电源线可以配置为将所述驱动电压传送到所述多个第二像素电路，并且具有分别与所述多个第二发射区域完全地重叠的多个第二重叠部分。
根据一些实施例，所述显示设备还可以包括绝缘层，所述绝缘层在所述基底与所述电源线之间，其中，所述电源线可以具有多个孔，所述多个孔布置在第一显示元件与第二显示元件之间并且暴露所述绝缘层的一部分，其中，在所述多个第一显示元件和所述多个第二显示元件之中，所述第一显示元件和所述第二显示元件可以在所述第一方向上彼此相邻。
根据一些实施例，所述显示设备还可以包括：多个第三像素电路，所述多个第三像素电路在所述基底上布置在所述第一方向上；以及多个第三显示元件，所述多个第三显示元件布置在所述第一方向上，电连接到所述多个第三像素电路，并且各自具有发射第三颜色的光的第三发射区域，其中，所述电源线可以配置为将所述驱动电压传送到所述多个第三像素电路，并且其中，所述多个孔可以在与所述第一方向交叉的第二方向上与所述多个第三显示元件相邻。
根据一些实施例，所述显示设备还可以包括多个辅助电极，所述多个辅助电极从所述电源线延伸并且各自与所述多个第三发射区域的至少一部分重叠。
根据一个或多个实施例，一种制造显示设备(所述显示设备包括第一显示元件和第二显示元件，所述第一显示元件具有发射第一颜色的光的第一发射区域，所述第二显示元件具有发射第二颜色的光的第二发射区域)的方法包括：在基底上形成第一绝缘材料层；制备第一狭缝掩模，所述第一狭缝掩模具有形成在对应于所述第一发射区域的位置中的多个第一狭缝以及形成在对应于所述第二发射区域的位置中的多个第二狭缝；以及经由通过使用所述第一狭缝掩模部分地去除所述第一绝缘材料层的对应于所述第一发射区域的第一部分并且部分地去除所述第一绝缘材料层的对应于所述第二发射区域的第二部分来形成第一绝缘层。
根据一些实施例，所述多个第一狭缝中的每一个的长度方向可以是第一方向，并且所述多个第二狭缝中的每一个的长度方向可以是与所述第一方向交叉的第二方向。
根据一些实施例，所述方法还可以包括：在所述第一绝缘层上形成第二绝缘材料层；制备第二狭缝掩模，所述第二狭缝掩模具有形成在对应于所述第一发射区域的位置中的多个第三狭缝；以及经由通过使用所述第二狭缝掩模部分地去除所述第二绝缘材料层的对应于所述第一发射区域的第一部分来形成第二绝缘层。
根据一些实施例，所述多个第一狭缝中的每一个的宽度可以与所述多个第三狭缝中的每一个的宽度不同。
根据一些实施例，所述方法还可以包括在所述第二绝缘层上形成所述第一显示元件和所述第二显示元件。
根据以下对实施例、附图和权利要求的描述，这些和/或其它方面将变得更加显而易见并且变得更容易理解。
可以通过使用系统、方法、计算机程序或者特定系统、方法和计算机程序的组合来实现这些总体的和具体的方面。
附图说明
根据以下结合附图进行的描述，本公开的某些实施例的以上和其它方面、特征和特性将更加显而易见，在附图中：
图1是根据一些实施例的显示设备的示意性平面图；
图2是根据一些实施例的像素的示意性等效电路图；
图3是根据一些实施例的显示设备的放大平面图；
图4是沿着图3的线I-I’截取的显示设备的一部分的截面图；
图5是根据比较示例的显示设备的一部分的示意性截面图；
图6是沿着图3的线I-I’截取的显示设备的一部分的截面图；
图7是沿着图3的线I-I’截取的显示设备的一部分的截面图；
图8是根据一些实施例的晶体管层的示意性截面图；
图9是根据一些实施例的显示设备的放大平面图；
图10是根据一些实施例的显示设备的放大平面图；
图11是根据一些实施例的显示设备的放大平面图；
图12是根据一些实施例的显示设备的放大平面图；
图13是沿着图12的线II-II’截取的显示设备的一部分的截面图；
图14是根据一些实施例的显示设备的放大平面图；
图15是沿着图14的线III-III’和IV-IV’截取的显示设备的部分的截面图；
图16是沿着图14的线V-V’截取的显示设备的一部分的截面图；并且
图17至图21是用于说明根据一些实施例的制造显示设备的方法的视图。
具体实施方式
现在将更详细地参照在附图中示出的一些实施例的各方面，在附图中，同样的附图标记始终指代同样的元件。在这方面，本实施例可以具有不同的形式，并且不应被解释为限于本文中所阐述的描述。因此，下面仅通过参考附图来描述实施例以说明本说明书的各方面。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。在整个本公开中，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者它们的变体。
由于根据本公开的实施例允许各种改变和众多实施例，因此将在附图中示出并在书面描述中描述某些实施例。将根据下面参照附图更详细地描述的实施例阐明本公开的效果和特征以及用于实现本公开的效果和特征的方法。然而，本公开不限于以下实施例，并且可以以各种形式实施。
在下文中，将参照附图描述一些实施例的各方面，在附图中，同样的附图标记始终指代同样的元件，并且省略对其的重复描述。
尽管诸如“第一”和“第二”的术语可以用于描述各种组件，但是这种组件不必限于以上术语。以上术语用于将一个组件与另一个组件区分开。
除非上下文另外明确指出，否则当在本文中使用时，单数形式“一个”、“一种”和“所述(该)”旨在也包括复数形式。
将理解的是，术语“包括”、“包含”、“含有”和/或“具有”当在本文中使用时，说明存在所陈述的特征或组件，但不排除附加一个或多个其它特征或组件。
将进一步理解的是，当层、区或组件被称为“在”另一层、区或组件“上”时，所述层、区或组件可以直接或间接在所述另一层、区或组件上。也就是说，例如，可以存在居间层、区或组件。
为了便于说明，可以夸大或缩小附图中的元件的尺寸。例如，由于为了便于说明而任意地示出了附图中的元件的尺寸和厚度，因此本公开不限于此。
在可以不同地实施特定实施例的情况下，可以以与所描述的顺序不同的顺序执行具体工艺顺序。作为示例，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。
在本说明书中，“A和/或B”表示A或者B或者A和B。在本说明书中，“A和B中的至少一个(种/者)”表示A或者B或者A和B。
将理解的是，当层、区或组件被称为“连接”到另一层、区或组件时，所述层、区或组件可以“直接连接”到所述另一层、区或组件，或者可以“间接地连接”到所述另一层、区或组件且其它层、区或组件介于所述层、区或组件与所述另一层、区或组件之间。例如，将理解的是，当层、区或组件被称为“电连接”到另一层、区或组件时，所述层、区、组件可以“直接电连接”到所述另一层、区或组件，或者可以“间接电连接”到所述另一层、区或组件且其它层、区或组件介于所述层、区或组件与所述另一层、区或组件之间。在本文中，术语“彼此间隔开”与术语“彼此分开”具有相同的含义。
x方向、y方向和z方向不限于直角坐标系的三个轴，并且可以在更广泛的意义上进行解释。例如，x方向、y方向和z方向可以彼此垂直，或者可以表示彼此不垂直的不同方向。
图1是根据一些实施例的显示设备1的示意性平面图。
参考图1，显示设备1包括配置为显示图像的显示区域DA和布置在显示区域DA周围(例如，显示区域DA的外围外部)的外围区域PA。显示设备1可以通过使用从显示区域DA中的像素PX发射的光来向外部显示图像。
显示设备1包括基底100。基底100可以包括各种材料，诸如玻璃、金属或塑料。根据一些实施例，基底100可以包括柔性材料。这里，柔性材料可以是容易翘曲的、可弯折的、可折叠的或可卷曲的材料。作为示例，柔性材料可以包括超薄玻璃、金属或塑料。
包括诸如有机发光二极管(OLED)的各种显示元件的像素PX可以布置在基底100的显示区域DA中。像素PX可以提供为多个。多个像素PX可以以诸如条纹配置、pentile配置和马赛克配置等的各种配置布置，以显示图像。
在平面图中，如图1中所示，显示区域DA可以布置为矩形形状。根据一些实施例，显示区域DA可以布置为其他多边形形状(诸如三角形、五边形和六边形等)、圆形形状、椭圆形形状或不规则形状等。
基底100的外围区域PA是布置在显示区域DA周围的区，并且可以是其中不显示图像的区。可以在外围区域PA中布置焊盘，在外围区域PA中，配置为将电信号传送到显示区域DA的各种布线、印刷电路板或驱动器集成电路(IC)芯片附接到焊盘。
图2是根据一些实施例的像素PX的示意性等效电路图。
参考图2，像素PX可以包括像素电路PC和电连接到像素电路PC的显示元件DE。作为示例，显示元件DE可以是有机发光二极管(OLED)。
如图2中所示，像素电路PC可以包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst可以连接到信号线GW、GC、GI、GB、EM和DL、初始化电压线VIL以及电源线PL。根据一些实施例，信号线GW、GC、GI、GB、EM和DL、初始化电压线VIL和电源线PL中的至少一者可以被彼此相邻的像素PX共用。
薄膜晶体管可以包括驱动薄膜晶体管T1、扫描薄膜晶体管T2、补偿薄膜晶体管T3、栅极初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和阳极初始化薄膜晶体管T7。
多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一些晶体管可以是N沟道金属氧化物半导体(NMOS)场效应晶体管(N沟道MOSFET)，并且多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的其余晶体管可以是P沟道金属氧化物半导体(PMOS)场效应晶体管(P沟道MOSFET)。作为示例，如图2中所示，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以是N沟道MOSFET(NMOS)，并且其余晶体管可以是P沟道MOSFET(PMOS)。
根据一些实施例，在多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7之中，补偿薄膜晶体管T3、栅极初始化薄膜晶体管T4和阳极初始化薄膜晶体管T7可以是N沟道MOSFET(NMOS)，并且其余晶体管可以是P沟道MOSFET(PMOS)。可替代地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的仅一个晶体管可以是N沟道MOSFET(NMOS)，并且多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的其余晶体管可以是P沟道MOSFET(PMOS)。可替代地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7全部可以是N沟道MOSFET(NMOS)。可替代地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7全部可以是P沟道MOSFET(PMOS)。
信号线包括扫描线GW、补偿栅极线GC、初始化栅极线GI、发射控制线EM、下一扫描线GB和数据线DL，其中，扫描线GW配置为传送扫描信号Sgw，补偿栅极线GC配置为传送补偿信号Sgc，初始化栅极线GI配置为将初始化信号Sgi传送到栅极初始化薄膜晶体管T4，发射控制线EM配置为将发射控制信号Sem传送到操作控制薄膜晶体管T5和发射控制薄膜晶体管T6，下一扫描线GB配置为将下一扫描信号Sgb传送到阳极初始化薄膜晶体管T7，并且数据线DL与扫描线GW交叉并且配置为传送数据电压Dm。
电源线PL配置为将驱动电压ELVDD传送到驱动薄膜晶体管T1，并且初始化电压线VIL配置为传送使驱动薄膜晶体管T1和有机发光二极管(OLED)的阳极初始化的初始化电压Vint。
驱动薄膜晶体管T1的栅极连接到存储电容器Cst，驱动薄膜晶体管T1的源极通过操作控制薄膜晶体管T5连接到电源线PL，并且驱动薄膜晶体管T1的漏极通过发射控制薄膜晶体管T6电连接到有机发光二极管(OLED)的阳极。
驱动薄膜晶体管T1配置为根据扫描薄膜晶体管T2的开关操作接收数据电压Dm并将驱动电流Id供给到显示元件DE。
扫描薄膜晶体管T2的栅极连接到扫描线GW，扫描薄膜晶体管T2的源极连接到数据线DL，并且扫描薄膜晶体管T2的漏极连接到驱动薄膜晶体管T1的源极并且通过操作控制薄膜晶体管T5连接到电源线PL。扫描薄膜晶体管T2根据通过扫描线GW传送的扫描信号Sgw导通，并且执行将数据电压Dm传送到驱动薄膜晶体管T1的源极的开关操作，其中，数据电压Dm被传送到数据线DL。
补偿薄膜晶体管T3的栅极连接到补偿栅极线GC。补偿薄膜晶体管T3的漏极连接到驱动薄膜晶体管T1的漏极并且通过发射控制薄膜晶体管T6连接到显示元件DE的阳极。补偿薄膜晶体管T3的源极连接到存储电容器Cst的下部电极CE1和驱动薄膜晶体管T1的栅极。此外，补偿薄膜晶体管T3的源极连接到栅极初始化薄膜晶体管T4的漏极。补偿薄膜晶体管T3根据通过补偿栅极线GC传送的补偿信号Sgc导通，并且通过将驱动薄膜晶体管T1的栅极电连接到驱动薄膜晶体管T1的漏极使驱动薄膜晶体管T1二极管式连接。
栅极初始化薄膜晶体管T4的栅极连接到初始化栅极线GI。栅极初始化薄膜晶体管T4的源极连接到阳极初始化薄膜晶体管T7的源极和初始化电压线VIL。栅极初始化薄膜晶体管T4的漏极连接到存储电容器Cst的下部电极CE1、补偿薄膜晶体管T3的源极和驱动薄膜晶体管T1的栅极。栅极初始化薄膜晶体管T4根据通过初始化栅极线GI传送的初始化信号Sgi导通，并且通过将初始化电压Vint传送到驱动薄膜晶体管T1的栅极来执行使驱动薄膜晶体管T1的栅极的电压初始化的初始化操作。
操作控制薄膜晶体管T5的栅极连接到发射控制线EM，操作控制薄膜晶体管T5的源极连接到电源线PL，并且操作控制薄膜晶体管T5的漏极连接到驱动薄膜晶体管T1的源极和扫描薄膜晶体管T2的漏极。
发射控制薄膜晶体管T6的栅极连接到发射控制线EM，发射控制薄膜晶体管T6的源极连接到驱动薄膜晶体管T1的漏极和补偿薄膜晶体管T3的漏极，并且发射控制薄膜晶体管T6的漏极电连接到阳极初始化薄膜晶体管T7的漏极和显示元件DE的阳极。
操作控制薄膜晶体管T5和发射控制薄膜晶体管T6根据通过发射控制线EM传送的发射控制信号Sem同时导通，并且驱动电压ELVDD被传送到显示元件DE，并且因此，驱动电流Id流过显示元件DE。
阳极初始化薄膜晶体管T7的栅极连接到下一扫描线GB，阳极初始化薄膜晶体管T7的漏极连接到发射控制薄膜晶体管T6的漏极和显示元件DE的阳极，并且阳极初始化薄膜晶体管T7的源极连接到栅极初始化薄膜晶体管T4的源极和初始化电压线VIL。阳极初始化薄膜晶体管T7根据通过下一扫描线GB传送的下一扫描信号Sgb导通，并且使显示元件DE的阳极初始化。
下一扫描信号Sgb可以与扫描信号Sgw基本上同步。作为另一示例，下一扫描信号Sgb可以与下一行中的扫描信号Sgw基本上同步。作为示例，下一扫描线GB可以与下一行中的扫描线GW基本上相同。在列方向上彼此相邻的像素PX可以共用扫描线GW。
如图2中所示，阳极初始化薄膜晶体管T7可以连接到下一扫描线GB。根据一些实施例，阳极初始化薄膜晶体管T7可以连接到发射控制线EM并且根据发射控制信号Sem而被驱动。多个薄膜晶体管中的每一个的源极和漏极的位置可以依据晶体管的类型(p型或n型)进行交换。
存储电容器Cst可以包括下部电极CE1和上部电极CE2。存储电容器Cst的下部电极CE1连接到驱动薄膜晶体管T1的栅极，并且存储电容器Cst的上部电极CE2连接到电源线PL。存储电容器Cst可以配置为存储与驱动薄膜晶体管T1的栅极电压和驱动电压ELVDD之间的差对应的电荷。
根据一些实施例，像素电路PC可以包括包含第一电极和第二电极的升压电容器。升压电容器的第一电极可以连接到扫描薄膜晶体管T2的栅极和扫描线GW，并且第二电极可以连接到补偿薄膜晶体管T3的源极。
在下文中，更详细地描述根据一些实施例的显示设备1(见图1)的像素PX的具体操作。如图2中所示，假定补偿薄膜晶体管T3和栅极初始化薄膜晶体管T4是n型MOSFET，并且其余晶体管是p型MOSFET。
首先，当接收到高电平的发射控制信号Sem时，操作控制薄膜晶体管T5和发射控制薄膜晶体管T6截止，驱动薄膜晶体管T1停止输出驱动电流Id，并且显示元件DE停止发射光。
然后，在初始化时段期间，当通过初始化栅极线GI供给初始化信号Sgi时，栅极初始化薄膜晶体管T4根据初始化信号Sgi导通，并且驱动薄膜晶体管T1通过从初始化电压线VIL供给的初始化电压Vint而被初始化。
然后，在数据编程时段期间，当通过扫描线GW和补偿栅极线GC分别供给扫描信号Sgw和补偿信号Sgc时，扫描薄膜晶体管T2和补偿薄膜晶体管T3分别根据扫描信号Sgw和补偿信号Sgc导通。在这种情况下，驱动薄膜晶体管T1通过导通的补偿薄膜晶体管T3二极管式连接且被正向偏置。
然后，补偿电压(Dm-|Vth|)(Vth具有负值)被施加到驱动薄膜晶体管T1的栅极，其中，补偿电压(Dm-|Vth|)是从自数据线DL供给的数据电压Dm减少驱动薄膜晶体管T1的阈值电压(Vth)的绝对值的电压。
驱动电压ELVDD和补偿电压(Dm-|Vth|)分别被施加到存储电容器Cst的两个相对的端部，并且与两个相对的端部的电压之间的差对应的电荷存储在存储电容器Cst中。
然后，在发射时段期间，操作控制薄膜晶体管T5和发射控制薄膜晶体管T6根据从发射控制线EM供给的发射控制信号Sem导通。发生与驱动薄膜晶体管T1的栅极电压和驱动电压ELVDD之间的电压差对应的驱动电流Id，并且驱动电流Id通过发射控制薄膜晶体管T6供给到显示元件DE。
根据一些实施例，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个晶体管可以包括包含氧化物的半导体层，并且多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的其余晶体管可以包括包含硅的半导体层。
例如，直接影响显示设备1的亮度的驱动薄膜晶体管T1可以配置为包括包含具有高可靠性的多晶硅的半导体层，并且因此，可以通过该配置实现高分辨率的显示设备。
因为氧化物半导体具有高载流子迁移率和低漏电流，因此即使当驱动时间长时，电压降也不大。也就是说，因为即使当以低频率驱动显示设备1时，由于电压降导致的图像的颜色变化也不大，所以可以以低频率驱动显示设备1。
因为氧化物半导体可以具有相对低的漏电流，所以连接到驱动薄膜晶体管T1的栅极的补偿薄膜晶体管T3、栅极初始化薄膜晶体管T4和阳极初始化薄膜晶体管T7中的至少一者可以包括氧化物半导体，并且因此，可以防止或减少可能流到驱动薄膜晶体管T1的栅极的漏电流，并且同时可以减少功耗。
尽管参照图2描述了像素电路PC包括七个晶体管和一个存储电容器，但是实施例不限于此。根据一些实施例，像素电路PC可以包括两个晶体管和一个存储电容器。
图3是根据一些实施例的显示设备1的放大平面图。
参考图3，显示设备1可以包括显示元件DE。显示元件DE可以包括像素电极210和配置为发射光的发射区域EA。如下面的图4中所示，发射区域EA可以由像素限定层PDL的暴露像素电极210的至少一部分的开口OP限定。
尽管在图3中示出了在平面图中像素电极210具有圆形形状，但是根据本公开的实施例不限于此，并且根据一些实施例，像素电极210可以具有诸如多边形形状(包括八边形和菱形形状等)或椭圆形形状等的各种形状。此外，尽管在图3中示出了在平面图中发射区域EA具有圆形形状，但是根据一些实施例，发射区域EA可以具有诸如多边形形状(包括八边形和菱形形状等)或椭圆形形状等的各种形状。
显示设备1可以包括第一数据线DL1、第二数据线DL2、第一辅助电极AE1、第二辅助电极AE2、第一电源线PL1和第二电源线PL2。第一数据线DL1、第二数据线DL2、第一辅助电极AE1、第二辅助电极AE2、第一电源线PL1和第二电源线PL2可以定位在显示元件DE下方。第一数据线DL1、第二数据线DL2、第一辅助电极AE1和第二辅助电极AE2可以布置在第一电源线PL1与第二电源线PL2之间，第一电源线PL1和第二电源线PL2在与第一方向(例如，±y方向)交叉的第二方向(例如，±x方向)上彼此分开。第一数据线DL1和第二数据线DL2可以布置在第一辅助电极AE1与第二辅助电极AE2之间，第一辅助电极AE1和第二辅助电极AE2在第二方向(例如，±x方向)上彼此分开。
第一数据线DL1可以在第一方向(例如，±y方向)上延伸并且与发射区域EA的至少一部分重叠。第一数据电压Dm1可以被施加到第一数据线DL1，并且第一数据线DL1可以配置为将第一数据电压Dm1传送到定位在相同的列中的像素电路。
第二数据线DL2可以在第一方向(例如，±y方向)上延伸并且与发射区域EA的至少一部分重叠。第二数据电压Dm2可以被施加到第二数据线DL2，并且第二数据线DL2可以配置为将第二数据电压Dm2传送到定位在相同的列中的像素电路。
第一辅助电极AE1的长度方向是第一方向(例如，±y方向)，并且第一辅助电极AE1可以与发射区域EA的至少一部分重叠。第一辅助电极AE1可以与第一数据线DL1并排布置(或平行于第一数据线DL1布置)。驱动电压ELVDD可以被施加到第一辅助电极AE1。
第二辅助电极AE2的长度方向是第一方向(例如，±y方向)，并且第二辅助电极AE2可以与发射区域EA的至少一部分重叠。第二辅助电极AE2可以与第二数据线DL2并排布置(或平行于第二数据线DL2布置)。驱动电压ELVDD可以被施加到第二辅助电极AE2。
第一电源线PL1和第二电源线PL2可以各自在第一方向(例如，±y方向)上延伸。驱动电压ELVDD可以被施加到第一电源线PL1和第二电源线PL2。
根据一些实施例，第一辅助电极AE1可以从第一电源线PL1延伸，并且第二辅助电极AE2可以从第二电源线PL2延伸。第一辅助电极AE1可以从第一电源线PL1的一侧延伸，并且第二辅助电极AE2可以从第二电源线PL2的面向第一电源线PL1的所述一侧的一侧延伸。
根据一些实施例，第一辅助电极AE1与第一数据线DL1之间的第一分离距离sd1、第一数据线DL1与第二数据线DL2之间的第二分离距离sd2以及第二数据线DL2与第二辅助电极AE2之间的第三分离距离sd3可以基本上相同。
根据一些实施例，第一数据线DL1和第二数据线DL2中的每一者的宽度可以与第一辅助电极AE1和第二辅助电极AE2中的每一者的宽度基本上相同。也就是说，第一辅助电极AE1的第一宽度wd1、第一数据线DL1的第二宽度wd2、第二数据线DL2的第三宽度wd3以及第二辅助电极AE2的第四宽度wd4可以基本上相同。
根据一些实施例，第一辅助电极AE1和第一数据线DL1可以相对于第一对称线los1分别与第二辅助电极AE2和第二数据线DL2对称。第一对称线los1可以穿过发射区域EA的中心部分并且在第一方向(例如，±y方向)上延伸。
此外，当仅观察对应于发射区域EA的部分时，第一辅助电极AE1和第一数据线DL1可以相对于第二对称线los2分别与第二辅助电极AE2和第二数据线DL2对称。第二对称线los2可以穿过发射区域EA的中心部分并且在第二方向(例如，±x方向)上延伸。
根据一些实施例，如下面的图4中所示，在第一数据线DL1、第二数据线DL2、第一辅助电极AE1和第二辅助电极AE2以相等的间隔布置在显示元件DE下方的情况下，像素电极210下面的绝缘层IL的平坦度可以改善。绝缘层IL的平坦度可以降低。当绝缘层IL的平坦度降低时，定位在绝缘层IL上的像素电极210的弯折减少，并且因此，可以防止或减少在显示设备1处于非发射模式下时由于外部光而出现特定颜色(不是黑色)的现象。
图4是沿着图3的线I-I’截取的显示设备1的一部分的截面图，并且图5是根据比较示例的显示设备的一部分的示意性截面图。
首先，参考图4，显示设备1可以包括基底100、晶体管层TRL、导电层CDL、绝缘层IL、像素限定层PDL、显示元件DE和封装层300。
基底100可以包括玻璃材料、陶瓷材料、金属或者柔性的或可弯折的材料。在基底100是柔性的或可弯折的情况下，基底100可以包括包含聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯和纤维素醋酸丙酸酯中的至少一种的聚合物树脂。
基底100可以具有以上材料的单层结构或多层结构，并且在多层结构的情况下还可以包括无机层。根据一些实施例，基底100可以具有有机材料/无机材料/有机材料的结构。
晶体管层TRL可以定位在基底100上。如下面的图8中所示，晶体管层TRL可以包括多个薄膜晶体管和存储电容器。多个薄膜晶体管中的每一个可以包括半导体层和与半导体层的一部分重叠的栅极电极。晶体管层TRL可以包括定位在半导体层与栅极电极之间的绝缘层。
导电层CDL可以定位在晶体管层TRL上。导电层CDL可以包括第一数据线DL1、第二数据线DL2、第一辅助电极AE1、第二辅助电极AE2、第一电源线PL1和第二电源线PL2。导电层CDL可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且具有包括以上导电材料的单层结构或多层结构。根据一些实施例，导电层CDL可以具有Ti/Al/Ti的多层结构。
绝缘层IL可以定位在导电层CDL上。绝缘层IL可以包括包含有机材料的单层或多层。绝缘层IL可以包括通用聚合物(诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
作为比较示例，如图5中所示，仅第一数据线DL1和第二数据线DL2可以定位在与显示元件DE的发射区域EA对应的绝缘层IL下面。也就是说，第一辅助电极AE1和第二辅助电极AE2未被定位。在这种情况下，由于第一数据线DL1和第二数据线DL2，在绝缘层IL的上表面上形成台阶差st。如下所述，包括反射层的像素电极210定位在绝缘层IL上。像素电极210沿着绝缘层IL的上表面形成，并且因此，由于形成在绝缘层IL的上表面上的台阶差st而具有弯折。从外部入射的光在各个方向上被弯折的像素电极210反射，并且即使当显示元件DE不发射光时，也出现特定颜色(不是黑色)。
相反，根据一些实施例，在除了第一数据线DL1和第二数据线DL2之外还有第一辅助电极AE1和第二辅助电极AE2定位在与显示元件DE的发射区域EA对应的绝缘层IL下面的情况下，绝缘层IL的平坦度可以改善。也就是说，形成在绝缘层IL的上表面上的台阶差可以通过以相等的间隔布置的导电图案而减小。绝缘层IL的平坦度可以降低。当绝缘层IL的平坦度改善时，定位在绝缘层IL上的像素电极210的弯折可以减少，并且因此，可以防止或减少在显示元件DE不发射光时出现特定颜色(不是黑色)的现象。
再次参考图4，显示元件DE可以定位在绝缘层IL上。显示元件DE可以包括像素电极210、中间层220和相对电极230。
像素电极210可以是(半)透射电极或反射电极。根据一些实施例，像素电极210可以包括反射层和反射层上的透明或半透明的电极层，其中，反射层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr和它们的化合物中的至少一种。透明或半透明的电极层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和铝掺杂氧化锌(AZO)中的至少一种。根据一些实施例，像素电极210可以包括ITO/Ag/ITO。
像素限定层PDL可以定位在绝缘层IL上。像素限定层PDL可以包括暴露像素电极210的开口OP。显示元件DE的发射区域EA可以由像素限定层PDL的开口OP限定。此外，像素限定层PDL可以通过增加每个像素电极210的边缘与像素电极210之上的相对电极230之间的距离来防止或减少在每个像素电极210的边缘处出现电弧等。
像素限定层PDL可以包括来自聚酰亚胺、丙烯酸树脂、苯并环丁烯和酚醛树脂等之中的至少一种有机绝缘材料。像素限定层PDL可以包括有机绝缘材料。可替代地，像素限定层PDL可以包括诸如氮化硅、氮氧化硅或氧化硅的无机绝缘材料。可替代地，像素限定层PDL可以包括有机绝缘材料和无机绝缘材料。根据一些实施例，像素限定层PDL可以包括光阻挡材料并且被提供为黑色。光阻挡材料可以包括炭黑、碳纳米管、包括黑色染料的树脂或浆料、金属(例如，镍、铝、钼和/或它们的合金)颗粒、金属氧化物(例如，氧化铬)颗粒或者金属氮化物(例如，氮化铬)颗粒。在像素限定层PDL包括光阻挡材料的情况下，可以减少由布置在像素限定层PDL下面的金属结构引起的外部光反射。
中间层220可以定位在由像素限定层PDL形成的开口OP中。中间层220可以包括有机发射层。有机发射层可以包括有机材料，所述有机材料包括发射红光、绿光、蓝光或白光的荧光材料或磷光材料。有机发射层可以包括聚合物有机材料或低分子量有机材料。功能层可以选择性地进一步布置在有机发射层下面和有机发射层上，所述功能层包括空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和/或电子注入层(EIL)。
中间层220可以布置为与多个像素电极210对应。然而，实施例不限于此。中间层220可以包括作为多个像素电极210之上的一个主体的层。然而，可以进行各种修改。
相对电极230可以是透光电极或反射电极。根据一些实施例，相对电极230可以是透明或半透明的电极，并且可以包括金属薄膜，所述金属薄膜包括Li、Ca、LiF、Al、Ag、Mg或它们的化合物或者具有诸如LiF/Ca或LiF/Al的多层结构的材料，并且具有小功函数。此外，诸如ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)可以进一步定位在金属薄膜上。相对电极230可以遍及显示区域布置并且定位在中间层220和像素限定层PDL上。相对电极230可以遍及多个显示元件DE形成为一个主体，以对应于多个像素电极210。
因为包括有机发射层的显示元件DE可能容易被外部的湿气或氧等损坏，所以封装层300可以覆盖和保护显示元件DE。封装层300可以定位在相对电极230上，可以覆盖显示区域DA(见图1)，并且延伸到外围区域PA(见图1)的至少一部分。封装层300可以包括至少一个无机封装层和/或至少一个有机封装层。作为示例，封装层300包括第一无机封装层310、有机封装层320和第二无机封装层330。所述至少一个无机封装层可以包括来自氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅之中的至少一种无机材料。所述至少一个有机封装层可以包括聚合物类材料。聚合物类材料可以包括丙烯酸类树脂、环氧类树脂、聚酰亚胺和聚乙烯中的至少一种。
图6是沿着图3的线I-I’截取的显示设备1的一部分的截面图。图6示出了根据一些实施例的进一步细节，并且相对于绝缘层的结构与参照图4描述的实施例不同。在下文中，可以省略在图4中重复的一些描述，并且主要描述不同之处。
参考图6，与图4不同，在绝缘层IL的上表面上没有形成台阶差。形成在绝缘层IL的上表面上的台阶差可以被省略。为了形成绝缘层IL，可以在导电层CDL上形成绝缘材料层。绝缘材料层的上表面可以沿着导电层CDL弯折。如图17至图21中所示，当通过使用狭缝掩模部分地去除绝缘材料层时，绝缘层IL的平坦度可以改善。也就是说，可以在绝缘层IL的上表面上不形成台阶差。
根据一些实施例，第一数据线DL1的上表面与绝缘层IL的上表面之间的第一距离d1可以小于绝缘层IL的上表面与晶体管层TRL的上表面之间的第二距离d2。在这种情况下，绝缘层IL的平坦度改善，定位在绝缘层IL上的像素电极210的弯折减少，并且因此，可以减少在显示元件DE不发射光时出现特定颜色(不是黑色)的现象。
图7是沿着图3的线I-I’截取的显示设备1的一部分的截面图。图7是图4的修改示例，并且在触摸感测层400和光学功能层500的结构上与图4不同。在下文中，省略在图4中重复的描述，并且主要描述不同之处。
参考图7，显示设备1可以包括触摸感测层400和光学功能层500。
触摸感测层400可以定位在封装层300上。可替代地，触摸感测层400可以单独地形成，并且然后通过诸如光学透明粘合剂(OCA)层的粘合剂层附接到封装层300。根据一些实施例，如图7中所示，触摸感测层400可以直接形成在封装层300上。在这种情况下，粘合剂层可以不定位在触摸感测层400与封装层300之间。
触摸感测层400可以获得与外部输入(例如，触摸事件)对应的坐标信息。触摸感测层400可以包括感测电极和连接到感测电极的信号线。触摸感测层400可以通过使用自电容方法或互电容方法感测外部输入。
光学功能层500可以形成在触摸感测层400上。光学功能层500可以包括抗反射层。抗反射层可以减小从外部朝向显示设备1入射的光(外部光)的反射率。
根据一些实施例，如图7中所示，光学功能层500可以包括光阻挡层BM和滤色器层CF。
光阻挡层BM可以暴露滤色器层CF的至少一部分。光阻挡层BM是黑矩阵，并且可以是配置为改善颜色清晰度和对比度的层。光阻挡层BM可以包括黑色颜料、黑色染料和黑色颗粒中的至少一种。根据一些实施例，光阻挡层BM可以包括Cr或CrOx、Cr/CrOx、Cr/CrOx/CrNy、树脂(碳颜料、RGB混合颜料)、石墨和非Cr类材料等中的至少一种。可替代地，光阻挡层BM可以包括光阻挡材料并且被提供为黑色。光阻挡材料可以包括炭黑、碳纳米管、包括黑色染料的树脂或浆料、金属(例如，镍、铝、钼和/或它们的合金)颗粒、金属氧化物(例如，氧化铬)颗粒或金属氮化物(例如，氮化铬)颗粒。在光阻挡层BM包括光阻挡材料的情况下，可以减少由布置在光阻挡层BM下方的金属结构引起的外部光反射。
滤色器层CF可以仅透射处于特定波长带的光。作为示例，特定波长带可以是从大约450nm到大约490nm、从大约490nm到大约570nm或者从大约630nm到大约750nm。滤色器层CF可以减少显示设备1中的外部光反射。作为示例，当外部光到达滤色器层CF时，仅处于预先设定的波长带的光穿过滤色器层CF，并且处于其它波长带的光在滤色器层CF中被吸收。因此，在入射到显示设备1的外部光之中，仅处于预先设定的波长带的光穿过滤色器层CF，并且光的一部分被相对电极230或相对电极230下方的像素电极210反射并且发射到外部。因此，因为在入射到像素所定位的位置的外部光之中，仅外部光的一部分被反射，所以可以减少外部光反射。
尽管在图7中示出了光阻挡层BM定位在滤色器层CF上，但是根据一些实施例，光阻挡层BM可以定位在触摸感测层400上。光阻挡层BM可以包括暴露触摸感测层400的上表面的至少一部分的开口，并且滤色器层CF可以定位在所述开口中。
图8是根据一些实施例的晶体管层TRL的示意性截面图。
参考图8，晶体管层TRL可以包括第一晶体管TFT1、第二晶体管TFT2和存储电容器Cst以及绝缘层。第一晶体管TFT1可以包括第一栅极电极GE1和第一半导体层Act1，并且第二晶体管TFT2可以包括第二栅极电极GE2和第二半导体层Act2。第二栅极电极GE2可以包括下部栅极电极GE2a和上部栅极电极GE2b。
根据一些实施例，第一晶体管TFT1的导电类型可以与第二晶体管TFT2的导电类型相反。作为示例，第一晶体管TFT1可以被提供为P沟道MOSFET，并且第二晶体管TFT2可以被提供为N沟道MOSFET。
根据一些实施例，第一晶体管TFT1的第一半导体层Act1和第二晶体管TFT2的第二半导体层Act2可以分别包括不同的材料。作为示例，第一半导体层Act1可以包括硅半导体材料，并且第二半导体层Act2可以包括氧化物半导体材料。
在下文中，根据参照图8的堆叠结构更详细地描述包括在晶体管层TRL中的配置。
缓冲层110可以布置在基底100上。缓冲层110可以包括无机材料、有机材料或有机/无机复合材料，并且包括包含无机材料和有机材料的单层或多层，所述无机材料包括氧化物或氮化物。
下部金属层BML可以定位在基底100与缓冲层110之间。下部金属层BML可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且包括包含以上导电材料的单层或多层。
下部金属层BML可以与第一半导体层Act1的至少一部分重叠。下部金属层BML可以保护第一半导体层Act1。下部金属层BML可以配置为接收任意的(或者设定的或预定的)电压。由于被施加任意电压的下部金属层BML，可以防止在像素电路被驱动的同时，不必要的电荷在第一半导体层Act1上积累，其中，像素电路包括N沟道MOSFET和P沟道MOSFET两者。结果，可以稳定地维持包括第一半导体层Act1的第一晶体管TFT1的特性。
第一半导体层Act1可以定位在缓冲层110上。第一半导体层Act1可以包括非晶硅或多晶硅。第一半导体层Act1可以包括沟道区、漏极区和源极区，漏极区和源极区在沟道区的两个相对侧上。源极区和漏极区可以各自是掺杂有掺杂剂的区。第一半导体层Act1可以包括单层或多层。
第一栅极绝缘层111和第二栅极绝缘层113可以堆叠在基底100之上以覆盖第一半导体层Act1。第一栅极绝缘层111和第二栅极绝缘层113可以各自包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。
第一栅极电极GE1(或下部电极CE1)可以定位在第一栅极绝缘层111上。第一栅极电极GE1可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料并且具有包括以上导电材料的单层结构或多层结构。
上部电极CE2和下部栅极电极GE2a可以定位在第二栅极绝缘层113上。上部电极CE2和下部栅极电极GE2a可以各自包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且具有包括以上导电材料的单层结构或多层结构。
下部电极CE1和上部电极CE2彼此重叠且第二栅极绝缘层113在下部电极CE1与上部电极CE2之间，并且构成存储电容器Cst。在这种情况下，第二栅极绝缘层113可以用作存储电容器Cst的介电层。
下部栅极电极GE2a可以与第二半导体层Act2的至少一部分重叠。下部栅极电极GE2a可以保护第二半导体层Act2。下部栅极电极GE2a可以电连接到上部栅极电极GE2b。
尽管在图8中示出了第一晶体管TFT1与存储电容器Cst重叠，但是根据一些实施例，存储电容器Cst可以单独地存在而不与第一晶体管TFT1重叠。
第一层间绝缘层115可以定位在第二栅极绝缘层113上以覆盖上部电极CE2和下部栅极电极GE2a。第一层间绝缘层115可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。
第二半导体层Act2可以定位在第一层间绝缘层115上。第二半导体层Act2可以包括氧化物半导体材料。第二半导体层Act2可以包括例如铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中的至少一种的氧化物。
作为示例，第二半导体层Act2可以是ITZO(InSnZnO)半导体层和IGZO(InGaZnO)半导体层等。因为氧化物半导体具有(大约3.1eV的)宽带隙、高载流子迁移率和低漏电流，所以即使驱动时间长，电压降也不大，并且因此，氧化物半导体具有这样的特性：即使在以低频率驱动显示设备时，由于电压降导致的亮度变化也可以不大。
第二半导体层Act2可以包括沟道区、漏极区和源极区，漏极区和源极区在沟道区的两个相对侧上。第二半导体层Act2可以包括单层或多层。
如下所述，下部栅极电极GE2a可以定位在第二半导体层Act2下方。因为包括氧化物半导体材料的第二半导体层Act2易受光的影响，所以第二半导体层Act2可以被下部栅极电极GE2a保护。下部栅极电极GE2a可以防止或减少光电流被从基底100上方入射的外部光诱导到第二半导体层Act2的情况，并且由此，防止或减少包括氧化物半导体材料的第二晶体管TFT2的器件特性的变化。
第三栅极绝缘层117可以定位在第二半导体层Act2上。第三栅极绝缘层117可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。
尽管在图8中示出了第三栅极绝缘层117遍及基底100的整个表面布置以覆盖第二半导体层Act2，但是根据一些实施例，第三栅极绝缘层117可以被图案化为与第二半导体层Act2的一部分重叠。作为示例，第三栅极绝缘层117可以被图案化为与第二半导体层Act2的沟道区重叠。
上部栅极电极GE2b可以定位在第三栅极绝缘层117上。上部栅极电极GE2b可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且具有包括以上导电材料的单层结构或多层结构。
第二层间绝缘层119可以定位在第三栅极绝缘层117上以覆盖上部栅极电极GE2b。第二层间绝缘层119可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)。氧化锌(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。
图9是根据一些实施例的显示设备1的放大平面图。图9示出了根据一些实施例的进一步细节，并且在辅助电极的结构方面与参照图3描述的实施例不同。在下文中，可以省略在图3中重复的描述，并且主要描述不同之处。
参考图9，第一辅助电极AE1可以包括第一端e1a和第二端e2a。第二辅助电极AE2可以包括第一端e1b和第二端e2b。第一辅助电极AE1的第一端e1a和第二端e2a中的至少一者可以耦接到第一电源线PL1，并且第二辅助电极AE2的第一端e1b和第二端e2b中的至少一者可以耦接到第二电源线PL2。
作为示例，如图9中所示，第一辅助电极AE1的第一端e1a和第二端e2a全部可以耦接到第一电源线PL1，并且第二辅助电极AE2的第一端e1b和第二端e2b全部可以耦接到第二电源线PL2。
根据一些实施例，如图3中所示，第一辅助电极AE1的第一端e1a可以不耦接到第一电源线PL1，并且仅第一辅助电极AE1的第二端e2a可以耦接到第一电源线PL1。第二辅助电极AE2的第一端e1b可以不耦接到第二电源线PL2，并且仅第二辅助电极AE2的第二端e2b可以耦接到第二电源线PL2。
图10是根据一些实施例的显示设备1的放大平面图。图10示出了根据一些实施例的进一步细节，并且在辅助电极的结构上与参照图3描述的实施例不同。在下文中，可以省略在图3中重复的描述，并且主要描述不同之处。
参考图10，与图3不同，第一数据线DL1和第二数据线DL2中的每一者的宽度可以与第一辅助电极AE1和第二辅助电极AE2中的每一者的宽度不同。
作为示例，第一数据线DL1和第二数据线DL2中的每一者的宽度可以大于第一辅助电极AE1和第二辅助电极AE2中的每一者的宽度。也就是说，第一辅助电极AE1的第一宽度wd1'可以小于第一数据线DL1的第二宽度wd2'。第二辅助电极AE2的第四宽度wd4'可以小于第二数据线DL2的第三宽度wd3'。
图11是根据一些实施例的显示设备1的放大平面图。图11示出了根据一些实施例的进一步细节，并且在辅助电极的结构上与参照图3描述的实施例不同。在下文中，可以省略在图3中重复的描述，并且主要描述不同之处。
参考图11，显示设备1可以包括第三辅助电极AE3和第四辅助电极AE4。第三辅助电极AE3和第四辅助电极AE4可以布置在显示元件DE下方。第三辅助电极AE3和第四辅助电极AE4可以布置在第一电源线PL1与第二电源线PL2之间，第一电源线PL1和第二电源线PL2在第二方向(例如，±x方向)上彼此分开。
第三辅助电极AE3的长度方向是第一方向(例如，±y方向)，并且第三辅助电极AE3可以与发射区域EA的至少一部分重叠。换句话说，第三辅助电极AE3可以与第一数据线DL1并排布置(或平行于第一数据线DL1布置)。驱动电压ELVDD可以被施加到第三辅助电极AE3。第三辅助电极AE3可以从第一电源线PL1延伸。
第四辅助电极AE4的长度方向是第一方向(例如，±y方向)，并且第四辅助电极AE4可以与发射区域EA的至少一部分重叠。换句话说，第四辅助电极AE4可以与第二数据线DL2并排布置(或平行于第二数据线DL2布置)。驱动电压ELVDD可以被施加到第四辅助电极AE4。第四辅助电极AE4可以从第二电源线PL2延伸。
根据一些实施例，第一辅助电极AE1和第二辅助电极AE2中的每一者的宽度可以与第三辅助电极AE3和第四辅助电极AE4中的每一者的宽度不同。作为示例，第一辅助电极AE1和第二辅助电极AE2中的每一者的宽度可以大于第三辅助电极AE3和第四辅助电极AE4中的每一者的宽度。如图11中所示，第一辅助电极AE1的第一宽度wd1"可以大于第三辅助电极AE3的第三宽度wd3"。第二辅助电极AE2的第二宽度wd2"可以大于第四辅助电极AE4的第四宽度wd4"。
尽管在图11中示出了第一辅助电极AE1和第二辅助电极AE2中的每一者的宽度与第三辅助电极AE3和第四辅助电极AE4中的每一者的宽度不同，但是根据一些实施例，第一辅助电极AE1和第二辅助电极AE2中的每一者的宽度可以与第三辅助电极AE3和第四辅助电极AE4中的每一者的宽度基本上相同。
此外，尽管在图11中示出了从第一电源线PL1和第二电源线PL2中的每一者延伸的辅助电极的数量是2，但是根据一些实施例，从第一电源线PL1和第二电源线PL2中的每一者延伸的辅助电极的数量可以是三个或更多个，或者可以是图3中所示的一个。
图12是根据一些实施例的显示设备1的放大平面图。图12示出了根据一些实施例的进一步细节，并且在连接电极CNE的结构方面与参照图3描述的实施例不同。在下文中，省略在图3中重复的描述，并且主要描述不同之处。
参考图12，显示设备1可以包括连接电极CNE。连接电极CNE可以定位在显示元件DE下面。
根据一些实施例，连接电极CNE可以包括与显示元件DE的发射区域EA完全地重叠的区。在这种情况下，因为连接电极CNE与发射区域EA完全地重叠，所以绝缘层的对应于发射区域EA的部分的平坦度可以改善。当绝缘层的对应于发射区域EA的部分的平坦度改善时，因为通过发射区域EA暴露于外部光的像素电极210(见图4)的弯折减少，所以可以减少在显示元件DE不发射光时出现特定颜色(不是黑色)的现象。
根据一些实施例，连接电极CNE可以将第一电源线PL1连接到第二电源线PL2。作为示例，如图12中所示，连接电极CNE的一侧可以通过第一接触孔CNT1连接到第一电源线PL1，并且连接电极CNE的另一侧可以通过第二接触孔CNT2连接到第二电源线PL2。
图13是沿着图12的线II-II’截取的显示设备1的一部分的截面图。图13示出了根据一些实施例的进一步细节，并且在连接电极CNE的结构方面与参照图4描述的实施例不同。在下文中，可以省略在图4中重复的描述，并且主要描述不同之处。
参考图13，连接电极CNE可以定位在晶体管层TRL上。连接电极CNE可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且具有包括以上导电材料的单层结构或多层结构。根据一些实施例，连接电极CNE可以具有Ti/Al/Ti的多层结构。
第一绝缘层IL1可以定位在连接电极CNE上。第一绝缘层IL1可以包括第一接触孔CNT1和第二接触孔CNT2，第一接触孔CNT1和第二接触孔CNT2各自暴露连接电极CNE的至少一部分。第一绝缘层IL1可以包括通用聚合物(诸如，苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
导电层CDL可以定位在第一绝缘层IL1上。第一电源线PL1可以通过第一接触孔CNT1接触连接电极CNE，并且第二电源线PL2可以通过第二接触孔CNT2接触连接电极CNE。
第二绝缘层IL2可以定位在导电层CDL上。第二绝缘层IL2可以包括通用聚合物(诸如，苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
图14是根据一些实施例的显示设备1的放大平面图。
参考图14，显示设备1可以包括多个第一像素电路PC1、多个第二像素电路PC2、多个第三像素电路PC3、多个第一显示元件DE1、多个第二显示元件DE2和多个第三显示元件DE3。
如上面参照图2所描述的，第一像素电路PC1、第二像素电路PC2和第三像素电路PC3中的每一者可以包括至少一个晶体管和至少一个存储电容器。第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以布置在第一方向(例如，±y方向)上。第一像素电路PC1和第二像素电路PC2可以布置在相同的列中，并且第三像素电路PC3可以布置在与第一像素电路PC1和第二像素电路PC2不同的列中。第一像素电路PC1和第二像素电路PC2可以交替地布置在第一方向(例如，±y方向)上。
第一显示元件DE1可以包括第一像素电极210a，并且包括发射第一颜色(例如，红色)的光的第一发射区域EA1。第一发射区域EA1可以由像素限定层PDL(见图15)的暴露第一像素电极210a的至少一部分的第一开口OP1限定。第二显示元件DE2可以包括第二像素电极210b，并且包括发射第二颜色(例如，蓝色)的光的第二发射区域EA2。第二发射区域EA2可以由像素限定层PDL的暴露第二像素电极210b的至少一部分的第二开口OP2限定。第三显示元件DE3可以包括第三像素电极210c，并且包括发射第三颜色(例如，绿色)的光的第三发射区域EA3。第三发射区域EA3可以由像素限定层PDL的暴露第三像素电极210c的至少一部分的第三开口OP3限定。
第一显示元件DE1、第二显示元件DE2和第三显示元件DE3可以布置在第一方向(例如，±y方向)上。第一显示元件DE1和第二显示元件DE2可以布置在相同的列中，并且第三显示元件DE3可以布置在与第一显示元件DE1和第二显示元件DE2不同的列中。第一显示元件DE1和第二显示元件DE2可以交替地布置在第一方向(例如，±y方向)上。
根据一些实施例，如图14中所示，第一显示元件DE1、第二显示元件DE2和第三显示元件DE3可以以pentile配置布置。
多个第一显示元件DE1可以分别通过第一接触插头CT1连接到多个第一像素电路PC1，多个第二显示元件DE2可以分别通过第二接触插头CT2连接到多个第二像素电路PC2，并且多个第三显示元件DE3可以分别通过第三接触插头CT3连接到多个第三像素电路PC3。例如，多个第一显示元件DE1的第一像素电极210a可以分别通过第一接触插头CT1连接到多个第一像素电路PC1，多个第二显示元件DE2的第二像素电极210b可以分别通过第二接触插头CT2连接到多个第二像素电路PC2，并且多个第三显示元件DE3的第三像素电极210c可以分别通过第三接触插头CT3连接到多个第三像素电路PC3。
显示设备1可以包括第一数据线DL1、第二数据线DL2、第一辅助电极AE1、第二辅助电极AE2、第一电源线PL1和第二电源线PL2。第一数据线DL1、第二数据线DL2、第一辅助电极AE1、第二辅助电极AE2、第一电源线PL1和第二电源线PL2中的每一者可以提供为多个(条)。上面参照图3描述的描述同样适用于第一数据线DL1、第二数据线DL2、第一辅助电极AE1、第二辅助电极AE2、第一电源线PL1和第二电源线PL2。
第一数据线DL1可以在第一方向(例如，±y方向)上延伸并且与第三发射区域EA3的至少一部分重叠。第一数据电压Dm1(见图3)可以被施加到第一数据线DL1，并且第一数据线DL1可以配置为将第一数据电压Dm1传送到定位在相同的列中的第三像素电路PC3。
第二数据线DL2可以在第一方向(例如，±y方向)上延伸并且与第三发射区域EA3的至少一部分重叠。第二数据电压Dm2(见图3)可以被施加到第二数据线DL2，并且第二数据线DL2可以配置为将第二数据电压Dm2传送到定位在相同的列中的第一像素电路PC1和第二像素电路PC2。
第一辅助电极AE1的长度方向是第一方向(例如，±y方向)，并且第一辅助电极AE1可以与第三发射区域EA3的至少一部分重叠。第一辅助电极AE1可以与第一数据线DL1并排布置(或平行于第一数据线DL1布置)。驱动电压ELVDD(见图3)可以被施加到第一辅助电极AE1。
第二辅助电极AE2的长度方向是第一方向(例如，±y方向)，并且第二辅助电极AE2可以与第三发射区域EA3的至少一部分重叠。第二辅助电极AE2可以与第二数据线DL2并排布置(或平行于第二数据线DL2布置)。驱动电压ELVDD可以被施加到第二辅助电极AE2。
第一电源线PL1和第二电源线PL2可以各自在第一方向(例如，±y方向)上延伸。驱动电压ELVDD可以被施加到第一电源线PL1和第二电源线PL2。布置在彼此相邻的列中的第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以共用第一电源线PL1。换句话说，第一电源线PL1可以配置为将驱动电压ELVDD传送到布置在彼此相邻的列中的第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。尽管已经对第一电源线PL1进行了描述，但是相同的描述同样适用于第二电源线PL2。
根据一些实施例，第一辅助电极AE1可以从第一电源线PL1的一侧延伸，并且第二辅助电极AE2可以从第一电源线PL1的另一侧延伸。第一辅助电极AE1可以从第二电源线PL2的一侧延伸，并且第二辅助电极AE2可以从第二电源线PL2的另一侧延伸。
根据一些实施例，第一显示元件DE1可以定位在第一电源线PL1上，第一电源线PL1可以包括分别与多个第一发射区域EA1完全地重叠的多个第一重叠部分OV1。第一电源线PL1可以包括与第一发射区域EA1完全地重叠的区。第二显示元件DE2可以定位在第一电源线PL1上，并且第一电源线PL1可以包括分别与多个第二发射区域EA2完全地重叠的第二重叠部分OV2。第一电源线PL1可以包括与第二发射区域EA2完全地重叠的区。尽管已经对第一电源线PL1进行了描述，但是相同的描述同样适用于第二电源线PL2。
在这种情况下，因为第一电源线PL1与第一发射区域EA1完全地重叠，所以绝缘层的对应于第一发射区域EA1的部分的平坦度可以改善。当绝缘层的对应于第一发射区域EA1的部分的平坦度改善时，因为通过第一发射区域EA1暴露于外部光的第一像素电极210a(见图4)的弯折减少，所以可以减少在显示设备1不发射光时出现特定颜色(不是黑色)的现象。尽管已经对第一电源线PL1和第一发射区域EA1进行了描述，但是该描述同样适用于第二电源线PL2和第二发射区域EA2。
根据一些实施例，第一电源线PL1和第二电源线PL2可以各自包括多个孔H。如下面的图16中所示，孔H可以暴露第一绝缘层IL1的定位在第一电源线PL1下面的部分。孔H可以位于多个第一显示元件DE1和多个第二显示元件DE2之中的在第一方向(例如，±y方向)上彼此相邻的第一显示元件DE1和第二显示元件DE2之间。尽管已经对第一电源线PL1进行了描述，但是相同的描述同样适用于第二电源线PL2。
孔H可以在第二方向(例如，±x方向)上与第三显示元件DE3相邻。孔H和第三显示元件DE3可以交替地布置在第二方向(例如，±x方向)上。
第三像素电路PC3可以配置为通过第一数据线DL1接收第一数据电压Dm1，产生具有基于驱动电压ELVDD和第一数据电压Dm1确定的大小的驱动电流，并且将驱动电流输出到第三显示元件DE3。尽管已经对第三像素电路PC3进行了描述，但是该描述同样适用于第一像素电路PC1和第二像素电路PC2。
图15是沿着图14的线III-III’和线IV-IV’截取的显示设备1的部分的截面图。
参考图15，晶体管层TRL可以定位在基底100上。如上面的图8中所示，晶体管层TRL可以包括多个薄膜晶体管和存储电容器。多个薄膜晶体管中的每一个可以包括半导体层和与半导体层的一部分重叠的栅极电极。晶体管层TRL可以包括定位在半导体层与栅极电极之间的绝缘层。
连接电极CNE可以定位在晶体管层TRL上，并且第一绝缘层IL1可以定位在连接电极CNE上。第一电源线PL1、第二电源线PL2、第一数据线DL1、第二数据线DL2、第一辅助电极AE1和第二辅助电极AE2可以定位在第一绝缘层IL1上。第一电源线PL1可以通过形成在第一绝缘层IL1中的第一接触孔CNT1连接到连接电极CNE，并且第二电源线PL2可以通过形成在第一绝缘层IL1中的第二接触孔CNT2连接到连接电极CNE。
第二绝缘层IL2可以布置为覆盖第一电源线PL1、第二电源线PL2、第一数据线DL1、第二数据线DL2、第一辅助电极AE1和第二辅助电极AE2。
根据一些实施例，在第二绝缘层IL2的上表面上可以不形成台阶差。为了形成第二绝缘层IL2，可以在导电层CDL上形成至少一个绝缘材料层。绝缘材料层的上表面可以沿着导电层CDL弯折。如图17至图21中所示，当通过使用狭缝掩模部分地去除绝缘材料层时，第二绝缘层IL2的平坦度可以改善。也就是说，在第二绝缘层IL2的上表面上可以不形成台阶差。
第一显示元件DE1和第三显示元件DE3可以定位在第二绝缘层IL2上。第一显示元件DE1可以包括第一像素电极210a、第一中间层220a和相对电极230，并且第三显示元件DE3可以包括第三像素电极210c、第三中间层220c和相对电极230。第一中间层220a可以定位在像素限定层PDL的第一开口OP1中，并且第三中间层220c可以定位在像素限定层PDL的第三开口OP3中。尽管已经对第一显示元件DE1和第三显示元件DE3进行了描述，但是该描述同样适用于第二显示元件DE2(见图14)。
封装层300可以定位在第一显示元件DE1和第三显示元件DE3上。
图16是沿着图14的线V-V’截取的显示设备1的一部分的截面图。
参考图16，第一电源线PL1可以包括暴露第一绝缘层IL1的一部分的孔H。第一显示元件DE1的第一像素电极210a可以通过穿过第一电源线PL1的孔H的第一接触插头CT1连接到第一像素电路PC1。尽管已经对第一显示元件DE1进行了描述，但是该描述同样适用于图14中所示的第二显示元件DE2和第三显示元件DE3。
第一电源线PL1可以包括与第一显示元件DE1的第一发射区域EA1完全地重叠的第一重叠部分OV1。尽管已经对第一电源线PL1和第一显示元件DE1进行了描述，但是该描述同样适用于第二电源线PL2(见图14)和第二显示元件DE2。
尽管已经主要对显示设备进行了切题的描述，但是实施例不限于此。作为示例，用于制造显示设备的制造显示设备的方法也落入本公开的范围内。
图17至图21是用于说明根据一些实施例的制造显示设备的方法(例如，制造参照图15描述的显示设备的方法)的视图。
首先，参考图17，可以在基底100上形成晶体管层TRL。在形成晶体管层TRL之后，可以在晶体管层TRL上形成连接电极CNE。在形成连接电极CNE之后，可以在连接电极CNE上形成第一绝缘层IL1，其中，第一绝缘层IL1可以暴露连接电极CNE的一部分。在形成第一绝缘层IL1之后，可以在第一绝缘层IL1上形成导电层CDL。
在形成导电层CDL之后，可以在导电层CDL上形成第一绝缘材料层IMLa。在形成第一绝缘材料层IMLa之后，可以通过使用第一狭缝掩模M1部分地去除第一绝缘材料层IMLa。
如图17和图18中所示，第一狭缝掩模M1可以包括多个第一狭缝Sl1和多个第二狭缝Sl2。多个第一狭缝Sl1可以形成在与第一发射区域EA1和第二发射区域EA2对应的位置(例如，第一区AR1)中，并且多个第二狭缝Sl2可以形成在与第三发射区域EA3对应的位置(例如，第二区AR2)中。
根据一些实施例，多个第一狭缝Sl1中的每一个的长度方向可以是第一方向(例如，±y方向)，并且多个第二狭缝Sl2中的每一个的长度方向可以是第二方向(例如，±x方向)。
尽管在图18中示出了多个第一狭缝Sl1中的每一个的长度方向与多个第二狭缝Sl2中的每一个的长度方向不同，但是根据一些实施例，多个第一狭缝Sl1中的每一个的长度方向可以与多个第二狭缝Sl2中的每一个的长度方向相同。
再次参考图17，可以经由调整通过形成在第一狭缝掩模M1中的第一狭缝Sl1和第二狭缝Sl2施加到第一绝缘材料层IMLa的曝光量来部分地去除第一绝缘材料层IMLa。作为示例，可以部分地去除第一绝缘材料层IMLa的与图18中所示的第一发射区域EA1和第二发射区域EA2对应的第一部分IML1a，并且可以通过使用第一狭缝掩模M1部分地去除第一绝缘材料层IMLa的与第三发射区域EA3(见图18)对应的第二部分IML1b。
尽管在图17中示出了第一绝缘材料层IMLa包括正型光致抗蚀剂作为示例，但是第一绝缘材料层IMLa可以包括负型光致抗蚀剂。与第一绝缘材料层IMLa包括正型光致抗蚀剂的情况相反，在这种情况下，第一绝缘材料层IMLa的曝光区在显影工艺之后保留。
参考图19并且结合图17和图18，可以通过部分地去除第一绝缘材料层IMLa来形成第(2-1)绝缘层ILa。如上所述，可以经由通过使用第一狭缝掩模M1部分地去除第一绝缘材料层IMLa的与第一发射区域EA1和第二发射区域EA2对应的第一部分IML1a并且部分地去除第一绝缘材料层IMLa的与第三发射区域EA3对应的第二部分IML1b来形成第(2-1)绝缘层ILa。因为第一绝缘材料层IMLa的其上表面被定位在第一绝缘材料层IMLa下面的导电层CDL弯折的第一部分IML1a以及第一绝缘材料层IMLa的第二部分IML1b被部分地去除，所以第(2-1)绝缘层ILa的平坦度可以改善。
在形成第(2-1)绝缘层ILa之后，可以在第(2-1)绝缘层ILa上形成第二绝缘材料层IMLb。在形成第二绝缘材料层IMLb之后，可以通过使用第二狭缝掩模M2部分地去除第二绝缘材料层IMLb。
如图19和图20中所示，第二狭缝掩模M2可以包括多个第三狭缝Sl3。多个第三狭缝Sl3可以形成在与第一发射区域EA1和第二发射区域EA2对应的位置(例如，第三区AR3)中。
根据一些实施例，图18中所示的多个第一狭缝Sl1中的每一个的宽度w1可以与多个第三狭缝Sl3中的每一个的宽度w3不同。作为示例，多个第一狭缝Sl1中的每一个的宽度w1可以大于多个第三狭缝Sl3中的每一个的宽度w3。根据一些实施例，多个第一狭缝Sl1中的每一个的宽度w1可以与多个第三狭缝Sl3中的每一个的宽度w3基本上相同。
根据一些实施例，第一狭缝Sl1的数量可以与第三狭缝Sl3的数量不同。根据一些实施例，第一狭缝Sl1的数量可以等于第三狭缝Sl3的数量。
再次参考图19，可以经由调整通过形成在第二狭缝掩模M2中的第三狭缝Sl3施加到第二绝缘材料层IMLb的曝光量来部分地去除第二绝缘材料层IMLb。作为示例，可以通过使用第二狭缝掩模M2部分地去除第二绝缘材料层IMLb的与图20中所示的第一发射区域EA1和第二发射区域EA2对应的第一部分IML2a。
尽管在图19中示出了第二绝缘材料层IMLb包括正型光致抗蚀剂作为示例，但是第二绝缘材料层IMLb可以包括负型光致抗蚀剂。与第二绝缘材料层IMLb包括正型光致抗蚀剂的情况相反，在这种情况下，第二绝缘材料层IMLb的曝光区在显影工艺之后保留。
此外，尽管在图19中示出了第二狭缝掩模M2不包括形成在与第三发射区域EA3(见图20)对应的位置中的狭缝，但是根据一些实施例，第二狭缝掩模M2可以包括形成在与第三发射区域EA3对应的位置中的狭缝。
此外，尽管在图17至图20中示出了使用第一狭缝掩模M1和第二狭缝掩模M2两者，但是第一狭缝掩模M1和第二狭缝掩模M2中的至少一者可以被省略。
此外，尽管在图17至图20中示出了在形成第二绝缘层IL2(见图21)时，通过使用狭缝掩模部分地去除用于形成第二绝缘层IL2的绝缘材料层，但是根据一些实施例，在形成第一绝缘层IL1时，可以通过使用狭缝掩模部分地去除用于形成第一绝缘层IL1的绝缘材料层。
参考图21并且结合图19和图20，可以通过部分地去除第二绝缘材料层IMLb来形成第(2-2)绝缘层ILb。因此，可以形成包括第(2-1)绝缘层ILa和第(2-2)绝缘层ILb的第二绝缘层IL2。可以经由通过使用第二狭缝掩模M2部分地去除第二绝缘材料层IMLb的与第一发射区域EA1和第二发射区域EA2对应的第一部分IML2a来形成第(2-2)绝缘层ILb。因为第二绝缘材料层IMLb的具有弯折的上表面的第一部分IML2a被部分地去除，所以第二绝缘层IL2的平坦度可以改善。
在形成第二绝缘层IL2之后，可以形成第一显示元件DE1、第三显示元件DE3和像素限定层PDL，并且可以形成封装层300。
根据具有以上配置的一些实施例，可以实现包括具有改善的平坦度的绝缘层的显示设备以及制造显示设备的方法。然而，本公开的范围不受该效果的限制。
应当理解的是，本文中所描述的实施例应当仅在描述性意义上考虑，而不是出于限制的目的。每个实施例内的特征或方面的描述通常应当被认为可用于其它实施例中的其它类似特征或方面。尽管已经参照附图描述了一个或多个实施例，但是本领域普通技术人员将理解的是，可以在不脱离如由所附权利要求及它们的等同物限定的精神和范围的情况下在这些实施例中进行形式和细节上的各种改变。

Claims (20)

1.一种显示设备，其特征在于，所述显示设备包括：
基底；
第一显示元件，所述第一显示元件具有配置为发射第一颜色的光的第一发射区域；
第一数据线和第二数据线，所述第一数据线和所述第二数据线在第一方向上延伸，并且与所述第一发射区域的至少一部分重叠；以及
第一辅助电极和第二辅助电极，所述第一辅助电极和所述第二辅助电极与所述第一发射区域的至少一部分重叠，并且被施加驱动电压，其中，所述第一辅助电极和所述第二辅助电极的长度方向是所述第一方向，并且
其中，所述第一数据线和所述第二数据线在所述第一辅助电极与所述第二辅助电极之间，所述第一辅助电极和所述第二辅助电极在与所述第一方向交叉的第二方向上彼此间隔开。
2.根据权利要求1所述的显示设备，其特征在于，所述第一数据线和所述第二数据线在所述基底与所述第一显示元件之间，并且所述第一辅助电极和所述第二辅助电极在所述基底与所述第一显示元件之间。
3.根据权利要求1或2所述的显示设备，其特征在于，所述显示设备还包括第一电源线和第二电源线，所述第一电源线和所述第二电源线在所述基底与所述第一显示元件之间，在所述第一方向上延伸，并且被施加所述驱动电压，
其中，所述第一数据线和所述第二数据线以及所述第一辅助电极和所述第二辅助电极在所述第一电源线与所述第二电源线之间，所述第一电源线和所述第二电源线在所述第二方向上彼此分开，
其中，所述第一辅助电极从所述第一电源线延伸，并且
其中，所述第二辅助电极从所述第二电源线延伸。
4.根据权利要求3所述的显示设备，其特征在于，所述显示设备还包括连接电极，所述连接电极在所述基底与所述第一数据线和所述第二数据线、所述第一辅助电极和所述第二辅助电极之间，并且具有与所述第一发射区域完全地重叠的区，并且
其中，所述连接电极将所述第一电源线连接到所述第二电源线。
5.根据权利要求3所述的显示设备，其特征在于，所述显示设备还包括：
第二显示元件，所述第二显示元件具有配置为发射第二颜色的光的第二发射区域；以及
第三显示元件，所述第三显示元件具有配置为发射第三颜色的光的第三发射区域，
其中，所述第一电源线具有与所述第二发射区域完全地重叠的区，并且
其中，所述第二电源线具有与所述第三发射区域完全地重叠的区。
6.根据权利要求1或2所述的显示设备，其特征在于，所述显示设备还包括像素电路，所述像素电路在所述基底与所述第一显示元件之间，配置为通过所述第一数据线接收数据电压，以产生具有基于所述驱动电压和所述数据电压确定的大小的驱动电流，并且将所述驱动电流输出到所述第一显示元件。
7.根据权利要求1或2所述的显示设备，其特征在于，所述显示设备还包括第一电源线和第二电源线，所述第一电源线和所述第二电源线在所述基底与所述第一显示元件之间，在所述第一方向上延伸，并且被施加所述驱动电压，
其中，所述第一辅助电极具有第一端和第二端，并且所述第一端和所述第二端中的至少一者耦接到所述第一电源线，并且
其中，所述第二辅助电极具有第一端和第二端，并且所述第二辅助电极的所述第一端和所述第二端中的至少一者耦接到所述第二电源线。
8.根据权利要求1或2所述的显示设备，其特征在于，所述显示设备还包括：
第一绝缘层，所述第一绝缘层在所述基底与所述第一显示元件之间；以及
第二绝缘层，所述第二绝缘层在所述第一绝缘层与所述第一显示元件之间，
其中，所述第一数据线和所述第二数据线以及所述第一辅助电极和所述第二辅助电极在所述第一绝缘层与所述第二绝缘层之间，并且
其中，所述第一数据线的上表面与所述第二绝缘层的上表面之间的第一距离小于所述第一绝缘层的上表面与所述第二绝缘层的所述上表面之间的第二距离。
9.根据权利要求1或2所述的显示设备，其特征在于，所述显示设备还包括：
滤色器层，所述滤色器层在所述第一显示元件上并且与所述第一发射区域重叠；以及
光阻挡层，所述光阻挡层暴露所述滤色器层的至少一部分。
10.根据权利要求1或2所述的显示设备，其特征在于，所述第一辅助电极、所述第一数据线、所述第二数据线和所述第二辅助电极在所述第二方向上彼此间隔开，并且
其中，所述第一辅助电极与所述第一数据线之间的第一分离距离、所述第一数据线与所述第二数据线之间的第二分离距离以及所述第二辅助电极与所述第二数据线之间的第三分离距离相同。
11.根据权利要求1或2所述的显示设备，其特征在于，所述第一数据线和所述第二数据线中的每一者与所述第一辅助电极和所述第二辅助电极中的每一者具有相同的宽度。
12.根据权利要求1或2所述的显示设备，其特征在于，所述第一数据线和所述第二数据线中的每一者的宽度大于所述第一辅助电极和所述第二辅助电极中的每一者的宽度。
13.根据权利要求1或2所述的显示设备，其特征在于，所述显示设备还包括第三辅助电极和第四辅助电极，所述第三辅助电极和所述第四辅助电极在所述基底与所述第一显示元件之间，与所述第一发射区域的至少一部分重叠，并且被施加所述驱动电压，其中，所述第三辅助电极和所述第四辅助电极的长度方向是所述第一方向，
其中，所述第一数据线和所述第二数据线以及所述第一辅助电极和所述第二辅助电极在所述第三辅助电极与所述第四辅助电极之间，所述第三辅助电极和所述第四辅助电极在所述第二方向上彼此间隔开。
14.根据权利要求13所述的显示设备，其特征在于，所述第一辅助电极和所述第二辅助电极中的每一者的宽度大于所述第三辅助电极和所述第四辅助电极中的每一者的宽度。
15.根据权利要求1或2所述的显示设备，其特征在于，所述第一辅助电极和所述第一数据线相对于穿过所述第一发射区域的中心部分的对称线分别与所述第二辅助电极和所述第二数据线对称。
16.一种显示设备，其特征在于，所述显示设备包括：
基底；
电源线，所述电源线在第一方向上延伸；以及
多个第一显示元件，所述多个第一显示元件在所述电源线上，并且各自具有发射第一颜色的光的第一发射区域，
其中，所述电源线具有分别与所述多个第一发射区域完全地重叠的多个第一重叠部分。
17.根据权利要求16所述的显示设备，其特征在于，所述显示设备还包括：
多个第一像素电路，所述多个第一像素电路在所述基底上布置在所述第一方向上，并且电连接到所述多个第一显示元件；
多个第二像素电路，所述多个第二像素电路与所述多个第一像素电路在所述基底上交替地布置在所述第一方向上；以及
多个第二显示元件，所述多个第二显示元件与所述多个第一显示元件在所述电源线上交替地布置在所述第一方向上，所述多个第二显示元件电连接到所述多个第二像素电路，并且各自具有发射第二颜色的光的第二发射区域，
其中，所述电源线配置为将驱动电压传送到所述多个第一像素电路，并且
其中，所述电源线配置为将所述驱动电压传送到所述多个第二像素电路，并且具有分别与所述多个第二发射区域完全地重叠的多个第二重叠部分。
18.根据权利要求17所述的显示设备，其特征在于，所述显示设备还包括绝缘层，所述绝缘层在所述基底与所述电源线之间，
其中，所述电源线具有多个孔，所述多个孔在第一显示元件与第二显示元件之间并且暴露所述绝缘层的一部分，其中，在所述多个第一显示元件和所述多个第二显示元件之中，所述第一显示元件和所述第二显示元件在所述第一方向上彼此相邻。
19.根据权利要求18所述的显示设备，其特征在于，所述显示设备还包括：
多个第三像素电路，所述多个第三像素电路在所述基底上布置在所述第一方向上；以及
多个第三显示元件，所述多个第三显示元件布置在所述第一方向上，电连接到所述多个第三像素电路，并且各自具有发射第三颜色的光的第三发射区域，
其中，所述电源线配置为将所述驱动电压传送到所述多个第三像素电路，并且
其中，所述多个孔在与所述第一方向交叉的第二方向上与所述多个第三显示元件相邻。
20.根据权利要求19所述的显示设备，其特征在于，所述显示设备还包括多个辅助电极，所述多个辅助电极从所述电源线延伸并且各自与所述多个第三发射区域的至少一部分重叠。
CN202223161920.0U 2021-12-07 2022-11-28 显示设备 Active CN219305333U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0174012 2021-12-07
KR1020210174012A KR20230086011A (ko) 2021-12-07 2021-12-07 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN219305333U true CN219305333U (zh) 2023-07-04

Family

ID=86607321

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202223161920.0U Active CN219305333U (zh) 2021-12-07 2022-11-28 显示设备
CN202211512549.XA Pending CN116249385A (zh) 2021-12-07 2022-11-28 显示设备和制造显示设备的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211512549.XA Pending CN116249385A (zh) 2021-12-07 2022-11-28 显示设备和制造显示设备的方法

Country Status (3)

Country Link
US (1) US20230180555A1 (zh)
KR (1) KR20230086011A (zh)
CN (2) CN219305333U (zh)

Also Published As

Publication number Publication date
KR20230086011A (ko) 2023-06-15
CN116249385A (zh) 2023-06-09
US20230180555A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
KR20200066502A (ko) 표시 패널
CN117202699A (zh) 显示面板和显示设备
CN113257861A (zh) 显示装置
KR102591761B1 (ko) 플렉서블 표시 장치
KR20210087611A (ko) 표시 장치
US20230006025A1 (en) Display apparatus
CN216749904U (zh) 显示装置
CN112909047A (zh) 显示装置
CN218388533U (zh) 显示设备
CN219305333U (zh) 显示设备
CN117062473A (zh) 显示面板和包括该显示面板的显示设备
KR20200059880A (ko) 전계발광 표시장치 및 이의 제조방법
US11765953B2 (en) Display apparatus including overlapping elements
US20240099077A1 (en) Display apparatus
US20240164177A1 (en) Display device and manufacturing method of the same
CN218353027U (zh) 显示设备
US20230137236A1 (en) Display apparatus and method of manufacturing the same
EP4231805A1 (en) Display apparatus and method of manufacturing the same
US20230329072A1 (en) Display device and electronic device including the same
CN118695702A (zh) 显示装置
US20230403879A1 (en) Display device
KR20230117010A (ko) 표시 장치
KR20230049189A (ko) 표시 장치 및 그 제조 방법
KR20240091396A (ko) 표시 장치
KR20230111657A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant