CN218976908U - 差分电路板及通信模组 - Google Patents
差分电路板及通信模组 Download PDFInfo
- Publication number
- CN218976908U CN218976908U CN202222705151.XU CN202222705151U CN218976908U CN 218976908 U CN218976908 U CN 218976908U CN 202222705151 U CN202222705151 U CN 202222705151U CN 218976908 U CN218976908 U CN 218976908U
- Authority
- CN
- China
- Prior art keywords
- sub
- pad
- circuit board
- differential circuit
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本申请提出了一种差分电路板及通信模组。该差分电路板包括数量相等的至少一组差分信号线和至少一零欧姆电阻,差分信号线和零欧姆电阻一一对应连接,差分信号线包括第一信号线和第二信号线,零欧姆电阻并联于第一信号线和第二信号线之间。本申请可以节省差分信号线连接的零欧姆电阻占用的布件空间,减少零欧姆电阻的数量以降低成本,以及控制零欧姆电阻封装件的尺寸,使其有利于测试,降低造成短路甚至烧坏器件的风险。
Description
技术领域
本申请涉及电路板技术领域,具体涉及一种差分电路板及通信模组。
背景技术
差分电路板是一种具有差分电路或者说可传输差分信号的电路板,其设置有至少一组差分信号线,每组差分信号线包括两条信号线。为了方便测试与调试,对于每组差分信号线,现有技术为其两条信号线分别串联一颗零欧姆电阻,以便于在该零欧姆电阻所在位置对差分信号进行插针检测。若差分信号线越多,则需要串联的零欧姆电阻越多。但对于布件空间较小的电路板,例如手机类主板,串联的零欧姆电阻较多,则占用的布件空间较大,不利于电路板的布局设计。如果为了节省布件空间而将相邻零欧姆电阻之间的距离设置较小,使得在电路板上封装相邻零欧姆电阻的元件(又称电阻封装件)过小,则不仅不便于硬件调试和测量信号,而且容易造成短路甚至烧坏器件的风险。
实用新型内容
鉴于此,本申请提供一种差分电路板及通信模组,可以改善差分信号线连接的零欧姆电阻过多占用布件空间、零欧姆电阻数量较多、以及电阻封装件较小导致的不利于测试及容易造成短路甚至烧坏器件的问题。
本申请提供的一种差分电路板,包括数量相等的至少一组差分信号线和至少一零欧姆电阻,所述差分信号线和所述零欧姆电阻一一对应连接,所述差分信号线包括第一信号线和第二信号线,所述零欧姆电阻并联于所述第一信号线和所述第二信号线之间。
可选地,所述差分电路板包括第一焊盘、第二焊盘和第三焊盘;所述第一焊盘包括相对设置的第一子焊盘和第二子焊盘,所述第一信号线的一部分与所述第一子焊盘连接,另一部分与所述第二子焊盘连接;所述第二焊盘包括相对设置的第三子焊盘和第四子焊盘,所述第二信号线的一部分与所述第三子焊盘连接,另一部分与所述第四子焊盘连接;所述第三焊盘包括相对设置的第五子焊盘和第六子焊盘,所述第五子焊盘与所述第一子焊盘和所述第二子焊盘电连接;所述第六子焊盘与所述第三子焊盘和所述第四子焊盘电连接;所述零欧姆电阻的两个引脚分别与所述第五子焊盘和所述第六子焊盘焊接。
可选地,所述第一焊盘和所述第二焊盘位于所述差分电路板的第一走线层,所述第三焊盘位于所述差分电路板的第二走线层,所述第一走线层和所述第二走线层之间至少设置有一绝缘层;所述差分电路板还包括第一跳线和第二跳线;所述第一跳线贯穿所述绝缘层并将所述第一子焊盘和所述第二子焊盘分别与所述第五子焊盘电连接;所述第二跳线贯穿所述绝缘层并将所述第三子焊盘和所述第四子焊盘分别与所述第六子焊盘电连接。
可选地,所述第五子焊盘和所述第六子焊盘沿第一方向相对设置,所述第一子焊盘和所述第二子焊盘沿第二方向相对设置,所述第三子焊盘和所述第四子焊盘沿所述第二方向相对设置,所述第一方向和所述第二方向相垂直。
可选地,所述第一子焊盘、所述第二子焊盘、所述第三子焊盘和所述第四子焊盘均具有第一面积,所述第五子焊盘和所述第六子焊盘均具有第二面积;所述第二面积大于所述第一面积。
可选地,沿所述差分电路板的厚度方向,所述第五子焊盘的正投影与所述第一子焊盘和所述第二子焊盘的正投影均部分重叠,所述第六子焊盘的正投影与所述第三子焊盘和所述第四子焊盘的正投影均部分重叠。
可选地,所述第一焊盘和所述第二焊盘相邻设置且在所述差分电路板上占据一整片的贴装区域;沿所述差分电路板的厚度方向,所述零欧姆电阻的正投影落于所述贴装区域的正投影内。
可选地,沿所述差分电路板的厚度方向,所述第五子焊盘、所述第一子焊盘和所述第二子焊盘的正投影未重叠,所述第六子焊盘、所述第三子焊盘和所述第四子焊盘的正投影未重叠。
可选地,所述差分电路板包括PCB电路板或者柔性电路板。
本申请提供的一种通信模组,包括如前任一项差分电路板。
如上所述,本申请的零欧姆电阻并联于差分信号线的两条信号线之间,实现每一组差分信号线仅连接一个零欧姆电阻,相比较于现有技术中每一组差分信号线连接两个零欧姆电阻,减少了零欧姆电阻的数量,可以降低成本,以及节省零欧姆电阻占用的布件空间,另外可以在相同的布件空间内增大零欧姆电阻之间的距离,以此控制零欧姆电阻封装件的尺寸,使其不至于过小,从而有利于相应测试,以及降低由此造成的短路甚至烧坏器件的风险。
附图说明
图1为本申请实施例提供的一种差分电路板的结构示意图;
图2为本申请一实施例的零欧姆电阻在差分电路板上的设置示意图;
图3为图2所示的第三焊盘在差分电路板上的设置示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合具体实施例及相应的附图,对本申请的技术方案进行清楚地描述。显然,下文所描述实施例仅是本申请的一部分实施例,而非全部的实施例。在不冲突的情况下,下述各个实施例及其技术特征可相互组合,且亦属于本申请的技术方案。
应理解,在本申请实施例的描述中,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅为便于描述本申请相应实施例的技术方案和简化描述,而非指示或暗示装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
请参阅图1所示,为本申请实施例提供的一种差分电路板1,既可以为PCB电路板也可以为柔性电路板(FPC),差分电路板1可以连接第一元件21和第二元件21,适用于两者之间传输差分信号的场景,第一元件21可以为CPU等处理器,第二元件21包括但不限于LCD、摄像机等。差分电路板1包括至少一组差分信号线和至少一零欧姆电阻,差分信号线的数量和零欧姆电阻的数量相等,且差分信号线和零欧姆电阻一一对应连接。由于一组差分信号线包括两条信号线,分别称为第一信号线和第二信号线,因此一个零欧姆电阻与对应的两条信号线(即第一信号线和第二信号线)连接。
例如,图1中示出了四组差分信号线,第一组差分信号线包括信号线Data0_P和信号线Data0_M,第二组差分信号线包括信号线Data1_P和信号线Data1_M,第三组差分信号线包括信号线Data2_P和信号线Data2_M,第四组差分信号线包括信号线Data3_P和信号线Data3_M。对应地,差分电路板1设置四个零欧姆电阻,分别依次为R1、R2、R3和R4。
每一零欧姆电阻并联于对应差分信号线的第一信号线和第二信号线之间。如图1所示,零欧姆电阻R1并联于信号线Data0_P和信号线Data0_M之间,零欧姆电阻R2并联于信号线Data1_P和信号线Data1_M之间,零欧姆电阻R3并联于信号线Data2_P和信号线Data2_M之间,零欧姆电阻R4并联于信号线Data3_P和信号线Data3_M之间。应该理解的是,图1所示的差分信号线和零欧姆电阻的数量仅为示例性展示,并非予以限定。
零欧姆电阻R1、R2、R3和R4又称跨接电阻,作用包括但不限于信号测试、电流测试等。例如,测试设备的一探针可以与信号线Data0_P和第一元件21的接口电连接,测试设备的另一探针可以与信号线Data0_M和第二元件22的接口电连接,于此在两个探针之间形成测试通路,此时第一元件21不发送差分信号,而由测试设备模拟产生差分信号,进行对应测试。
本申请的零欧姆电阻并联于每组差分信号线的两条信号线之间,实现每一组差分信号线仅连接一个零欧姆电阻,相比较于现有技术中每一组差分信号线连接两个零欧姆电阻,减少了零欧姆电阻的数量,可以降低成本,以及节省零欧姆电阻占用的布件空间,另外可以在相同的布件空间内增大零欧姆电阻之间的距离,以此控制零欧姆电阻封装件的尺寸,使其不至于过小,从而有利于相应测试,以及降低由此造成的短路甚至烧坏器件的风险。
在每组差分信号线中,用于传输差分信号P的信号线Data X_P和传输差分信号M的信号线Data X_M(X为0或正整数)中的一者为第一信号线,另一者为第二信号线。为便于描述,下文以信号线Data X_P为第一信号线、信号线Data X_M为第二信号线为例,进行实施例的描述。
图2为本申请一实施例的零欧姆电阻在差分电路板上的设置示意图。参阅图1和图2,差分电路板1包括第一焊盘11、第二焊盘12和第三焊盘13。第一焊盘11和第二焊盘12分别与第一信号线和第二信号线连接,实现各自连接信号线的导通。第三焊盘13用于零欧姆电阻与差分信号线的并联。
第一焊盘11包括相对设置的第一子焊盘111和第二子焊盘112,第一信号线的一部分与第一子焊盘111连接,另一部分与第二子焊盘112连接。
第二焊盘12包括相对设置的第三子焊盘121和第四子焊盘122,第二信号线的一部分与第三子焊盘121连接,另一部分与第四子焊盘122连接。
请参阅图2和图3,第三焊盘13包括相对设置的第五子焊盘131和第六子焊盘132,第五子焊盘131与第一子焊盘111和第二子焊盘112电连接;第六子焊盘132与第三子焊盘121和第四子焊盘122电连接。
零欧姆电阻Rx的两个引脚分别与第五子焊盘131和第六子焊盘132焊接,于此实现零欧姆电阻Rx并联于对应的第一信号线和第二信号线之间。
在一场景中,第一焊盘11和第二焊盘12可以为现有技术中分别用于差分信号线的两条信号线串联零欧姆电阻的引脚,或者是用于与零欧姆电阻的引脚实现电连接的焊盘。在现有技术中,第一子焊盘111和第二子焊盘112分别与一零欧姆电阻焊接,第三子焊盘121和第四子焊盘122分别与另一零欧姆电阻焊接。而本申请实施例无需重新设计焊盘排布,只需在现有焊盘设计基础上,利用第三焊盘13与一零欧姆电阻Rx焊接即可,成本较低。
需要说明的是,第三焊盘13的两个子焊盘--第五子焊盘131和第六子焊盘132,可以具体表现为零欧姆电阻Rx的两个引脚,于此节省焊盘数量。
在实际场景中,上述焊盘与零欧姆电阻Rx之间可以采用跳线方式进行电连接。例如,请参阅图2所示,第一焊盘11和第二焊盘12位于差分电路板1的第一走线层,第三焊盘13位于差分电路板1的第二走线层,第一走线层和第二走线层之间至少设置有一绝缘层(图未示出)。差分电路板1还包括第一跳线14和第二跳线15;第一跳线14贯穿绝缘层并将第一子焊盘111和第二子焊盘112分别与第五子焊盘131电连接;第二跳线15贯穿绝缘层并将第三子焊盘121和第四子焊盘122分别与第六子焊盘132电连接。
可选地,第五子焊盘131和第六子焊盘132可以沿第一方向x相对设置,第一子焊盘111和第二子焊盘112沿第二方向y相对设置,第三子焊盘121和第四子焊盘122也沿第二方向y相对设置,第一方向x和第二方向y相垂直。于此,零欧姆电阻Rx的长度方向与第一方向x平行,宽度较大的零欧姆电阻Rx可以容纳于在第二方向y上第一焊盘11和第二焊盘12所占尺寸。
第一子焊盘111、第二子焊盘112、第三子焊盘121和第四子焊盘122均具有第一面积,第五子焊盘131和第六子焊盘132均具有第二面积,可选地,第二面积大于第一面积。即,零欧姆电阻Rx可以具有较大的与差分信号线连接的面积,不仅可以提高电连接稳定性,而且可以降低电阻损耗。
另外,沿差分电路板1的厚度方向,第五子焊盘131的正投影与第一子焊盘111和第二子焊盘112的正投影均部分重叠,第六子焊盘132的正投影与第三子焊盘121和第四子焊盘122的正投影均部分重叠,不仅可以降低跳线(即第一跳线14和第二跳线15)长度,而且可以将零欧姆电阻Rx限定于现有零欧姆电阻所设置的区域内,无需重新为零欧姆电阻Rx设计布件空间,可以降低零欧姆电阻Rx在差分电路板1上所占的布件空间。
当然,在其他场景中,沿差分电路板1的厚度方向,第五子焊盘131、第一子焊盘111和第二子焊盘112的正投影未重叠,第六子焊盘132、第三子焊盘121和第四子焊盘122的正投影未重叠。本场景中可以通过上述跳线实现所述未重叠设置,有利于第五子焊盘131和第六子焊盘132的灵活设置,实现零欧姆电阻Rx在差分电路板1上的适应性灵活排布。
在一些场景中,基于差分信号线的两条信号线相邻设置,第一焊盘11和第二焊盘12可以相邻设置且在差分电路板1上占据一整片的贴装区域Z0,例如图2中矩形虚线框限定的区域,所谓一整片的贴装区域Z0可理解为:任意两个子焊盘之间未设置其他电子元器件,任意两个子焊盘之间连线后围成多边形(例如矩形或圆形等)闭环区域。沿差分电路板1的厚度方向,零欧姆电阻Rx的正投影落于该贴装区域Z0的正投影内,节省零欧姆电阻Rx占用的布件空间。另外可以在与现有技术相同的布件空间内增大零欧姆电阻Rx之间的距离,以此控制零欧姆电阻Rx封装件的尺寸,使其不至于过小,从而有利于相应测试,以及降低由此造成的短路甚至烧坏器件的风险。
应理解,差分电路板1还包括其他必要结构元件,本申请实施例不予以一一列出。例如,差分电路板1还可以包括基底、布线层和封装层;基底的结构可以根据差分电路板1的类型适应性而定,例如,差分电路板1可以为PCB(Printed Circuit Board,印刷电路板)等刚性电路板,则基板为PCB的刚性衬底,或者差分电路板1为FPC(Flexible PrintedCircuit,柔性电路板),则基底为FPC的柔性衬底。布线层设置于基底和封装层之间,布线层可以为一层或多层,每一布线层设置有差分电路板1的走线,相邻布线层之间设置有绝缘层,用以实现相邻布线层之间的电气绝缘。走线可以为包括但不限于上述差分信号线,采用蚀刻或印刷等方式形成。封装层用于覆盖并保护布线层。基底、布线层和封装层属于差分电路板1的主体,主体上贴装有电子元器件,例如电容、电阻、通信元件、控制单元(例如芯片)中的至少一种,走线与对应的电子元器件电连接以实现对应的功能。
本申请实施例还提供一种通信模组,包括适应的通信类电子元器件、以及如上述任一实施例的差分电路板1,差分电路板1可以设置于通信模组对应的主板上,也可以通过模块或单元的方式设置于通信模组中。因此通信模组可以产生对应实施例的差分电路板1具有的有益效果。
通信模组可以适用于各类通信终端,包括诸如手机、平板电脑、笔记本电脑、掌上电脑、个人数字助理(Personal Digital Assistant,PDA)、便捷式媒体播放器(PortableMedia Player,PMP)、导航装置、可穿戴设备、智能手环、计步器等移动终端,以及诸如数字TV、广播、台式计算机等固定终端。
以上所述仅为本申请的部分实施例,并非因此限制本申请的专利范围,对于本领域普通技术人员而言,凡是利用本说明书及附图内容所作的等效结构变换,均同理包括在本申请的专利保护范围内。
尽管本文采用术语“第一、第二”等描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。另外,单数形式“一”、“一个”和“该”旨在也包括复数形式。术语“或”和“和/或”被解释为包括性的,或意味着任一个或任何组合。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时,才会出现该定义的例外。
Claims (10)
1.一种差分电路板,其特征在于,所述差分电路板包括数量相等的至少一组差分信号线和至少一零欧姆电阻,所述差分信号线和所述零欧姆电阻一一对应连接,所述差分信号线包括第一信号线和第二信号线,所述零欧姆电阻并联于所述第一信号线和所述第二信号线之间。
2.根据权利要求1所述的差分电路板,其特征在于,所述差分电路板包括第一焊盘、第二焊盘和第三焊盘;
所述第一焊盘包括相对设置的第一子焊盘和第二子焊盘,所述第一信号线的一部分与所述第一子焊盘连接,另一部分与所述第二子焊盘连接;
所述第二焊盘包括相对设置的第三子焊盘和第四子焊盘,所述第二信号线的一部分与所述第三子焊盘连接,另一部分与所述第四子焊盘连接;
所述第三焊盘包括相对设置的第五子焊盘和第六子焊盘,所述第五子焊盘与所述第一子焊盘和所述第二子焊盘电连接;所述第六子焊盘与所述第三子焊盘和所述第四子焊盘电连接;所述零欧姆电阻的两个引脚分别与所述第五子焊盘和所述第六子焊盘焊接。
3.根据权利要求2所述的差分电路板,其特征在于,
所述第一焊盘和所述第二焊盘位于所述差分电路板的第一走线层,所述第三焊盘位于所述差分电路板的第二走线层,所述第一走线层和所述第二走线层之间至少设置有一绝缘层;
所述差分电路板还包括第一跳线和第二跳线;
所述第一跳线贯穿所述绝缘层并将所述第一子焊盘和所述第二子焊盘分别与所述第五子焊盘电连接;所述第二跳线贯穿所述绝缘层并将所述第三子焊盘和所述第四子焊盘分别与所述第六子焊盘电连接。
4.根据权利要求2所述的差分电路板,其特征在于,所述第五子焊盘和所述第六子焊盘沿第一方向相对设置,所述第一子焊盘和所述第二子焊盘沿第二方向相对设置,所述第三子焊盘和所述第四子焊盘沿所述第二方向相对设置,所述第一方向和所述第二方向相垂直。
5.根据权利要求2所述的差分电路板,其特征在于,所述第一子焊盘、所述第二子焊盘、所述第三子焊盘和所述第四子焊盘均具有第一面积,所述第五子焊盘和所述第六子焊盘均具有第二面积;所述第二面积大于所述第一面积。
6.根据权利要求5所述的差分电路板,其特征在于,沿所述差分电路板的厚度方向,所述第五子焊盘的正投影与所述第一子焊盘和所述第二子焊盘的正投影均部分重叠,所述第六子焊盘的正投影与所述第三子焊盘和所述第四子焊盘的正投影均部分重叠。
7.根据权利要求2至6中任一项所述的差分电路板,其特征在于,所述第一焊盘和所述第二焊盘相邻设置且在所述差分电路板上占据一整片的贴装区域;沿所述差分电路板的厚度方向,所述零欧姆电阻的正投影落于所述贴装区域的正投影内。
8.根据权利要求2至6中任一项所述的差分电路板,其特征在于,沿所述差分电路板的厚度方向,所述第五子焊盘、所述第一子焊盘和所述第二子焊盘的正投影未重叠,所述第六子焊盘、所述第三子焊盘和所述第四子焊盘的正投影未重叠。
9.根据权利要求1所述的差分电路板,其特征在于,所述差分电路板包括PCB电路板或者柔性电路板。
10.一种通信模组,其特征在于,所述通信模组包括如上述权利要求1至9中任一项所述的差分电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222705151.XU CN218976908U (zh) | 2022-10-13 | 2022-10-13 | 差分电路板及通信模组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222705151.XU CN218976908U (zh) | 2022-10-13 | 2022-10-13 | 差分电路板及通信模组 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218976908U true CN218976908U (zh) | 2023-05-05 |
Family
ID=86154810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222705151.XU Active CN218976908U (zh) | 2022-10-13 | 2022-10-13 | 差分电路板及通信模组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218976908U (zh) |
-
2022
- 2022-10-13 CN CN202222705151.XU patent/CN218976908U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7285729B2 (en) | Printed circuit board | |
CN112435619B (zh) | 显示模组及显示模组的测试方法 | |
US5923529A (en) | Card slot unit for a personal computer | |
CN111511100B (zh) | 柔性电路板及制作方法、电子装置模组及电子装置 | |
US11765828B2 (en) | Flexible printed circuit and manufacturing method thereof, electronic device module and electronic device | |
CN103325742A (zh) | 半导体封装基板以及半导体封装结构 | |
JPH10190204A (ja) | トランジスタ/抵抗器用のプリント回路板 | |
CN109041418B (zh) | 一种电路板结构及电子设备 | |
TWI566651B (zh) | 電性連接組件及其檢測方法 | |
US20130277095A1 (en) | Double-side-conducting flexible-circuit flat cable with cluster section | |
CN218976908U (zh) | 差分电路板及通信模组 | |
WO2020156595A9 (zh) | 柔性电路板及制作方法、显示装置、电路板结构及其显示面板 | |
CN218071929U (zh) | 可兼容电路板及通信模组 | |
CN113179579A (zh) | 电路板和电子设备 | |
CN218975814U (zh) | 非对称式转接件及通信模组 | |
US10470308B1 (en) | Printed circuit board assembly and electronic device using the same | |
CN105430891B (zh) | 柔性线路板及移动终端 | |
CN216291564U (zh) | 一种柔性电路板及其电子设备 | |
CN219068491U (zh) | 一种嵌套型印制电路板 | |
CN115311949B (zh) | 绑定结构、显示模组和电子设备 | |
CN214708142U (zh) | 控制电路基板 | |
JP5148078B2 (ja) | 回路モジュール及び電子機器 | |
CN113133199A (zh) | 印刷电路板结构及具有印刷电路板结构的电子装置 | |
CN108174504B (zh) | 一种pcb电路板 | |
CN113009740B (zh) | 显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |