CN218918842U - 一种降低翘曲的扇出型板级封装结构和电子设备 - Google Patents
一种降低翘曲的扇出型板级封装结构和电子设备 Download PDFInfo
- Publication number
- CN218918842U CN218918842U CN202222656331.3U CN202222656331U CN218918842U CN 218918842 U CN218918842 U CN 218918842U CN 202222656331 U CN202222656331 U CN 202222656331U CN 218918842 U CN218918842 U CN 218918842U
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- cooling groove
- fan
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种降低翘曲的扇出型板级封装结构和电子设备,封装结构包括:第一塑封层;芯片,设置于所述第一塑封层内;所述第一塑封层背面设置有若干第一冷却槽体和若干第二冷却槽体,所述第一冷却槽体位于芯片侧面的外侧,所述第二冷却槽体位于芯片背面的下侧。在本实用新型中,第二冷却槽体的产生不仅相当于去除更多第一塑封层的塑封料以降低应力从而减小整体的封装翘曲,并且进一步改善了芯片与第一塑封层之间产生的翘曲、即解决第一注塑层与芯片的热膨胀系数不匹配的问题,最终使得封装产品的翘曲大大降低。
Description
技术领域
本实用新型涉及晶圆制造领域,尤其涉及一种降低翘曲的扇出型板级封装结构和电子设备。
背景技术
从晶圆代工厂、封装厂到IC设计公司和系统厂商,都开始将先进封装作为突破摩尔定律的一个方向。先进封装作为晶圆制造的后道工序,在持续压缩芯片体积、提高加工效率、提高设计效率和减少设计成本方面不断发挥重要作用。相比于传统封装,先进封装具有提升芯片功能密度、缩短互联长度和进行系统重构三大功能。这其中,RDL(Re-distributedlayer,重布线层)技术的运用功不可没。也正是这项技术的兴起,使得封装厂得以在扇出型封装技术上与晶圆厂一较高下。扇出型封装又分为扇出型晶圆级封装(Fan-OutWaferLevel Packaging;FOWLP),以及扇出型面板级封装(Fan-OutPanelLevelPackaging;FOPLP)。
其中,FOPLP顾名思义就是把已知合格芯片KGD重排在一个板级大小的载体上进行整体封装后再切割,因为板的尺寸比晶圆大,一次可以封装更多芯片,所以理论上产能和成本都更有优势。但是对应地,由于封装时尺寸过大以及材料间的热膨胀(CTE)的不匹配,在封装工艺中,无法实现内部应力的平衡,最终导致注塑材料冷却过程中产生翘曲。
现有技术(申请号为CN201910446517.6的中国专利)公开了一种降低扇出型封装翘曲的方法,其在注塑材料一侧位置设有应力释放孔或者应力释放槽,实现了改善封装翘曲,减少封装内应力的目的,提高了封装质量与可靠性。但是其仅由于仅在芯片两侧开槽,其仅改善了注塑材料和基板之间的翘曲,而对于塑封材料与芯片之间产生的翘曲问题,改善效果并不明显。
因此,针对上述问题,提供一种降低翘曲的扇出型板级封装结构和电子设备,是本领域亟待解决的技术问题。
实用新型内容
本实用新型的目的在于克服现有技术的不足,提供一种降低翘曲的扇出型板级封装结构和电子设备。
本实用新型的目的是通过以下技术方案来实现的:
本实用新型的第一方面,提供一种降低翘曲的扇出型板级封装结构,包括:
第一塑封层;
芯片,设置于所述第一塑封层内;
所述第一塑封层背面设置有若干第一冷却槽体和若干第二冷却槽体,所述第一冷却槽体位于芯片侧面的外侧,所述第二冷却槽体位于芯片背面的下侧。
进一步地,所述封装结构还包括:
重布线子结构,位于所述第一塑封层正面和芯片正面的上方,与芯片正面电连接;
所述重布线子结构包括:
第一介质层,设置于第一塑封层和芯片上方,所述第一介质层上设置有通电通孔;
重布线层,设置于第一介质层上方,且通过所述通电通孔与所述芯片正面电连接;
外接焊球,设置于所述重布线层上方,且与所述重布线层连接。
进一步地,所述重布线子结构还包括:
第二介质层,位于所述第一介质层和所述重布线层上方,所述第二介质层上设置有焊球通孔。
进一步地,所述第一冷却槽体和第二冷却槽体均为盲孔。
进一步地,所述第一冷却槽体深度为所述第一塑封层高度的3/4至4/5之间。
进一步地,所述第二冷却槽体深度为芯片背面与第一塑封层背面距离的3/4至4/5之间。
进一步地,所述芯片正面与所述第一塑封层正面持平。
进一步地,所述封装结构还包括:
第二塑封层,位于所述第一塑封层背面,所述第二塑封层具有与第一冷却槽体和第二冷却槽体结构对应的凸棱。
进一步地,所述芯片高度不高于所述第一塑封层的高度的1/2。
本实用新型的第二方面,提供一种电子设备,包括所述的降低翘曲的扇出型板级封装结构。
本实用新型的有益效果是:
(1)在本实用新型的一示例性实施例中,第二冷却槽体的产生不仅相当于去除更多第一塑封层的塑封料以降低应力从而减小整体的封装翘曲,并且进一步改善了芯片与第一塑封层之间产生的翘曲、即解决第一注塑层与芯片的热膨胀系数不匹配的问题,最终使得封装产品的翘曲大大降低。
(2)在本实用新型的又一示例性实施例中,公开了重布线子结构的具体实现方式,其中第一介质层起到芯片与上方电气器件的绝缘和机械保护作用,重布线层起着在XY平面电气延伸和互联的作用,外接焊球起到封装结构与外面电路和或系统的电和或信号连接作用。
(3)在本实用新型的又一示例性实施例中,第二介质层设置于第一介质层和重布线层上方,不仅起到重布线层的电气隔离和机械保护,还通过焊球通孔的设置实现了对外接焊球的支撑。
(4)在本实用新型的又一示例性实施例中,为避免设备的断裂或者避免将芯片暴露,因此所述第一冷却槽体和第二冷却槽体均为盲孔。
(5)在本实用新型的又一示例性实施例中,芯片正面与所述第一塑封层正面持平,可以使得形成的封装结构具有较好的平整性,保证了封装结构的可靠性。
(6)在本实用新型的又一示例性实施例中,第二塑封层将第一塑封层的结构进一步封装,使得包括第二塑封层和第一塑封层的总体塑封层形成完整结构,并且第二塑封层可以对整个封装结构的高度进行控制。
(7)在本实用新型的又一示例性实施例中,芯片高度不高于所述第一塑封层的高度的1/2。由于后续会进行第二塑封层的制作,采用该种方式,可以减少第一塑封层材料的应用,减少成本。
附图说明
图1为本实用新型的一示例性实施例中提供的一种降低翘曲的扇出型板级封装结构的示意图;
图2为本实用新型的其中一示例性实施例中提供的重布线子结构的示意图;
图3为本实用新型的又一示例性实施例中提供的重布线子结构的示意图;
图4为本实用新型的一示例性实施例中提供的芯片正面与第一塑封层正面持平的制备步骤示意图;
图5为本实用新型的又一示例性实施例中提供的芯片正面与第一塑封层正面持平的制备步骤示意图;
图6为本实用新型的又一示例性实施例中提供的芯片正面与第一塑封层正面持平的制备步骤示意图;
图7为本实用新型的又一示例性实施例中提供的一种降低翘曲的扇出型板级封装结构的示意图;
图中,1-第一塑封层,101-第一冷却槽体,102-第二冷却槽体,2-芯片,3-重布线子结构,301-第一介质层,30101-通电通孔,302-重布线层,303-外接焊球,304-第二介质层,30401-焊球通孔,4-基板,5-第二塑封层,501-凸棱。
具体实施方式
下面结合附图对本实用新型的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,属于“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本申请可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。此外,属于“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
此外,下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参见图1,图1示出了本实用新型的一示例性实施例中提供一种降低翘曲的扇出型板级封装结构的示意图,包括:
第一塑封层1;
芯片2,设置于所述第一塑封层1内;
所述第一塑封层1背面设置有若干第一冷却槽体101和若干第二冷却槽体102,所述第一冷却槽体101位于芯片2侧面的外侧,所述第二冷却槽体102位于芯片2背面的下侧。
具体地,在本示例性实施例中,在第一塑封层1位于芯片2侧面的外侧的部分进行开槽得到若干第一冷却槽体101、以改善塑封层1的正面在制备过程中与后续拆卸的基板4之间产生的翘曲(与现有技术相同),同时还在第一塑封层1位于芯片2背面的下侧的部位进行开槽得到若干第二冷却槽体102。
相较于现有技术,第二冷却槽体102的产生不仅相当于去除更多第一塑封层1的塑封料以降低应力从而减小整体的封装翘曲,并且进一步改善了芯片2与第一塑封层1之间产生的翘曲、即解决第一注塑层1与芯片2的热膨胀系数不匹配的问题,最终使得封装产品的翘曲大大降低。
更为具体地,在封装工艺中,材料间的热膨胀CTE不匹配,使得封装结构加热后冷却的操作,温度变化导致第一塑封层1的接触面(正面)材料收缩不均匀,造成了翘曲现象。而在本示例性实施例中,对第一塑封层1开槽相当于去除开槽区域的塑封料,没有了塑封料,这块区域在封装工艺过程中自然不会对封装的翘曲产生影响,尤其是本示例性实施例在第一塑封层1位于芯片2背面的下侧的部位进行开槽得到若干第二冷却槽体102(即第一塑封层1与芯片2的接触位置的下方),使得第一注塑层1与芯片2部位的翘曲大大降低。
其中,需要说明的是,第一冷却槽体101和第二冷却槽体102改善翘曲的原理为阻断构成第一塑封层1的注塑材料在冷却收缩过程中的横向应力传递路径,达到控制内应力,进而减少封装结构翘曲。相较于现有技术,增加的第二冷却槽体102可以使得第一塑封层1横向应力传递路径阻断效果更好(整体阻断、以及芯片2背面下方的第一塑封层1的翘曲也减少)。
该示例性实施例的封装结构可以直接进行售卖、或者是作为中间结构进行后续进一步组装。
更优地,在一示例性实施例中,如图2所示,所述封装结构还包括:
重布线子结构3,位于所述第一塑封层1正面和芯片2正面的上方,与芯片2正面电连接;
如图2所示,所述重布线子结构3包括:
第一介质层301,设置于第一塑封层1和芯片2上方,所述第一介质层301上设置有通电通孔30101;
重布线层302,设置于第一介质层301上方,且通过所述通电通孔30101与所述芯片2正面电连接;
外接焊球303,设置于所述重布线层302上方,且与所述重布线层302连接。
具体地,在本示例性实施例中,第一介质层301设置于第一塑封层1和芯片2上方,起到芯片2与上方电气器件的绝缘和机械保护作用,同时第一介质层301提供通电通孔30101,实现芯片2与上方期间的电连接。
重布线层302起着在XY平面电气延伸和互联的作用,原来设计的芯片2线路接点位置(I/Opad)通过布线制程改变其接点位置,使芯片2能适用于不同的封装形式;而在如图2所示的示例性实施例中,首先通过通电通孔30101在Y平面进行电气延伸、之后在第一介质层301的X平面进行电器延伸,从而使得芯片2的接点延伸至第一介质层301上方。
外接焊球303设置于重布线层302的上方,起到本示例性实施例的封装结构与外面电路和或系统的电和或信号连接作用。
更优地,在一示例性实施例中,如图3所示,所述重布线子结构还包括:
第二介质层304,位于所述第一介质层301和所述重布线层302上方,所述第二介质层304上设置有焊球通孔30401。
具体地,在该示例性实施例中,所述第二介质层设置于第一介质层301和所述重布线层302上方,不仅起到重布线层302的电气隔离和机械保护,还通过焊球通孔30401的设置实现了对外接焊球303的支撑。
更优地,在一示例性实施例中,如图1~图3所示,所述第一冷却槽体101和第二冷却槽体102均为盲孔。
具体地,在该示例性实施例中,为避免设备的断裂或者避免将芯片2暴露,因此所述第一冷却槽体101和第二冷却槽体102均为盲孔。
更优地,在一示例性实施例中,如图1~图3所示,所述第一冷却槽体101深度为所述第一塑封层1高度的3/4至4/5之间。更优地,在一示例性实施例中,如图1~图3所示,所述第二冷却槽体102深度为芯片2背面与第一塑封层1背面距离的3/4至4/5之间。
具体地,为了使得冷却效果更好并保证封装结构的质量,限定了第一冷却槽体101和第二冷却槽体102的深度。
更优地,在一示例性实施例中,如图1~图3所示,所述芯片2正面与所述第一塑封层1正面持平。
具体地,在该示例性实施例中,芯片2正面与所述第一塑封层1正面持平,可以使得形成的封装结构具有较好的平整性,保证了封装结构的可靠性。
而当为了实现该技术手段,可以采用如下的制备方式:
首先,如图4所示,将芯片2正面安装在基板4上,进行第一塑封层1的制作;之后如图5所示,在第一塑封层1开槽,包括第一冷却槽体101和第二冷却槽体102(槽的数量和形貌不受限制);最后如图6所示,移除基板4翻面后芯片2正面与所述第一塑封层1正面持平,此时可以进行重布线子结构3的制作,得到如图1所示的封装结构。
更优地,在一示例性实施例中,如图7所示,所述封装结构还包括:
第二塑封层5,位于所述第一塑封层1背面,所述第二塑封层5具有与第一冷却槽体101和第二冷却槽体102结构对应的凸棱501。
具体地,在该示例性实施例中,第二塑封层5将第一塑封层1的结构进一步封装,使得包括第二塑封层5和第一塑封层1的总体塑封层形成完整结构(例如图7所示的平整支撑结构),并且第二塑封层5可以对整个封装结构的高度进行控制。
需要说明的是,在制备过程中,由于第一塑封层1的第一冷却槽体101和第二冷却槽体102形成肯定会在包括第二塑封层5和第一塑封层1的总体塑封层之前形成,因此由第一冷却槽体101和第二冷却槽体102达到的散热效果和改善翘曲效果已经达到,之后形成的总体塑封层不会对翘曲效果有影响。
在其中一示例性实施例中,第二塑封层5在如图5之后的开槽后的一段时间后在第一塑封层1上进行制作;而在又一示例性实施例中,也可以在如图2或图3所示的封装结构完成制备之后进行制作(即如图7所示)。无论采用哪种方式,都是在第一冷却槽体101和第二冷却槽体102开槽之后。
更优地,在一示例性实施例中,所述芯片2高度不高于所述第一塑封层1的高度的1/2。
具体地,在该示例性实施例中,由于后续会进行第二塑封层5的制作,采用该种方式,可以减少第一塑封层1材料的应用,即减少成本。
本实用新型的第二方面,提供一种电子设备,包括所述的降低翘曲的扇出型板级封装结构。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定,对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其他不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。
Claims (10)
1.一种降低翘曲的扇出型板级封装结构,包括:
第一塑封层;
芯片,设置于所述第一塑封层内;
其特征在于:
所述第一塑封层背面设置有若干第一冷却槽体和若干第二冷却槽体,所述第一冷却槽体位于芯片侧面的外侧,所述第二冷却槽体位于芯片背面的下侧。
2.根据权利要求1所述的一种降低翘曲的扇出型板级封装结构,其特征在于:所述封装结构还包括:
重布线子结构,位于所述第一塑封层正面和芯片正面的上方,与芯片正面电连接;所述重布线子结构包括:
第一介质层,设置于第一塑封层和芯片上方,所述第一介质层上设置有通电通孔;
重布线层,设置于第一介质层上方,且通过所述通电通孔与所述芯片正面电连接;
外接焊球,设置于所述重布线层上方,且与所述重布线层连接。
3.根据权利要求2所述的一种降低翘曲的扇出型板级封装结构,其特征在于:所述重布线子结构还包括:
第二介质层,位于所述第一介质层和所述重布线层上方,所述第二介质层上设置有焊球通孔。
4.根据权利要求1所述的一种降低翘曲的扇出型板级封装结构,其特征在于:所述第一冷却槽体和第二冷却槽体均为盲孔。
5.根据权利要求4所述的一种降低翘曲的扇出型板级封装结构,其特征在于:所述第一冷却槽体深度为所述第一塑封层高度的3/4至4/5之间。
6.根据权利要求4所述的一种降低翘曲的扇出型板级封装结构,其特征在于:所述第二冷却槽体深度为芯片背面与第一塑封层背面距离的3/4至4/5之间。
7.根据权利要求1所述的一种降低翘曲的扇出型板级封装结构,其特征在于:所述芯片正面与所述第一塑封层正面持平。
8.根据权利要求1或2所述的一种降低翘曲的扇出型板级封装结构,其特征在于:所述封装结构还包括:
第二塑封层,位于所述第一塑封层背面,所述第二塑封层具有与第一冷却槽体和第二冷却槽体结构对应的凸棱。
9.根据权利要求8所述的一种降低翘曲的扇出型板级封装结构,其特征在于:所述芯片高度不高于所述第一塑封层的高度的1/2。
10.一种电子设备,其特征在于:包括如权利要求1~9中任意一项所述的降低翘曲的扇出型板级封装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222656331.3U CN218918842U (zh) | 2022-10-09 | 2022-10-09 | 一种降低翘曲的扇出型板级封装结构和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222656331.3U CN218918842U (zh) | 2022-10-09 | 2022-10-09 | 一种降低翘曲的扇出型板级封装结构和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218918842U true CN218918842U (zh) | 2023-04-25 |
Family
ID=86045814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222656331.3U Active CN218918842U (zh) | 2022-10-09 | 2022-10-09 | 一种降低翘曲的扇出型板级封装结构和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218918842U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117116776A (zh) * | 2023-10-24 | 2023-11-24 | 甬矽电子(宁波)股份有限公司 | 扇出型封装结构及其制作方法和电子设备 |
-
2022
- 2022-10-09 CN CN202222656331.3U patent/CN218918842U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117116776A (zh) * | 2023-10-24 | 2023-11-24 | 甬矽电子(宁波)股份有限公司 | 扇出型封装结构及其制作方法和电子设备 |
CN117116776B (zh) * | 2023-10-24 | 2024-01-23 | 甬矽电子(宁波)股份有限公司 | 扇出型封装结构及其制作方法和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5200366A (en) | Semiconductor device, its fabrication method and molding apparatus used therefor | |
CN103109367B (zh) | 可堆叠的模塑微电子封装 | |
CN102117798B (zh) | 堆叠封装 | |
US8482116B2 (en) | Semiconductor device having stacked components | |
US7732242B2 (en) | Composite board with semiconductor chips and plastic housing composition and method | |
KR101476894B1 (ko) | 다중 다이 패키징 인터포저 구조 및 방법 | |
CN113130434B (zh) | 封装结构及其制造方法 | |
TWI482257B (zh) | 具有垂直地嵌入之多數晶粒之基板的多晶片封裝體,以及其形成方法 | |
KR101209980B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20080230887A1 (en) | Semiconductor package and the method of making the same | |
US10818637B2 (en) | Thin bonded interposer package | |
KR101056747B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR20070115877A (ko) | 내포된 집적 회로 패키지 온 패키지 시스템 | |
KR20060134786A (ko) | 반도체 패키지 | |
US20110068485A1 (en) | Component and method for producing a component | |
CN111933590B (zh) | 封装结构和封装结构制作方法 | |
CN218918842U (zh) | 一种降低翘曲的扇出型板级封装结构和电子设备 | |
JP2005150670A (ja) | 半導体モジュールの製造方法及びそれに用いられる印刷回路基板 | |
KR102538306B1 (ko) | 반도체 웨이퍼의 집적 방법 및 디바이스 | |
CN210136866U (zh) | 一种扇出封装结构 | |
WO2022206748A1 (zh) | 半导体封装方法及半导体封装结构 | |
JP2003258158A (ja) | 半導体装置の製造方法 | |
CN218274566U (zh) | 一种改善器件应力的扇出型封装结构和电子设备 | |
KR100239703B1 (ko) | 3차원 반도체 패키지 및 그 제조방법 | |
CN102468196A (zh) | 具有铜块电极的分立电路元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |