CN218677150U - 集成mcu和eeprom的封装体、电路板及电子设备 - Google Patents

Abstract

本实用新型属于半导体封装技术领域，提供了一种集成MCU和EEPROM的封装体，所述集成MCU和EEPROM的封装体包括封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，所述第一芯片裸片为EEPROM芯片裸片，所述第二芯片裸片为MCU芯片裸片；所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；所述第一芯片裸片、所述第二芯片裸片、所述基板以及所述多个引脚通过键合线电连接。本实用新型通过一个集成MCU和EEPROM的封装体即可同时实现微控制芯片(MCU)和EEPROM芯片的功能。

Description

集成MCU和EEPROM的封装体、电路板及电子设备

技术领域

本实用新型涉及半导体封装领域，尤其涉及一种集成MCU和EEPROM的封装体、电路板及电子设备。

背景技术

家用电器如小家电等电子产品为了实现存储管理功能需要集成微控制器MCU芯片和存储芯片如EEPROM等。现有的MCU芯片和EEPROM芯片往往各自被独立封装为封装体，然后再装配于电路板上通过电路板的导线相互连通从而实现存储管理等功能。随着产品应用端小型化、低成本的要求越来越强烈，在一个封装体中封装单颗芯片难以满足这种日益增长的需求。在一个封装体中封装多颗芯片，成为了技术发展的方向。

实用新型内容

有鉴于此，本实用新型实施例提供了一种集成MCU和EEPROM的封装体，用以解决分立的MCU器件和EEPROM器件难以实现小型化、低成本的问题。

第一方面，本实用新型实施例提供一种集成MCU和EEPROM的封装体，所述集成MCU和EEPROM的封装体包括：封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，

所述第一芯片裸片为EEPROM芯片裸片，所述第二芯片裸片为MCU芯片裸片；

所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；

所述引脚通过键合线与所述第一芯片裸片、所述第二芯片裸片或所述基板电连接。

优选地，所述集成MCU和EEPROM的封装体为SOP封装结构。

优选地，所述第一芯片裸片和所述第二芯片裸片在所述基板表面上的投影不重叠。

优选地，所述基板为圆角矩形结构、所述第一芯片裸片和所述第二芯片裸片均为矩形结构，所述基板上边缘与所述第一芯片裸片的上边缘平行，所述基板上边缘的延长线与所述第二芯片裸片上边缘的延长线形成5°锐角。

优选地，所述第一芯片裸片下边缘与所述基板下边缘的距离为：(580±10)μm，所述第一芯片裸片左边缘与所述基板左边缘的距离为(340±10)μm，所述第一芯片裸片右边缘与所述第二芯片裸片左边缘的距离为(380±10)μm，所述第二芯片裸片右边缘与第二芯片裸片下边缘之间的顶点与所述基板下边缘的距离为(960±10)μm。

优选地，所述第二芯片裸片的负极电压接口与所述基板通过键合线电连接。

优选地，所述第一芯片裸片设置有第一通信接口和第三通信接口，所述第二芯片裸片设置有第二通信接口和第四通信接口，所述第一通信接口与所述第二通信接口通过键合线电连接，所述第三通信接口与所述第四通信接口通过键合线电连接。

优选地，所述多个引脚包括分别与所述第一芯片裸片和第二芯片裸片通过键合线电连接的第一引脚，与所述第二芯片裸片通过键合线电连接的第二引脚、第三引脚、第四引脚和第五引脚、第六引脚、第七引脚；与所述第一芯片裸片以及所述基板通过键合线电连接的第八引脚。

第二方面，本实用新型实施例提供一种电路板，所述电路板包括如第一方面任一项所述的集成MCU和EEPROM的封装体。

第三方面，本实用新型实施例提供一种电子设备，所述电子设备包括如第二方面所述的电路板。

综上所述，本实用新型的有益效果如下：

本实用新型实施例提供的集成MCU和EEPROM的封装体、电路板和电子设备，通过将EEPROM芯片裸片MCU芯片裸片合封一起，相对于使用分立的EEPROM器件和MCU微控制器，可以减少在电路板上所占的体积，同时降低器件成本和提升生产量率。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，这些均在本实用新型的保护范围内。

图1为本实用新型的集成MCU和EEPROM的封装体的结构示意图；

图2为本实用新型的第一芯片裸片的电路图。

图3为本实用新型的第二芯片裸片的结构图。

图4为本实用新型的集成MCU和EEPROM的封装体的SOP封装结构示意图。

图5为本实用新型的电路板的结构示意图。

图6为本实用新型的电子设备的结构示意图。

图中零件部件及编号：

1-第一引脚

2-第二引脚

3-第三引脚

4-第四引脚

5-第五引脚

6-第六引脚

7-第七引脚

8-第八引脚

10-基板

105-基板延伸部

11-第一芯片裸片

12-第二芯片裸片

20-键合线

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。在本(实用新型或实用新型)的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本(实用新型或实用新型)的限制。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。如果不冲突，本(实用新型或实用新型)施例以及实施例中的各个特征可以相互结合，均在本实(实用新型或实用新型)的保护范围之内。

请参见图1所示，本发明实施例提供了一种集成MCU和EEPROM的封装体，所述集成MCU和EEPROM的封装体包括：包括封装外壳(未示出)、基板10、第一芯片裸片11、第二芯片裸片12以及多个引脚1～8；其中，第一芯片裸片11为EEPROM芯片裸片，第二芯片裸片12为MCU芯片裸片；第一芯片裸片11和第二芯片裸片12均设置在基板10表面之上，第一芯片裸片11、第二芯片裸片12和基板10均设置在封装外壳之内，多个引脚1～8设置在基板四周，并通过键合线20分别与第一芯片裸片11、第二芯片裸片12、基板10之间实现电连接。

其中，第一芯片裸片11和第二芯片裸片12在基板10表面上的投影不重叠。即第一芯片裸片11和第二芯片裸片不会重叠放置于基板表面。优选地，第一芯片裸片11和第二芯片裸片12所处平面平行或处于同一平面。

在一个实施例中，如图1所示，基板10为圆角矩形或类圆角矩形，第一芯片裸片11和第二芯片裸片12外形均为矩形。分别记基板10的四边为基板上边缘101、基板下边缘102、基板左边缘103和基板右边缘104，在基板左边缘102的左侧和基板右边缘的右侧设置有基板延伸部105。同样，分别记第一芯片裸片11的四边为第一芯片裸片上边缘111、第一芯片裸片下边缘112、第一芯片裸片左边缘113和第一芯片裸片右边缘114，分别记第二芯片裸片12的四边为第一芯片裸片上边缘121、第二芯片裸片下边缘122、第二芯片裸片左边缘123和第二芯片裸片右边缘124，在基板10上设置第一芯片裸片11和第二芯片裸片12时，第一芯片裸片上边缘111与基板上边缘101平行，而第二芯片裸片12上边缘121延长线则与基板上边缘101延长线成锐角。

在其他实施例中，第一芯片裸片11和第二芯片裸片12的放置还可以是：第一芯片裸片上边缘111与基板上边缘101成一定角度，第二芯片裸片上边缘121与基板101上边缘平行，或者第一芯片裸片上边缘111和第二芯片裸片上边缘121均与基板上边缘101平行。两个芯片裸片在基板10上的放置情况可以根据实际情况去设置，图1中所述放置方式仅作为一种示例，并非用于限定本发明所要保护的范围。

优选地，第一芯片裸片下边缘112和基板下边缘102之间的距离设置为(580±10)μm，且第一芯片裸片左边缘113与基板左边缘103之间的距离设置为(340±10)μm。第一芯片裸片右边缘114与第二芯片裸片左边缘123之间距离设置为(380±10)μm，第二芯片裸片右边缘124与第二芯片裸片下边缘122之间的顶点与所述基板下边缘102的距离为(960±10)μm。

第一芯片裸片11设置有第一通信接口和第三通信接口，第二芯片裸片设置有第二通信接口和第四通信接口，第一通信接口和第二通信接通过键合线20-A电连接，第三通信接口和第四通信接口通过键合线20-B电连接。因为第一芯片裸片11为EEPROM芯片裸片，第二芯片裸片12为MCU芯片裸片，第二芯片裸片12通过键合线20-A和20-B为第一芯片裸片11发送控制指令或接收来自第一芯片裸片11的反馈信号。优选地，键合线20-A和20-B采用BSOB键合方式，键合方向为从第一芯片裸片11至第二芯片裸片12。

优选地，电连接第二芯片裸片12的第三引脚3使用高弧键合从而避免键合线接触到第二芯片裸片12。

优选地，第一负极电压接口116通过键合线20直接与第八引脚8(第八引脚8作为集成MCU和EEPROM的封装体的负极电压引脚)电连接，而第二芯片裸片的负极电压接口(记为第二负极电压接口126)通过键合线20与基板10电连接，然后基板10与集成MCU和EEPROM的封装体的负极电压引脚即第八引脚8通过键合线20电连接，从而第二芯片裸片12的负极电压接口与集成MCU和EEPROM的封装体的负极电压引脚的电连接。在其他实施例中，第二负极电压接口126也可以通过键合线20直接与第八引脚8电连接，但是如此会导致连接第二负极电压接口126和第八引脚8的键合线长度增大，而且需要制成高弧避免接触到第二芯片裸片12。而通过基板10间接进行第八引脚8和第二芯片裸片12电连接的方式更能节省键合线20长度。在另一个实施例中，还可以将第一负极电压接口116通过键合线20直接与基板10电连接，然后基板10再通过键合线20与第八引脚8电连接，从而实现第一负极电压接口116和第八引脚8的电连接，进一步节省集成MCU和EEPROM的封装体内键合线20的长度。

如图1所示，基板10两侧的基板延伸部105将基板10划分为上下两侧。其中基板10下侧周围设置有第一引脚1、第二引脚2、第三引脚3和第四引脚4。基板10上侧设置有第五引脚5、第六引脚6、第七引脚7和第八引脚8。其中，第一引脚1通过键合线20分别与第一芯片裸片11、第二芯片裸片12(的正极电压接口)电连接，第二引脚2、第三引脚3、第四引脚4和第五引脚5、第六引脚6、第七引脚7通过键合线20与第二芯片裸片12电连接；第八引脚8则通过键合线20与第一芯片裸片11电连接。

优选地，各引脚的电气定义为：第一引脚为VDD引脚，第二引脚为PA7/XOUT引脚，第三引脚为PB2/PWM2引脚、第四引脚为PA5/VPP引脚，第五引脚为PA4/SCK引脚，第六引脚为PA2/SDO引脚，所述第七引脚为PA2/SDI引脚，所述第八引脚为VSS/WP引脚。其中，PB、PA、VDD、VSS、PWM等英文缩写均为半导体、嵌入式领域常用的引脚命名，表征了引脚相应的功能，如VDD为连接电压正极的引脚、VSS为连接电压负极的引脚、PWM用于输出脉冲波形的引脚等，在此就不过多赘述。

在一个实施例中，第一芯片裸片即EEPROM芯片的选型为：T24C02B(或YF24C02)芯片,该芯片的电路图如图2所示。第二芯片裸片即MCU芯片裸片的选型为：NY8A054DW(或YF54E)芯片，该芯片结构框图如图3所示。NY8A054DW为8位微控制器，可用于遥控器、小家电、电子玩具等产品。

优选地，本发明实施例的集成MCU和EEPROM的封装体采用SOP封装结构。如图4所示，为本发明实施例的集成MCU和EEPROM的封装体的一种SOP8封装结构的示意图。

本实用新型的集成MCU和EEPROM的封装体将EEPROM芯片裸片MCU芯片裸片合封一起，作为既具有MCU微控制器功能又具有EEPROM功能的器件，一方面可以利用MCU微控制器的功能用于控制马达、灯串、开关等单元，另一方面可以利用EEPROM功能进行数据存储，该集成MCU和EEPROM的封装体可以应用到遥控器、灯光控制器、电子玩具、各类小家电等电子设备中，将EEPROM和MCU芯片合封到一个集成MCU和EEPROM的封装体，其体积相对于将EEPROM芯片和MCU芯片独立封装后的器件体积之和降低了50％，同时成本降低20％，进一步的还能提升生产量率。

实施例二

请参见图5，本发明实施例提供了一种PCB电路板，所述电路板至少包括：

板体201，和，

如实施例一所述的集成MCU和EEPROM的封装体202。

所述集成MCU和EEPROM的封装体设置与所述电路板板体表面上，与其他外围器件构成具有控制功能、EEPROM功能的电路板。

该电路板集成了如实施例一所述的集成MCU和EEPROM的封装体，该集成MCU和EEPROM的封装体同时集成了MCU芯片和EEPROM芯片，帮助减小整个电路板的BOM成本和体积。所述电路板可以应用到遥控器、风扇、灯光控制器、电子玩具、小家电等产品中。

实施例三

请参阅图6，本发明实施例提供了一种电子设备，所述电子设备包括：

如实施例二所述的电路板200，以及，

设备外壳301。

所述电子设备300集成了如实施例二所述的电路板，该电路板集成了如实施例一所述的集成MCU和EEPROM的封装体，该集成MCU和EEPROM的封装体同时集成了MCU芯片和EEPROM芯片，有利于减小所述电子设备的电路板的BOM成本和体积，进一步优化该电子设备的成本。该电子设备可以是遥控器、风扇、灯光控制器、电子玩具、小家电等等。

最后应说明的是：以上各实施例仅用以说明本(实用新型或实用新型)的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种集成MCU和EEPROM的封装体，其特征在于，包括封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，

所述第一芯片裸片为EEPROM芯片裸片，所述第二芯片裸片为MCU芯片裸片；

所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；

所述引脚通过键合线与所述第一芯片裸片、所述第二芯片裸片或所述基板电连接。

2.根据权利要求1所述的集成MCU和EEPROM的封装体，其特征在于，所述集成MCU和EEPROM的封装体为SOP封装结构。

3.根据权利要求2所述的集成MCU和EEPROM的封装体，其特征在于，所述第一芯片裸片和所述第二芯片裸片在所述基板表面上的投影不重叠。

4.根据权利要求3所述的集成MCU和EEPROM的封装体，其特征在于，所述基板为圆角矩形结构、所述第一芯片裸片和所述第二芯片裸片均为矩形结构，所述基板上边缘与所述第一芯片裸片的上边缘平行，所述基板上边缘的延长线与所述第二芯片裸片上边缘的延长线形成5°锐角。

5.根据权利要求4所述的集成MCU和EEPROM的封装体，其特征在于，所述第一芯片裸片下边缘与所述基板下边缘的距离为：(580±10)μm，所述第一芯片裸片左边缘与所述基板左边缘的距离为(340±10)μm，所述第一芯片裸片右边缘与所述第二芯片裸片左边缘的距离为(380±10)μm，所述第二芯片裸片右边缘与第二芯片裸片下边缘之间的顶点与所述基板下边缘的距离为(960±10)μm。

6.根据权利要求1-5任一项所述的集成MCU和EEPROM的封装体，其特征在于，所述第二芯片裸片的负极电压接口与所述基板通过键合线电连接。

7.根据权利要求1-5任一项所述的集成MCU和EEPROM的封装体，其特征在于，所述第一芯片裸片设置有第一通信接口和第三通信接口，所述第二芯片裸片设置有第二通信接口和第四通信接口，所述第一通信接口与所述第二通信接口通过键合线电连接，所述第三通信接口与所述第四通信接口通过键合线电连接。

8.根据权利要求7所述的集成MCU和EEPROM的封装体，其特征在于，所述多个引脚包括分别与所述第一芯片裸片和第二芯片裸片通过键合线电连接的第一引脚，与所述第二芯片裸片通过键合线电连接的第二引脚、第三引脚、第四引脚和第五引脚、第六引脚、第七引脚；与所述第一芯片裸片以及所述基板通过键合线电连接的第八引脚。

9.一种电路板，其特征在于，所述电路板包括如权利要求1-8任一项所述的集成MCU和EEPROM的封装体。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求9所述的电路板。

Images