CN210182374U - 一种用于封装多种线径的集成芯片、主板及电子设备 - Google Patents

一种用于封装多种线径的集成芯片、主板及电子设备 Download PDF

Info

Publication number
CN210182374U
CN210182374U CN201920770978.4U CN201920770978U CN210182374U CN 210182374 U CN210182374 U CN 210182374U CN 201920770978 U CN201920770978 U CN 201920770978U CN 210182374 U CN210182374 U CN 210182374U
Authority
CN
China
Prior art keywords
pin
wire
integrated chip
chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920770978.4U
Other languages
English (en)
Inventor
Xiaobai Li
李晓白
Lianying Zhu
朱连迎
Weibin Li
栗伟斌
xiong Shu
舒雄
Jianqiang Li
李建强
Xing Yun
云星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen mifitech Technology Co.,Ltd.
Original Assignee
Shenzhen Mifeitake Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Mifeitake Technology Co ltd filed Critical Shenzhen Mifeitake Technology Co ltd
Priority to CN201920770978.4U priority Critical patent/CN210182374U/zh
Application granted granted Critical
Publication of CN210182374U publication Critical patent/CN210182374U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于封装多种线径的集成芯片、主板及电子设备,所述集成芯片包括:基岛;设于基岛上的芯片主体;设于基岛外围的多个管脚;以及设于芯片主体上的多个焊盘,其中,多个所述焊盘分别通过多根导线与多个管脚一一对应连接;多根所述导线中至少两根的线径互异;所述集成芯片的管脚与对应的焊盘之间采用不同线径的导线以匹配不同幅值电压的传输需求,提高了芯片的管脚与焊盘之间的传输质量和传输安全性;集成芯片可在各个不同的电源环境中保持自身的通信兼容性和稳定性,集成芯片可在电路系统中实现更加齐全的电路功能,适应范围更广,给技术人员带来了更大的使用简便性,减少了集成芯片的内部信号传输故障率。

Description

一种用于封装多种线径的集成芯片、主板及电子设备
技术领域
本实用新型属于芯片设计技术领域,尤其涉及一种用于封装多种线径的集成芯片、主板及电子设备。
背景技术
随着电子技术的快速发展,芯片已经成为电子电路中比不可少的电子元器件,其中芯片不仅具有体积小以及制造成本低廉等优点,而且通过芯片还可实现各种复杂的电路功能,芯片内部可集成大量的微型逻辑处理元器件,进而所述芯片能够实现更加负载的电路功能,以满足技术人员的实际需求;因此芯片的应用对于电子技术的发展具有极其重要的作用;并且芯片内部结构的制造技术对于电子产品的质量具有关键性的影响,通过结合芯片中各个电子元器件可实现复杂的信号逻辑处理功能,以满足技术人员的实际电路功能需求。
然而在传统技术的芯片封装结构中,不同电子元器件之间的连接方式采用相同属性的传输介质,然而芯片中的电子元器件所实现的电路功能不相同,不同功能的电子元器件在不同的电源传输环境下具有不同的传输功能;然而传统技术中芯片内部的传输介质在不同的电能传输环境中会承受不同的电能,而这种相同属性的传输介质会因压力的不同而增加了键合失效的概率,影响键合的质量,导致芯片的故障率高,降低了芯片的通信质量。
实用新型内容
有鉴于此,本实用新型实施例提供了一种用于封装多种线径的集成芯片、主板及电子设备,旨在解决传统的技术方案中集成芯片的内部电子元器件之间采用相同属性的传输介质,导致芯片内部电能传输的安全性较低,信号传输质量较差,故障率高的问题。
本实用新型实施例的第一方面提供了一种用于封装多种线径的集成芯片,包括:
基岛;
设于所述基岛上的芯片主体;
设于所述基岛外围的多个管脚;以及
设于所述芯片主体上的多个焊盘;
其中,多个所述焊盘分别通过多根导线与多个所述管脚一一对应连接;多根所述导线中至少两根的线径互异。
在其中的一个实施例中,所述芯片主体的形状为矩形,所述焊盘焊接在所述芯片主体的同一布线层,并且多个所述焊盘在所述布线层呈环形并均匀排布。
在其中的一个实施例中,所述基岛的形状为矩形,所述管脚在所述基岛外围呈环形并均匀分布。
在其中的一个实施例中,所述集成芯片包括六个管脚,六个管脚依次为:第一管脚、第二管脚、第三管脚、第四管脚、第五管脚及第六管脚;
所述集成芯片包括六个焊盘,六个所述焊盘依次为:第一焊盘、第二焊盘、第三焊盘、第四焊盘、第五焊盘及第六焊盘;
所述第一管脚通过第一导线接所述第一焊盘;
所述第二管脚通过第二导线接所述第二焊盘;
所述第三管脚通过第三导线接所述第三焊盘;
所述第四管脚通过第四导线接所述第四焊盘;
所述第五管脚通过第五导线接所述第五焊盘;
所述第六管脚通过第六导线接所述第六焊盘;
其中所述第一导线、所述第二导线、所述第三导线、所述第四导线、所述第五导线以及所述第六导线中任意两者的线径互异。
在其中的一个实施例中,所述集成芯片为电压转换芯片;所述电压转换芯片用于对输入电压进行调压并输出。
在其中的一个实施例中,所述第一管脚为电源管脚,所述第二管脚为使能管脚,所述第三管脚为电压输入管脚,所述第四管脚为电压输出管脚,所述第五管脚为复位管脚,所述第六管脚为参考电源输入管脚。
在其中的一个实施例中,所述焊盘焊接在所述芯片主体的第一布线层;
所述导线设于所述芯片主体的第二布线层;
所述芯片主体包括至少一个过孔,所述导线通过所述过孔以使所述焊盘与对应的所述管脚连接。
在其中的一个实施例中,所述导线与对应的所述焊盘采用锡膏连接。
所述焊盘焊接在所述芯片主体的第一布线层;
所述第一导线和所述第二导线设于所述芯片主体的第二布线层;
所述芯片主体包括至少一个过孔,所述第一导线通过所述过孔以使所述焊盘与所述管脚连接;所述第二导线通过所述过孔以使所述焊盘与所述管脚连接。
在其中的一个实施例中,所述第一导线与对应的所述焊盘采用锡膏连接,所述第二导线与对应的所述焊盘采用锡膏连接。
本实用新型实施例的第二方面提供了一种主板,包括:
至少一个如上所述的集成芯片;和
基板,所述集成芯片设置于所述基板上。
本实用新型实施例的第三方面提供了一种电子设备,包括:
如上所述的主板;和
外壳,所述外壳用于对所述主板进行封装。
上述用于封装多种线径的集成芯片通过在芯片主体上设置多个焊盘,每一个焊盘可实现相应的电子功能,通过集成这些焊盘可使芯片实现更加完整、复杂的电路功能,提高了集成芯片的适用范围和操作灵活性,给技术人员带来更高的使用体验;由于芯片中每一种焊盘与对应的管脚之间具有特定幅值的传输电压,因此集成芯片中管脚与焊盘之间不同线径的导线来匹配传输电压,进而芯片的每一个焊盘与对应的管脚之间具有更高的较为兼容的电能传输功能,保障了芯片的焊盘和管脚的信号传输质量和信号传输安全性,通过不同线径的导线可满足每一个焊盘的电压传输需求,保障了集成芯片的信号传输稳定性,有效地避免了集成芯片的内部电子元器件之间的电压传输不稳定以及故障率高的不足之处。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型一实施例提供的封装多种线径的集成芯片的结构示意图;
图2为本实用新型一实施例提供的封装多种线径的集成芯片的另一种结构示意图;
图3为本实用新型一实施例提供的封装多种线径的集成芯片的另一种结构示意图;
图4为本实用新型一实施例提供的主板的结构示意图;
图5为本实用新型一实施例提供的电子设备的结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
请参阅图1,本实用新型实施例提供的用于封装多种线径的集成芯片10的结构示意图,集成芯片10的内部采用不同的线径的导线来传输控制信号,提高了集成芯片10的控制稳定性和通信兼容性;为了便于说明,仅示出了与本实施例相关的部分,详述如下:
上述集成芯片10包括:基岛101,设于基岛101上的芯片主体102,设于基岛101外围的多个管脚103,设于芯片主体102上的多个焊盘104,其中,多个焊盘104分别通过多根导线与多个管脚103一一对应连接。
其中基岛101可承载相关电子元器件,进而基岛101上的电子元器件处于稳定的空间位置,实现更加稳定的电路功能;芯片主体102具有良好的结构扩展性和兼容性,通过芯片主体102上可焊接多个焊盘104,每一个焊盘104实现特定的电路功能,进而当多个焊盘104相互进行信息交互以完成更加复杂的电路功能,以满足用户的实际电路功能需求;因此本实施例中集成芯片10的焊盘104的空间结构具有更高的兼容性和可扩展性,可普适性地适用于各个不同的工业技术领域。
集成芯片的管脚103与外围电路连接,通过集成芯片的每一个管脚103可驱动外围电路实现相应的电路功能;具体的,由于每一个焊盘104与每一个管脚103具有对应通信关系,管脚103具有更高的信号传输精度和传输效率;因此当每一个焊盘104输出相应的通信信号时,焊盘104通过管脚103将通信信号输出至外围电路,以驱动外围电路执行相应的电路动作;管脚103作为集成芯片10的信号传输端口,极大地提升了集成芯片10的信号传输稳定性和兼容性,进而集成芯片10可适用于各个不同的电路系统,通过集成芯片10的多个管脚可驱动外围电路实现完整、复杂的电路功能,可操控性较高。
通过导线可保障管脚103与对应的焊盘104之间的信号兼容传输,其中多根导线中至少两根的线径互异。
需要说明的是,导线的线径是指:导线截面的直径;其中导线的线径与导线的载流量存在一定对应的关系,通过不同线径的导线可用于传输不同的电压/电流,导线可传输不同功率的电能;一般的,导线的线径越大,则说明导线的载流量也就越大;因此通过调节导线的线径可使导线传输不同功率的电能,提高导线的电信号传输质量和传输效率。
可选的,导线为金属导线或者铜导线,进而焊盘104和管脚103具有较低的信号传输成本,有利于降低集成芯片10的应用成本和制造成本。
通过改变导线的线径可调节焊盘104和管脚103的信号传输状态,以使焊盘104的电压传输状态与导线的线径相匹配,以保持最佳的通信功能;示例性的,请参阅图1,导线包括第一导线105和第二导线106,至少一个焊盘104通过第一导线105与管脚103连接,至少一个焊盘104通过第二导线106与管脚103连接;其中第一导线105的线径和第二导线106的线径不相同。
在本实施例中,第一导线105和第二导线106具有不同的线径,那么第一导线105和第二导线106具有不同的电力传输性能;可选的,第一导线105的线径根据焊盘104的额定传输电压决定,第二导线106的线径根据焊盘104的额定传输电压决定,因此通过将第一导线105的线径和第二导线106的线径分别设定为不同的值,那么通过第一导线105和第二导线106可分别传输与焊盘104的额定传输电压相匹配的通信信号,进而第一导线105和第二导线106可实现更佳的信号传输效率和信号传输质量,保障了焊盘104和管脚103之间的通信完整性和通信安全性。
作为一种优选的实施方式,多根导线中至少两根的制造材料互异,则每一根导线可实现特定的电压传输性能;示例性的,第一导线105和第二导线106分别采用不同的制造材料;当导线的制造材料不相同时,导线的电导率就会不相同,通过该导线就能够传输不同的通信信号,第一导线105和第二导线106这两者可完全实现差异化的信号传输功能,以匹配集成芯片10中各个焊盘104的信号传输需求,提高了集成芯片10的内部信号传输效率和传输精确性。
在图1示出集成芯片10的结构示意,通过在芯片主体102设置多个焊盘104,以使得焊盘104之间能够相互配合以实现更加完整的电路功能,提高了集成芯片10的实用价值;集成芯片10通过多个管脚103与外围电路进行信号通信,极大地提升了集成芯片10的通信兼容性和稳定性,通过集成芯片10的多个管脚103输出的通信信号可驱动外围电路执行不同的电路动作,可操控性和灵活性较强;并且在集成芯片10的内部各个焊盘104和对应的管脚103之间可采用不同线径的导线以匹配焊盘104的额定传输电压,以使得管脚103与焊盘104之间具有更高的信号传输效率和信号传输质量,避免集成芯片10内部传输的信号出现较大的失真或者损耗;因此本实施例中的集成芯片10内部具有更高的通信兼容性和稳定性,焊盘104与管脚103之间可保持更高的信号传输质量和兼容性,以适用于不同的电力系统中,极大地提升了集成芯片10的电力兼容性能和适用范围;有效地解决了传统技术中芯片内部的电子元器件之间只能采用单一属性的传输介质,进而导致信号传输的质量较低,容易出现通信传输故障和通信失效,降低了芯片的适用范围和实用价值的问题。
作为一种可选的实施方式,图2示出了本实施例提供的用于封装多种线径的集成芯片10的另一种结构示意,请参阅图2,芯片主体102的形状为矩形,焊盘104焊接在芯片主体102的同一布线层,并且多个焊盘104在布线层呈环形并均匀排布。
其中芯片主体103的形状为规则的形状,多个焊盘104在芯片主体102的布线层上具有更加集成的布局结构,有利于提升集成芯片10的内部信号传输效率,集成芯片10的内部焊盘104之间具有更高的结构集成性和稳定性;并且每一个焊盘104在芯片主体102的布线层上具有更加简化的布线结构,并且焊盘104之间具有更高的信号传输效率和信号传输质量,提高了集成芯片10的电路集成性和适用范围;进而焊盘104与管脚103之间具有更佳灵活的布线结构,给技术人员的操作带来了更大简便。
作为一种可选的实施方式,基岛101的形状为矩形,管脚103在基岛101外围呈环形并均匀分布。
其中基岛101能够大量的电子元器件,通过该基岛101可保障集成芯片10的电路功能稳定性;管脚103在基岛101的外围呈等间隔分布,进而管脚103能够更加灵活地向外围电路传输通信信号,提高了集成芯片10的通信兼容性和可靠性;在本实施例中,管脚103和焊盘104都呈现规则分布,那么管脚103与焊盘104之间具有简便的通信互联方式,导线105的传输路径更短,灵活性较高,有利于集成芯片10的内部电子元器件的集成性和微型化。
需要说明的是,本实施例中的芯片主体102的形状为圆形和椭圆形中的任意一种。
基岛101的形状为圆形和椭圆形中的任意一种;进而本实施例中的集成芯片10具有更高的适用范围。
作为一种可选的实施方式,图3示出了本实施例提供的用于封装多种线径的集成芯片10的另一种结构示意,请参阅图3,集成芯片10包括六个管脚,六个管脚依次为:第一管脚1031、第二管脚1032、第三管脚1033、第四管脚1034、第五管脚1035及第六管脚1036。
集成芯片10包括六个焊盘,六个焊盘依次为:第一焊盘1041、第二焊盘1042、第三焊盘1043、第四焊盘1044、第五焊盘1045及第六焊盘1046;进而本实施例中的集成芯片10颗结合六个焊盘来实现更加集成的电路功能,可操控性较强。
第一管脚1031通过第一导线105接第一焊盘1041;第二管脚1032通过第二导线106接第二焊盘1042;第三管脚1033通过第三导线107接第三焊盘1043;第四管脚1034通过第四导线108接第四焊盘1044;第五管脚1035通过第五导线109接第五焊盘1045;第六管脚1036通过第六导线110接第六焊盘1046。
其中第一导线105、第二导线106、第三导线107、第四导线108、第五导线109以及第六导线110中任意两者的线径互异。
在本实施例中,集成芯片10中的每一个焊盘与对应的管脚采用导线进行传输,以保障每一个焊盘的信号传输精度和传输效率;并且由于集成芯片10中每一个焊盘所实现的电路功能并不相同,那么每一个焊盘都能够输出相应的通信信号至对应的管脚,以驱动外围电路实现相应的电路功能;本实施例中的每一个焊盘与管脚之间的导线具有预设的线径,以匹配焊盘的电压传输需求,极大地保障了集成芯片10中各个焊盘的通信兼容性和通信质量,在集成芯片10的集中控制下,电路系统可实现更加精确地电路功能;因此本实施例中的六个焊盘分别采用不同线径的导线实现通信连接,提高了集成芯片10的通信兼容性和通信稳定性,结合六个焊盘可实现更加安全的信号传输功能,适用范围更广。
作为一种可选的实施方式,集成芯片10为电压转换芯片;电压转换芯片用于对输入电压进行调压并输出。
在本实施例中,集成芯片10具有调压功能,当该集成芯片10应用于电路系统中时,通过该集成芯片10可实时改变输入电压的幅值,当集成芯片10输出转换后的电压能够完全匹配电子元器件的额定功率,以使电路系统具有更高的安全性和适用范围;示例性的,集成芯片10可对于输入电压实现升压功能或者降压功能,以满足电路系统的用电功率需求;通过该集成芯片10实现的调压功能极大地保障了电子元器件的电能供应安全性,适用范围较广,以使电路系统能够普适性地适用于各个不同的电力环境中。
作为一种可选的实施方式,第一管脚1031为电源管脚,第二管脚1032为使能管脚,第三管脚1033为电压输入管脚,第四管脚1034为电压输出管脚,第五管脚1035为复位管脚,第六管脚1036为参考电源输入管脚。
具体的,第一管脚1031接直流电源,通过该直流电源输出直流电能,进而集成芯片10通过该第一管脚1031可接入直流电能,以使集成芯片10能够维持在稳定的工作状态;进而集成芯片10具有更高的电能兼容性能,保障了集成芯片10的实用价值和适用范围。
第二管脚1032接入使能信号,通过该使能信号能够控制集成芯片10的启停状态,以使得集成芯片10按照技术人员的实际操作指令进行电压调节;示例性的,使能信号为第一电平状态时,集成芯片10实现电压调节功能;当使能信号为第二电平状态时,集成芯片10处于停止状态,进而集成芯片10具有较高的电压转换效率和电压转换精度;通过该使能信号能够实时操控集成芯片10的工作状态。
第三管脚1033接入输入电压,输入电压具有不同的幅值,第三管脚1033可兼容适用于各个不同的电源系统,当第三管脚1033接入不同幅值的电能时,通过集成芯片10可实现对于电能的自适应转换功能;集成芯片10具有更广的适用范围。
第四管脚1034输出调压后的输入电压,经过集成芯片10内部的各个焊盘对于输入电压的幅值进行调压后,调压后的输入电压具有不同的幅值,进而通过集成芯片10的第四管脚1034输出调节后的电能,以使得外界的电子元器件处于额定的工作状态,进而集成芯片10具有更高的调压稳定性和电路驱动功能,集成芯片10可适用在各个不同的电路系统中并电能调节功能,实用价值较高。
第五管脚1035接入复位信号,通过该复位信号可使集成芯片10实现复位功能,以使集成芯片10维持在正常、稳定的工作状态;其中复位信号具有复位功能,通过该复位信号可驱动集成芯片10的内部电子元器件长期处于更加安全的运行状态,提高了集成芯片10的适用范围和操控稳定性。
第六管脚1036接入电压参考信号,通过该电压参考信号为集成芯片10的内部提供参考电压信息,以防止集成芯片10的内部处于过压运行状态,保障了斯集成芯片10内部的各个焊盘的电能安全性和稳定性;集成芯片10在保障自身电源安全的基础之上实现了相应的调压功能,经过调压后的电能使电路系统维持在更加安全、稳定的工作状态,集成芯片10的电压转换性能具有更高的兼容性。
因此在本实施例中,集成芯片10可利用六个不同功能的管脚来实现电能传输和电压转换的功能,集成在芯片主体102上的六个焊盘接收到管脚传输的信号时可实现相应的电路控制功能,进而使得集成芯片10实现的调压功能可普适性地适用于各个不同的工业技术领域,提高了集成芯片10的电压转换的精确性。
作为一种可选的实施方式,焊盘104焊接在芯片主体102的第一布线层;导线设于芯片主体102的第二布线层;芯片主体102包括至少一个过孔,导线通过过孔以使焊盘104与对应的管脚103连接,进而本实施例中的芯片主体102的信号传输效率和结构集成性。
示例性的,请参阅图1,第一导线105和第二导线106设于芯片主体102的第二布线层;芯片主体102包括至少一个过孔,第一导线105通过过孔以使焊盘104与管脚103连接;第二导线106通过过孔以使焊盘104与管脚103连接。
在本实施例中,焊盘104与导线分别设置在芯片主体102的不同布线层,以充分利用芯片主体102的布线空间,更加合理地规划集成芯片20内部的通信连接方式;通过在芯片主体102上开设过孔,以使得导线能够穿过过孔进行通信信号传输,每一个焊盘104可采用对应的导线将通信信号输出至管脚103,集成芯片10的内部信号传输时延交底,有利于提高焊盘104的通信控制效率和控制精度,集成芯片10的内部空间结构具有更高的集成性和稳定性。
作为一种可选的实施方式,导线与对应的焊盘104采用锡膏连接。
示例性的,请参阅图1,第一导线105与对应的焊盘104采用锡膏连接,第二导线106与对应的焊盘104采用锡膏连接。
其中锡膏具有极强的粘结性能,因此第一导线105通过锡膏与焊盘104之间保持稳固的电性连接,第二导线106通过锡膏与焊盘104之间保持稳固的电性连接,焊盘104与管脚103之间具有更加稳定的信号传输效率和信号传输精度;集成芯片10的内部具有更高的通信兼容性和通信稳定性,可广泛地适用于各个不同的工业技术领域,并保持集成芯片10的物理安全性和适用范围;因此本实施例中的焊盘104通过导线可将通信信号传输至管脚103,进一步提升了集成芯片10的物理抗干扰性能,信号传输的精度更高,降低了集成芯片10中焊盘104的信号传输故障率。
综上所述,集成芯片10内部的焊盘104采用预设线径的导线与管脚103进行通信,保障了集成芯片10的内部信号传输效率和传输质量,由于导线的线径不相同,这两者的信号传输功能也不相同,可采用不同超声超压焊接方式来实现焊盘104与管脚105之间的物理连接;示例性的,在集成芯片10的内部导线焊接中,通过超声功率电源输出频率稳定的超声频交流电信号,经超声换能器转变为机械振动,振幅经超声杆放大后传递给焊接劈刀,使两种金属接触面产生摩擦,振动摩擦能消除焊接区氧化膜及杂质,使交界面发生塑性变形达到原子间的结合,而高温能加速原子结合,进而实现导线的精确焊接功能;因此本实施例中的集成芯片10中的导线具有不同的线径,当集成芯片10集成多个不同电路功能的焊盘104实现复杂电路功能时,与焊盘104连接的导线可完全匹配传输电压的幅值需求,集成芯片10的内部具有更高的信号传输质量和传输效率,保障了集成芯片10的适用范围和实用价值;避免了由于集成芯片10的内部信号传输误差,导致在同一传输介质下传输的通信信号出现较大的损耗,造成通信质量降低,芯片控制失效,故障率较高。
图4示出了本实施例提供的主板40的结构示意,请参阅图4,主板40包括至少一个如上所述的集成芯片10和基板401,集成芯片10设置于基板401上;基板401为集成芯片10提供电连接、保护、支撑、散热以及组装功能,通过在基板401上设置多个集成芯片10,可使集成芯片10相互通信以实现更加完整、复杂的电路功能,提高了主板40所实现电路功能的可操控性和可靠性。
参照上述图1至图3的实施例,集成芯片10的内部采用不同线径的导线来匹配通信的传输电压,以保障每一个集成芯片10的内部信号传输效率和信号传输精度,主板40可广泛地适用于各个不同的工业技术领域;并且通过结合多个集成芯片10以保障主板40的内部信号传输稳定性和可靠性,多个集成芯片10相互配合以实现了更加完整的电路功能,提高了主板40的通信兼容性和实用价值;主板40可输出更加精确的控制信号,主板40具有更高的结构兼容性和电路结构集成性,通过主板40可实现更加精确的电路功能,灵活性和适应性较高,给用户带来了良好的使用体验。
图5示出了本实施例提供的电子设备50的结构示意,请参阅图5,电子设备50包括:如上所述的主板40和外壳501,外壳501用于对主板40进行封装;通过外壳501可保护主板40的物理安全,进而避免外界物理冲击对于主板40的安全性造成危害,电子设备50可在各个环境中保持安全的运行状态,电子设备50具有更加集成的内部结构,可广泛地适用于各个不同的工业技术领域,电子设备50具有更高的抗干扰性能。
作为一种可选的实施方式,电子设备50为手机、平台电脑、电视机、汽车等;进而主板40具有极高的适应范围。
参照图4的实施例,主板40的内部具有较高的信号传输质量和信号传输效率,通过主板40输出的通信信号可驱动电子元器件实现更加稳定、安全的电路功能,保障了主板40的控制精度和信号传输精度;因此本实施例将主板40应用于电子设备50中,通过该电子设备50的内部具有更高的通信效率和通信兼容性,并且电子设备50的内部结构具有更高的集成性和稳定性,电子设备50的内部物理安全性更高,电子设备50可按照技术人员的操作指令实现相应的电路功能,可控性和灵活性较佳,可普遍地适用于各个不同的工业技术领域;有效地解决了传统技术中电子设备的内部信号传输质量较差,通信效率较低,导致电子设备的故障率增加,降低了电子设备的使用效率,难以普遍适用的问题。
综上所述,本实用新型实施例中的用于封装多种线径的集成芯片10内部采用不同线径的导线来传输通信质量,提升了集成芯片10的兼容性和实用价值;这将对于本领域芯片通信技术的发展具有极其重要的促进作用,产生较大的实际生产价值。
在本文对各种器件、电路、装置、系统和/或方法描述了各种实施方式。阐述了很多特定的细节以提供对如在说明书中描述的和在附图中示出的实施方式的总结构、功能、制造和使用的彻底理解。然而本领域中的技术人员将理解,实施方式可在没有这样的特定细节的情况下被实施。在其它实例中,详细描述了公知的操作、部件和元件,以免使在说明书中的实施方式难以理解。本领域中的技术人员将理解,在本文和所示的实施方式是非限制性例子,且因此可认识到,在本文公开的特定的结构和功能细节可以是代表性的且并不一定限制实施方式的范围。
在整个说明书中对“各种实施方式”、“在实施方式中”、“一个实施方式”或“实施方式”等的引用意为关于实施方式所述的特定特征、结构或特性被包括在至少一个实施方式中。因此,短语“在各种实施方式中”、“在一些实施方式中”、“在一个实施方式中”或“在实施方式中”等在整个说明书中的适当地方的出现并不一定都指同一实施方式。此外,特定特征、结构或特性可以在一个或多个实施方式中以任何适当的方式组合。因此,关于一个实施方式示出或描述的特定特征、结构或特性可全部或部分地与一个或多个其它实施方式的特征、结构或特性进行组合,而没有假定这样的组合不是不合逻辑的或无功能的限制。任何方向参考(例如,加上、减去、上部、下部、向上、向下、左边、右边、向左、向右、顶部、底部、在…之上、在…之下、垂直、水平、顺时针和逆时针)用于识别目的以帮助读者理解本公开内容,且并不产生限制,特别是关于实施方式的位置、定向或使用。
虽然上面以某个详细程度描述了某些实施方式,但是本领域中的技术人员可对所公开的实施方式做出很多变更而不偏离本公开的范围。连接参考(例如,附接、耦合、连接等)应被广泛地解释,并可包括在元件的连接之间的中间构件和在元件之间的相对运动。因此,连接参考并不一定暗示两个元件直接连接/耦合且彼此处于固定关系中。“例如”在整个说明书中的使用应被广泛地解释并用于提供本公开的实施方式的非限制性例子,且本公开不限于这样的例子。意图是包含在上述描述中或在附图中示出的所有事务应被解释为仅仅是例证性的而不是限制性的。可做出在细节或结构上的变化而不偏离本公开。
以上仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种用于封装多种线径的集成芯片,其特征在于,包括:
基岛;
设于所述基岛上的芯片主体;
设于所述基岛外围的多个管脚;以及
设于所述芯片主体上的多个焊盘;
其中,多个所述焊盘分别通过多根导线与多个所述管脚一一对应连接;多根所述导线中至少两根的线径互异;
其中,所述导线为铜导线;
其中,所述集成芯片包括六个管脚,六个管脚依次为:第一管脚、第二管脚、第三管脚、第四管脚、第五管脚及第六管脚;
所述集成芯片包括六个焊盘,六个所述焊盘依次为:第一焊盘、第二焊盘、第三焊盘、第四焊盘、第五焊盘及第六焊盘;
所述第一管脚通过第一导线接所述第一焊盘;
所述第二管脚通过第二导线接所述第二焊盘;
所述第三管脚通过第三导线接所述第三焊盘;
所述第四管脚通过第四导线接所述第四焊盘;
所述第五管脚通过第五导线接所述第五焊盘;
所述第六管脚通过第六导线接所述第六焊盘;
其中,所述第一导线、所述第二导线、所述第三导线、所述第四导线、所述第五导线以及所述第六导线中任意两者的线径互异;
其中,所述集成芯片为电压转换芯片;所述电压转换芯片用于对输入电压进行调压并输出。
2.根据权利要求1所述的集成芯片,其特征在于,所述芯片主体的形状为矩形,所述焊盘焊接在所述芯片主体的同一布线层,并且多个所述焊盘在所述布线层呈环形并均匀排布。
3.根据权利要求2所述的集成芯片,其特征在于,所述基岛的形状为矩形,所述管脚在所述基岛外围呈环形并均匀分布。
4.根据权利要求1所述的集成芯片,其特征在于,所述第一管脚为电源管脚,所述第二管脚为使能管脚,所述第三管脚为电压输入管脚,所述第四管脚为电压输出管脚,所述第五管脚为复位管脚,所述第六管脚为参考电源输入管脚。
5.根据权利要求1所述的集成芯片,其特征在于,所述焊盘焊接在所述芯片主体的第一布线层;
所述导线设于所述芯片主体的第二布线层;
所述芯片主体包括至少一个过孔,所述导线通过所述过孔以使所述焊盘与对应的所述管脚连接。
6.根据权利要求1所述的集成芯片,其特征在于,所述导线与对应的所述焊盘采用锡膏连接。
7.一种主板,其特征在于,包括:
至少一个如权利要求1-6任一项所述的集成芯片;和
基板,所述集成芯片设置于所述基板上。
8.一种电子设备,其特征在于,包括:
如权利要求7所述的主板;和
外壳,所述外壳用于对所述主板进行封装。
CN201920770978.4U 2019-05-23 2019-05-23 一种用于封装多种线径的集成芯片、主板及电子设备 Active CN210182374U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920770978.4U CN210182374U (zh) 2019-05-23 2019-05-23 一种用于封装多种线径的集成芯片、主板及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920770978.4U CN210182374U (zh) 2019-05-23 2019-05-23 一种用于封装多种线径的集成芯片、主板及电子设备

Publications (1)

Publication Number Publication Date
CN210182374U true CN210182374U (zh) 2020-03-24

Family

ID=69834863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920770978.4U Active CN210182374U (zh) 2019-05-23 2019-05-23 一种用于封装多种线径的集成芯片、主板及电子设备

Country Status (1)

Country Link
CN (1) CN210182374U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466818A (zh) * 2020-10-23 2021-03-09 苏州浪潮智能科技有限公司 一种连接用立式芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466818A (zh) * 2020-10-23 2021-03-09 苏州浪潮智能科技有限公司 一种连接用立式芯片
CN112466818B (zh) * 2020-10-23 2022-08-05 苏州浪潮智能科技有限公司 一种连接用立式芯片

Similar Documents

Publication Publication Date Title
US10665579B2 (en) Chip package assembly with power management integrated circuit and integrated circuit die
TW201037834A (en) Interposer including voltage regulator and method therefor
CN210182374U (zh) 一种用于封装多种线径的集成芯片、主板及电子设备
CN101714544A (zh) 一种集成三极管及其制造方法
CN207235030U (zh) 麦克风及电子设备
TWI329911B (en) Integrated circuit utilizing down bond to define the function of the die
CN210120709U (zh) 转接电路板、电路板组件、变频器和物联网系统
CN209570960U (zh) 近场通信芯片和近场通信设备
WO2022170775A1 (zh) 一种功率结构体和制备方法以及设备
CN116436285A (zh) 电源模块和电子设备
CN210839526U (zh) 开关量信号处理电路和设备
CN109756127B (zh) 一种智能功率mosfet逆变模块
CN111508921B (zh) 具有双面对外接点的半导体芯片组
CN112968587A (zh) 一种电源结构
CN111739872A (zh) 一种智能功率模块及其制造方法
CN105280603A (zh) 电子封装组件
CN217334442U (zh) 一种电路板输出分线器
CN201549504U (zh) 一种集成三极管
CN218299820U (zh) 一种封装结构及应用其的半导体产品
CN209843699U (zh) 一种芯片封装结构
CN221598113U (zh) 一种设置有led光源的紧凑型防水耳机及其插头
CN203521392U (zh) 被动元件封装结构
CN218677150U (zh) 集成mcu和eeprom的封装体、电路板及电子设备
CN215988752U (zh) 一种双面布线脑机接口模块
CN215729767U (zh) 一种单面布线脑机接口模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518000 1st, 5th and 6th floors of No. 1 workshop, No. 28 Qingfeng Avenue, Baolong Street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen mifitech Technology Co.,Ltd.

Address before: 518000 1st, 5th and 6th floors of No. 1 workshop, No. 28 Qingfeng Avenue, Baolong Street, Longgang District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Mifeitake Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder