CN209843699U - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN209843699U CN209843699U CN201921177857.5U CN201921177857U CN209843699U CN 209843699 U CN209843699 U CN 209843699U CN 201921177857 U CN201921177857 U CN 201921177857U CN 209843699 U CN209843699 U CN 209843699U
- Authority
- CN
- China
- Prior art keywords
- chip
- signal output
- signal
- signal transmission
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提供了一种芯片封装结构，包括芯片、基座、若干个引脚以及用于桥接线路的线路转接机构，所述芯片固定连接于所述基座的上表面，所述芯片上设有若干个第一信号输出端，所述引脚环绕设置于所述基座的外侧且设有若干第一信号输入端，所述线路转接机构设于所述芯片的上表面，其包括固定于所述芯片的上表面的基板和固定于所述基板的上表面的转接片，所述转接片上设有第二信号输入端和第二信号输出端。采用本实用新型技术方案的芯片封装结构，通过在芯片表面固定设置线路转接机构，从而实现在不发生引线交叉的情况下改变信号输出位置，确保了芯片封装的安全性。同时不需要重新流片和定制特殊框架，从而节省成本和制造周期。
Description
技术领域
本实用新型涉及芯片封装技术领域，具体涉及一种芯片封装结构。
背景技术
芯片被广泛应用在各行各业中，为方便芯片的使用通常对芯片进行封装，芯片在流片完成后，每个信号输出端的输出信号已经固定。在封装时，一般采用键合线将信号输出端与框架上临近设置的引脚一一对应的相连，通过引脚向外界传递信号，因此每个引脚输出的信号与其临近的信号输出端一致。
如图1所示，当芯片4已经流片后，想要改变若干个引脚2的输出信号时，要根据需求调整引脚2与信号输出端的连接关系，极有可能发生连接信号输出端与引脚2的连接键合线3出现互相交叉的现象，现有技术通常采用重新流片或定制特殊框架来避免键合线交叉的现象。但这两种解决方案的成本很高，同时需要一定的生产周期，影响生产进度。
发明内容
本实用新型的目的在于，提供一种芯片封装结构，该芯片封装结构能实现在不发生引线交叉的情况下改变引脚输出信号的种类，确保了芯片封装的安全性。同时不需要重新流片和定制特殊框架，从而节省成本和制造周期。
基于此，本实用新型提供了一种芯片封装结构，包括芯片、基座、若干个引脚以及用于桥接线路的线路转接机构，所述芯片固定连接于所述基座的上表面，所述芯片上设有若干个第一信号输出端，所述引脚环绕设置于所述基座的外侧且所述引脚上设有第一信号输入端，所述线路转接机构设于所述芯片的上表面，其包括固定于所述芯片的上表面的基板和固定于所述基板的上表面的转接片，所述转接片上设有第二信号输入端和第二信号输出端，所述第二信号输入端与所述第一信号输出端电连接，所述第二信号输出端与所述第一信号输入端电连接，与所述线路转接机构电连接的所述第一信号输出端以及所述第一信号输入端位于所述基座相邻的两边或同侧。
优选的，所述基板的下表面固定连接有贴片，所述基板通过所述贴片粘贴于所述芯片的上表面。
优选的，若干个所述第一信号输出端设于所述芯片的边缘位置，所述线路转接机构设于若干所述第一信号输出端围合成的空间的内部。
优选的，所述转接片包括第一信号传输部、第二信号传输部以及连接部，所述第一信号传输部上设有第二信号输入端，所述第二信号传输部上设有第二信号输出端，所述连接部的一端与所述第一信号传输部相连接，所述连接部的另一端与所述第二信号传输部相连接。
优选的，所述第一信号传输部和所述第二信号传输部均呈圆形状，所述连接部呈矩形状，所述连接部的宽度小于所述第一信号传输部和所述第二信号传输部的直径。
优选的，还包括用于传输信号的若干条键合线。
优选的，所述第一信号输出端为多个固定连接于所述芯片上表面的焊盘。
优选的，所述转接片的表面覆盖有用于防止所述转接片氧化的保护层。
优选的，所述转接片由金属铜制成，所述保护层为薄金层，所述基板的材料为硅。
优选的，所述转接片的厚度为2-4μm，所述保护层的厚度为0.2-0.4μm，所述基板的厚度为70-80μm。
实施本实用新型实施例，具有如下有益效果：
通过在芯片表面固定设有线路转接机构，线路转接机构设有第二信号输入端和第二信号输出端，在需改变封装芯片的引脚输出信号的种类，如图2所示，当位于一侧的第一信号输出端要与邻近芯片另一侧的第一信号输入端连接，或者是位于同一侧的第一信号输出端要与第一信号输入端，但是二者并不相对应的情况时，可通过将第二信号输入端与第一信号输出端电连接、第二信号输出端与引脚上的第一信号输入端电连接，由此实现信号的传递，从而确保在不发生引线交叉的情况下改变引脚输出信号种类，确保了芯片封装的安全性。同时不需要重新流片和定制特殊框架，从而节省成本和制造周期。
附图说明
图1为改变引脚信号输出种类后打线交叉的芯片封装结构示意图。
图2为本实用新型实施例中的芯片封装结构的结构示意图。
图中：1、基座，2、引脚，3、键合线，4、芯片，5、焊盘，6、线路转接机构。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
应当理解的是，本实用新型中采用术语“第一”、“第二”等来描述各种信息，但这些信息不应限于这些术语，这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本实用新型范围的情况下，“第一”信息也可以被称为“第二”信息，类似的，“第二”信息也可以被称为“第一”信息。
如图2所示，本实施例提供一种芯片封装结构，包括芯片4、基座1、若干个引脚2以及用于桥接线路的线路转接机构6，芯片4固定连接于基座1的上表面，芯片4上设有若干个第一信号输出端，引脚2环绕设置于基座1的外侧且引脚2上设有第一信号输入端，线路转接机构6设于芯片4的上表面，其包括固定于芯片4的上表面的基板和固定于基板的上表面的转接片，转接片上设有第二信号输入端和第二信号输出端，第二信号输入端与第一信号输出端电连接，第二信号输出端与第一信号输入端电连接，与线路转接机构6电连接的第一信号输出端以及第一信号输入端位于基座1相邻的两边或同侧。
基于以上技术方案，通过在芯片4表面固定设有线路转接机构6，线路转接机构6设有第二信号输入端和第二信号输出端，在需改变封装芯片的引脚输出信号的种类时，如图2所示，当位于一侧的第一信号输出端要与邻近芯片4另一侧的第一信号输入端连接，或者是位于同一侧的第一信号输出端要与第一信号输入端，但是二者并不相对应的情况时，可通过将第二信号输入端与第一信号输出端电连接、第二信号输出端与引脚2上的第一信号输入端电连接，由此实现信号的传递，从而确保在不发生引线交叉的情况下改变引脚输出信号种类，确保了芯片封装的安全性。同时不需要重新流片和定制特殊框架，从而节省成本和制造周期。
优选的，基板的下表面固定连接有贴片，基板通过贴片粘贴于芯片4的上表面，由此方便线路转接机构6的拆卸和安装。
具体的，若干个第一信号输出端设于芯片4的边缘位置，线路转接机构6设于若干个第一信号输出端围合成的空间的内部，由此便于芯片4的封装，同时确保封装芯片信号传输的可靠性。
进一步地，转接片包括第一信号传输部、第二信号传输部以及连接部，第一信号传输部上设有第二信号输入端，第二信号传输部上设有第二信号输出端，连接部的一端与第一信号传输部相连接，连接部的另一端与第二信号传输部相连接，连接部将第二信号输入端的信号传输到第二信号输出端。由此第二信号输入端与第一信号输出端电连接，第二信号输出端与第一信号输入端电连接，即可通过线路转接机构6实现第一信号输出端和第一信号输入端之间稳定的信号的传输。
优选的，第一信号传输部和第二信号传输部均呈圆形状，连接部呈矩形状，连接部的宽度小于第一信号传输部和第二信号传输部的直径，使得整个转接片呈骨头装，连接部的宽度小于第一信号传输部和第二信号传输部的直径，在实现信号连接的同时又能减少材料，节约成本。
在本实施例中，芯片封装结构还包括用于传输信号的若干条键合线3，键合线3有如下几种连接方式：
(1)键合线3的一端与第一信号输出端相连接，键合线3的另一端与引脚2上的第一信号输入端相连接；
(2)键合线3的一端与第一信号输出端相连接，键合线3的另一端与第二信号输入端相连接；
(3)键合线3的一端与引脚2上的第一信号输入端相连接，键合线3的另一端与第二信号输出端相连接。
由键合线3传输信号，使得信号传输稳定且连接方便。
在本实施例中，第一信号输出端为多个固定连接于芯片上表面的焊盘,由此在芯片4加工方便的同时便于第一信号输出端与其他信号输入端的连接。
优选的，转接片的表面覆盖有用于防止转接片氧化的保护层，由此防止转接片发生氧化。具体的，转接片由金属铜制成，便于转接片与键合线3连接进行信号传输。在本实施例中，保护层为薄金层，使得保护层在常温下性能稳定，确保转接片不会被氧化。基板的材料为硅。
为了使整个封装芯片的整体厚度小，在本实施例中，转接片的厚度为2-4μm，保护层的厚度为0.2-0.4μm，基板的厚度为70-80μm。
在本实施例中，芯片4通过银浆固定连接在基座1的上表面，线路转接机构6通过干膜固定在芯片4的表面，由此基座1、芯片4和线路转接机构6之间连接牢靠，进一步确保信号传输稳定。
采用本实用新型实施例的芯片封装结构，通过在芯片4表面固定设有线路转接机构6，线路转接机构6设有第二信号输入端和第二信号输出端，在需改变封装芯片的引脚输出信号的种类时，如图2所示，当位于一侧的第一信号输出端要与邻近芯片4另一侧的第一信号输入端连接，或者是位于同一侧的第一信号输出端要与第一信号输入端，但是二者并不相对应的情况时，可通过将第二信号输入端与第一信号输出端电连接、第二信号输出端与引脚2上的第一信号输入端电连接，由此实现信号的传递，从而确保在不发生引线交叉的情况下改变引脚输出信号种类，确保了芯片封装的安全性。同时不需要重新流片和定制特殊框架，从而节省成本和制造周期。
在本实用新型的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本实用新型的保护范围。
Claims (10)
1.一种芯片封装结构，其特征在于，包括芯片、基座、若干个引脚以及用于桥接线路的线路转接机构，所述芯片固定连接于所述基座的上表面，所述芯片上设有若干个第一信号输出端，所述引脚环绕设置于所述基座的外侧且所述引脚上设有第一信号输入端，所述线路转接机构设于所述芯片的上表面，其包括固定于所述芯片的上表面的基板和固定于所述基板的上表面的转接片，所述转接片上设有第二信号输入端和第二信号输出端，所述第二信号输入端与所述第一信号输出端电连接，所述第二信号输出端与所述第一信号输入端电连接，与所述线路转接机构电连接的所述第一信号输出端以及所述第一信号输入端位于所述基座相邻的两边或同侧。
2.根据权利要求1所述的芯片封装结构，其特征在于：所述基板的下表面固定连接有贴片，所述基板通过所述贴片粘贴于所述芯片的上表面。
3.根据权利要求1所述的芯片封装结构，其特征在于：若干个所述第一信号输出端设于所述芯片的边缘位置，所述线路转接机构设于若干所述第一信号输出端围合成的空间的内部。
4.根据权利要求1所述的芯片封装结构，其特征在于：所述转接片包括第一信号传输部、第二信号传输部以及连接部，所述第一信号传输部上设有第二信号输入端，所述第二信号传输部上设有第二信号输出端，所述连接部的一端与所述第一信号传输部相连接，所述连接部的另一端与所述第二信号传输部相连接。
5.根据权利要求4所述的芯片封装结构，其特征在于：所述第一信号传输部和所述第二信号传输部均呈圆形状，所述连接部呈矩形状，所述连接部的宽度小于所述第一信号传输部和所述第二信号传输部的直径。
6.根据权利要求1至5中任一项所述的芯片封装结构，其特征在于：还包括用于传输信号的若干条键合线。
7.根据权利要求1所述的芯片封装结构，其特征在于：所述第一信号输出端为多个固定连接于所述芯片上表面的焊盘。
8.根据权利要求1至5中任一项所述的芯片封装结构，其特征在于：所述转接片的表面覆盖有用于防止所述转接片氧化的保护层。
9.根据权利要求8所述的芯片封装结构，其特征在于：所述转接片由金属铜制成，所述保护层为薄金层，所述基板的材料为硅。
10.根据权利要求9所述的芯片封装结构，其特征在于：所述转接片的厚度为2-4μm，所述保护层的厚度为0.2-0.4μm，所述基板的厚度为70-80μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921177857.5U CN209843699U (zh) | 2019-07-24 | 2019-07-24 | 一种芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921177857.5U CN209843699U (zh) | 2019-07-24 | 2019-07-24 | 一种芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209843699U true CN209843699U (zh) | 2019-12-24 |
Family
ID=68900114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921177857.5U Active CN209843699U (zh) | 2019-07-24 | 2019-07-24 | 一种芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209843699U (zh) |
-
2019
- 2019-07-24 CN CN201921177857.5U patent/CN209843699U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6080931A (en) | Semiconductor package | |
| KR20010064907A (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
| CN105789154A (zh) | 一种倒装芯片模组 | |
| CN104851863B (zh) | 一种集成电路、引线键合封装芯片及倒装封装芯片 | |
| US20040056338A1 (en) | Near chip size semiconductor package | |
| CN111564419B (zh) | 芯片叠层封装结构、其制作方法和电子设备 | |
| CN209843699U (zh) | 一种芯片封装结构 | |
| CN105374805A (zh) | 一种多芯片封装结构 | |
| JP3020481B1 (ja) | 多チップ半導体パッケージ構造とその製造方法 | |
| CN105097747B (zh) | 智能卡芯片封装结构及封装方法 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
| CN101127332A (zh) | 晶片上引脚球格阵列封装构造 | |
| CN220526910U (zh) | 一种高密度电路引线框架芯片倒装封装结构 | |
| CN217444379U (zh) | 半导体器件的封装结构和电子设备 | |
| CN218160343U (zh) | 一种基于塑封的半导体封装结构 | |
| CN216528881U (zh) | 一种封装结构及光模块 | |
| KR100216820B1 (ko) | Bga (볼 그리드 어레이) 반도체 패키지 | |
| CN220821555U (zh) | 传感器芯片qfn封装过渡结构 | |
| CN113169153A (zh) | 一种芯片的封装结构 | |
| CN213988868U (zh) | 一种器件及封装结构 | |
| CN214898439U (zh) | 一种小型esd器件封装结构 | |
| CN218299820U (zh) | 一种封装结构及应用其的半导体产品 | |
| JPH03220761A (ja) | 半導体装置 | |
| CN218006626U (zh) | 一种射频放大器焊接结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |