CN203521392U - 被动元件封装结构 - Google Patents

被动元件封装结构 Download PDF

Info

Publication number
CN203521392U
CN203521392U CN201320494899.8U CN201320494899U CN203521392U CN 203521392 U CN203521392 U CN 203521392U CN 201320494899 U CN201320494899 U CN 201320494899U CN 203521392 U CN203521392 U CN 203521392U
Authority
CN
China
Prior art keywords
substrate
electric connection
connection point
hole
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320494899.8U
Other languages
English (en)
Inventor
陈石矶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STANDARD TECHNOLOGY SERVICE Inc
Original Assignee
STANDARD TECHNOLOGY SERVICE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STANDARD TECHNOLOGY SERVICE Inc filed Critical STANDARD TECHNOLOGY SERVICE Inc
Priority to CN201320494899.8U priority Critical patent/CN203521392U/zh
Application granted granted Critical
Publication of CN203521392U publication Critical patent/CN203521392U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

本实用新型揭露一种被动元件封装结构，具有多个模块化基板，并通过基板的叠置方式，在制作工艺时，能直接于叠置基板上直接加工，因此能在工艺上提供更快速制作流程，节省工艺的成本，对后续产品的进度产生正向效益。

Description

被动元件封装结构
技术领域
本实用新型是有关于一种被动元件封装结构，特别是一种通过模块化，并大量迅速组装的封装结构。 
背景技术
近几年來，随着电子科技、网络等相关技术的进步，以及全球电子市场消费水平的提升，个人计算机、多媒体、工作站、网络、通信相关设备等电子产品的需求量激增，带动整个世界半导体产业的蓬勃发展。 
由于电子产品朝向轻薄短小、低耗能发展的趋势，使得相关的电路元件也面临体积缩减的压力，电路设计将朝向小型化、模块化的方向发展；打开每个电子产品的外壳，印入眼帘的是布满各式各样电子元件的电路板，一般电路板上最常见的就是被动元件，例如：电阻、电容、电感或二极管等，因此，被动元件的体积缩小对电路板整体体积缩小是有帮助的；也因此，如何提高电路板上的主、被动元件的整合性已慢慢成为电路设计的主流，通过高度集积化设计，以利系统产品体积缩小并达到功能多样化目标。 
除此之外，在工艺上，各样电子元件的制作时间及步骤如过冗长及繁杂，将影响到整体成本的增加，因此减少工艺时间及，符合电子元件轻薄短小为目前的发展趋势。 
实用新型内容
为了解决上述所提到问题，本实用新型的一主要目的在于提供一种被动元件封装结构，特别是一种提供模块化的封装结构，能在工艺上提供更快速制作流程。 
依据上述目的，本实用新型提供一种被动元件封装结构，其特征在于，包含： 
一第一基板，具有一上表面与相对该上表面的一下表面； 
一第二基板，具有一上表面与相对该上表面的一下表面； 
一开口，由该第二基板的上表面贯穿至该下表面，而该第二基板的下表面置于该第一基板的上表面，使该开口形成一置晶槽； 
一第一贯穿孔，贯穿该第一基板，且对应于该置晶槽； 
一第二贯穿孔，贯穿该第一基板； 
一第三贯穿孔，贯穿该第二基板，且该第三贯穿孔与该第二贯穿孔相对应； 
一芯片，配置于该置晶槽内，且于该芯片的上表面形成一第一电性连接点，于该芯片的下表面形成一第二电性连接点； 
一第三电性连接点，形成于该第二基板的上表面，并置于该第三贯穿孔上方； 
一第一焊垫，形成于该第一基板的下表面，并遮盖该第一贯穿孔； 
一第一金属导线，配置于该第一贯穿孔内，并电性连接该第一焊垫及该第二电性连接点； 
一第二焊垫，形成于该第一基板的下表面，并遮盖该第二贯穿孔； 
一第二金属导线，配置于该第二贯穿孔内，并电性连接该第二焊垫及该第三电性连接点；及 
一第三基板，具有一上表面与相对该上表面的一下表面，该下表面覆盖该第二基板的上表面及该置晶槽，且于该基板的下表面具有一电性连通的第四电性连接点及第五电性连接点，而该第四电性连接点电性连接于该第三电性连接点，该第五电性连接点电性连接于该第一电性连接点。 
其中该基板内部进一步配置一金属线段来使该第四电性连接点及该第五电性连接点彼此电性连通。 
其中该第四电性连接点及该第五电性连接点彼此之间保持一间隔。 
其中该芯片置于该置晶槽内的高度小于等于该第二基板的上表面。 
其中该第一基板、该第二基板及该第三基板的材质为塑料、玻璃纤维或陶瓷材料。 
其中该第一金属导线及该第二金属导线以电镀方式形成。 
其中该第一电性连接点、该第二电性连接点及该第三电性连接点为一焊垫结构。 
本实用新型的有益效果是，其通过直接提供模块化的基板，以第一基板、第二基板及第三基板叠置方式，能在工艺上提供更快速制作流程，节省工艺的成本，对后续产品的进度产生正向效益。 
附图说明
为进一步说明本实用新型的技术内容，以下结合实施例及附图详细说明如后，其中： 
图1A为本实用新型的被动元件封装结构的基座示意图。 
图1B为本实用新型的被动元件封装结构的基座下表面示意图。 
图2A-图2C为本实用新型第一实施例的被动元件封装结构的侧视剖面图。 
图3为本实用新型第二实施例的被动元件封装结构的侧视剖面图。 
图4为本实用新型第三实施例的被动元件封装结构的侧视剖面图。 
图5为本实用新型第四实施例的被动元件封装结构的基板结合示意图。 
图6A-图6C为本实用新型第四实施例的被动元件封装结构的侧视剖面图。 
具体实施方式
为使本实用新型的目的、技术特征及优点，能更为相关技术领域人员所了解并得以实施本实用新型，在此配合所附附图，于后续的说明书阐明本实用新型的技术特征与实施方式，并列举较佳实施例进一步说明，然以下实施例说明并非用以限定本实用新型，且以下文中所对照的附图，是表达与本实用新型特征有关的示意。 
首先，请参阅图1A，是为本实用新型的被动元件封装结构的基座示意图。如图1A所示，被动元件封装结构的基座10具有一上表面101及与相对上表面101的一下表面103，并于上表面101上形成一凹槽105；而在 凹槽105的一侧形成一高于凹槽105底部且低于上表面103的一平台107，而在凹槽105内低于平台107的区域形成一置晶槽109。一个第一贯穿孔20，是由置晶槽109底部贯穿至基座10的下表面103；一个第二贯穿孔22，是由平台107贯穿至基座10的下表面103。此外，本实用新型的基座10的材质可以由下列材料中选择：塑料、玻璃纤维、树脂、陶瓷材料或其他高分子材料。 
接着，请参阅图1B，是为本实用新型的被动元件封装结构的基座下表面示意图。如图1B所示，在基座10的下表面103上配置一第一焊垫30及一第二焊垫32；其中第一焊垫30其配置为遮盖于第一贯穿孔20，而第二焊垫32其配置为遮盖于第二贯穿孔22；很明显地，第一焊垫30及第二焊垫32为被动元件封装结构与外界组装接触连接用。 
请参阅图2A-图2C，是为本实用新型第一实施例的被动元件封装结构的侧视剖面图。首先，请先参阅图2A，在基座10的第一贯穿孔20内形成一第一金属导线60，并电性连接至第一焊垫30；而在第二贯穿孔22内形成一第二金属导线62，并电性连接第二焊垫32，以及于凹槽105内的平台107上形成一第三电性连接点50，并使第三电性连接点50与第二金属导线62电性连接；其中，形成第一金属导线60、第二金属导线62及第三电性连接点50的方式，可以选择电镀方式来形成。 
接着，请参阅图2B。提供一芯片40，此芯片40具有上表面401及相对上表面401的下表面403，且在上表面401上已配置一第一电性连接点4011，而于芯片40的下表面403上已配置一第二电性连接点4031。再接着，将芯片40放置入基座10的置晶槽109中，并使芯片40的下表面403上的第二电性连接点4031与第一金属导线60电性连接；其中，第一电性连接点4011可以是一种金属凸块(metal bump)，而第二电性连接点4031可以是一种电极(electrode)。接着，使用一第三金属导线64，用以将平台107上的第三电性连接点50与芯片40的上表面401的第一电性连接点4011形成电性连接；其中，第三金属导线64可以选择使用金属打线工艺(wire bonding process)来形成。经由上述连接后，使得本实用新型的芯片40可以通过芯片40上表面401的第一电性连接点4011及下表面403上的第二电性连接点4031与基座10上的第一金属导线60、第二金属导线 62及第三电性连接点50形成电性连接。此外，在本实施例中，第一金属导线60的线弧度的最高点控制其不超过基座10上表面101的高度；此外，本实施例中的芯片40为一种被动元件，例如：电阻、电容、电感或二极管等。 
接着，请参阅图2C，是完成图2B的结构后，提供一基板70，并将此基板70配置于芯片40的上表面401上，使基板70局部覆盖于芯片40的上表面401，并曝露出第三金属导线64接点的区域；接着，使用一胶体72来覆盖第三金属导线64接点的区域。在基板70与胶体72覆盖后，其高度需与基座10的上表面101齐高，使芯片40(即被动元件)封装结构整体的高度一致。此外，要说明的是，本实用新型基板70的材质可以由下列材料中选择：塑料、玻璃纤维、树脂、陶瓷材料或其他高分子材料；而本实用新型使用的胶体72可以为一种低温胶。 
再接着，请参考图3，是为本实用新型第二实施例的被动元件封装结构的侧视剖面图。很明显地，第二实施例与上述第一实施例间的差异在于，完成图2B的结构后，接着，提供胶体72来覆盖芯片40上表面401及第一金属导线60的区域，于胶体72覆盖后，其高度需与基座10的上表面101齐高，使芯片40(即被动元件)封装结构整体的高度一致，其中，本实施例所使用的胶体72可以为一种低温胶。 
请参阅图4，是为本实用新型第三实施例的被动元件封装结构的侧视剖面图。如图4所示，在第本实施例中，基座10的结构与图1A、图1B及图2A所揭露的相同，故不再赘述。接着，提供一芯片40，此芯片40具有上表面401及相对上表面401的下表面403，且在上表面401上已配置一第一电性连接点4011，而于芯片40的下表面403上已配置一第二电性连接点4031，其中，第一电性连接点4011及第二电性连接点4031为形成在芯片40上的焊垫(pad)结构。再接着，将芯片40放置入基座10的置晶槽109中，并使芯片40的下表面403上的第二电性连接点4031与第一金属导线60电性连接；其中，芯片40上的第一电性连接点4011与平台107上的第三电性连接点50高度相同。 
接着，提供一基板74，此基板74于下表面741配置一个第四电性连接点7411及一个第五电性连接点7413，此第四电性连接点7411及第五电 性连接点7413是以一间隔隔离，而第四电性连接点7411及第五电性连接点7413的电性连通方式，是由配置在基板74内部配置一金属线段7415来将第四电性连接点7411及第五电性连接点7413电性连通。 
再接着，将基板74以其下表面741覆盖住芯片40与基座10上的平台107，并使位于基板74下表面741上的第四电性连接点7411与于平台107上的第三电性连接点50电性连接，而位于基板74下表面741上的第五电性连接点7413会与芯片40的上表面401的第一电性连接点4011电性连接，以完成被动元件封装结构；其中，本实用新型基板74的材质可以由下列材料中选择：塑料、玻璃纤维、树脂、陶瓷材料或其他高分子材料。 
请参阅图5，是为本实用新型第四实施例的被动元件封装结构的基板结合示意图。如图5所示，第四实施例的被动元件封装结构其主要包含：一第一基板80，具有一上表面801与相对上表面801的一下表面803，且于第一基板80的一相对两端附近形成一第一贯穿孔24及一第二贯穿孔26；一第二基板82，具有一上表面821与相对上表面821的一下表面823，其中，在第二基板82上，具有一开口(opening)825及一相邻开口825的一第三贯穿孔28，开口825及第三贯穿孔28均是由上表面821贯穿至下表面823，其中，第二基板82上的第三贯穿孔28是与第一基板80上的第二贯穿孔26相对应；一第三基板84，具有一上表面841与相对上表面841的一下表面843。很明显地，本实施例中的第一基板80、第二基板82及第三基板84可以分别形成，且每一基板的材质可以由下列材料中选择：塑料、玻璃纤维、树脂、陶瓷材料或其他高分子材料。 
请参阅图6A-图6C，是为本实用新型第四实施例的被动元件封装结构的侧视剖面图。首先，请先参阅图6A，将具有开口825及第三贯穿孔28的第二基板82堆栈置于第一基板80的上，并使开口825与第一基板80的上表面801形成一置晶槽8251，而第二基板82上的第三贯穿孔28与第一基板80上的第二贯穿孔26相对应，故可以形成一个贯穿第一基板80上表面801与下表面803，并同时贯穿第二基板82上表面821与下表面823的贯穿孔；其中，第一基板80与第二基板82是以一黏着材料固接成一体。接着，在第一贯穿孔24内形成一第一金属导线66，同时于第一基 板80的下表面803上形成第一焊垫34，遮盖于第一贯穿孔24并使第一金属导线66与第一焊垫34电性连接，而第一金属导线66的另一端则曝露在第一基板80的上表面801上；此外，一第二金属导线68形成于第二贯穿孔26及第三贯穿孔28中，同时于第一基板80的下表面803上形成第二焊垫36，遮盖于第二贯穿孔26，以及在第二基板82的上表面821上形成一第三电性连接点52，且第二金属导线68分别与第二焊垫36及第三电性连接点52电性连接；其中，形成第一金属导线66及第二金属导线68的方式，可以选择电镀方式来形成，而第三电性连接点52可为一焊垫(pad)结构。 
接着，请参阅图6B，完成图6A的结构后，提供一芯片42，此芯片42具有上表面421及相对上表面421的下表面423，且在上表面421上已配置一第一电性连接点4211，而于芯片42的下表面423上已配置一第二电性连接点4231，其中，第一电性连接点4211及第二电性连接点4231为形成在芯片42上的焊垫(pad)结构。再接着，将芯片42放置入第一基板80与第二基板82所形成的置晶槽8251中，并使芯片42的下表面423上的第二电性连接点4231与第一金属导线66电性连接；其中，芯片42置于置晶槽8251内的高度等于第二基板82的上表面821的高度，而芯片42上的第一电性连接点4211与第二基板82的上表面821上的第三电性连接点52高度相同。 
再接着，请参阅图6C，将第三基板84以其下表面841覆盖住芯片42与第二基板82的上表面821；在此第三基板84的下表面841上配置一个第四电性连接点8431及一个第五电性连接点8433，此第四电性连接点8431及第五电性连接点8433是以一间隔隔离，而第四电性连接点8431及第五电性连接点8433的电性连通方式，是由配置在第三基板84内部配置一金属线段8435来将第四电性连接点8431及第五电性连接点8433电性连通。 
在第三基板84以其下表面841覆盖住芯片42与第二基板82的上表面821时，第三基板84下表面843上的第四电性连接点8431会与第二基板82的上表面821上的第三电性连接点52电性连接，而位于第三基板84下表面843上的第五电性连接点8433会与芯片42的上表面421的第一电 性连接点4211电性连接，以完成被动元件封装结构。 
本实用新型的第一实施例、第二实施例、第三实施例及第四实施例的被动元件封装结构，通过直接提供模块化的基座10，或是以第一基板80、第二基板82及第三基板84叠置方式，能在工艺上提供更快速制作流程，节省工艺的成本，对后续产品的进度产生正向效益。 
虽然本实用新型以前述的较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习本领域技术者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的专利保护范围须视本说明书所附的权利要求范围所界定的为准。 

Claims (7)

1.一种被动元件封装结构，其特征在于，包含： 
一第一基板，具有一上表面与相对该上表面的一下表面； 
一第二基板，具有一上表面与相对该上表面的一下表面； 
一开口，由该第二基板的上表面贯穿至该下表面，而该第二基板的下表面置于该第一基板的上表面，使该开口形成一置晶槽； 
一第一贯穿孔，贯穿该第一基板，且对应于该置晶槽； 
一第二贯穿孔，贯穿该第一基板； 
一第三贯穿孔，贯穿该第二基板，且该第三贯穿孔与该第二贯穿孔相对应； 
一芯片，配置于该置晶槽内，且于该芯片的上表面形成一第一电性连接点，于该芯片的下表面形成一第二电性连接点； 
一第三电性连接点，形成于该第二基板的上表面，并置于该第三贯穿孔上方； 
一第一焊垫，形成于该第一基板的下表面，并遮盖该第一贯穿孔； 
一第一金属导线，配置于该第一贯穿孔内，并电性连接该第一焊垫及该第二电性连接点； 
一第二焊垫，形成于该第一基板的下表面，并遮盖该第二贯穿孔； 
一第二金属导线，配置于该第二贯穿孔内，并电性连接该第二焊垫及该第三电性连接点；及 
一第三基板，具有一上表面与相对该上表面的一下表面，该下表面覆盖该第二基板的上表面及该置晶槽，且于该基板的下表面具有一电性连通的第四电性连接点及第五电性连接点，而该第四电性连接点电性连接于该第三电性连接点，该第五电性连接点电性连接于该第一电性连接点。 
2.根据权利要求1所述的被动元件封装结构，其特征在于，其中该基板内部进一步配置一金属线段来使该第四电性连接点及该第五电性连接点彼此电性连通。 
3.根据权利要求1所述的被动元件封装结构，其特征在于，其中该第四电性连接点及该第五电性连接点彼此之间保持一间隔。 
4.根据权利要求1所述的被动元件封装结构，其特征在于，其中该芯片置于该置晶槽内的高度小于等于该第二基板的上表面。 
5.根据权利要求1所述的被动元件封装结构，其特征在于，其中该第一基板、该第二基板及该第三基板的材质为塑料、玻璃纤维或陶瓷材料。 
6.根据权利要求1所述的被动元件封装结构，其特征在于，其中该第一金属导线及该第二金属导线以电镀方式形成。 
7.根据权利要求1所述的被动元件封装结构，其特征在于，其中该第一电性连接点、该第二电性连接点及该第三电性连接点为一焊垫结构。 
CN201320494899.8U 2013-08-13 2013-08-13 被动元件封装结构 Expired - Fee Related CN203521392U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320494899.8U CN203521392U (zh) 2013-08-13 2013-08-13 被动元件封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320494899.8U CN203521392U (zh) 2013-08-13 2013-08-13 被动元件封装结构

Publications (1)

Publication Number Publication Date
CN203521392U true CN203521392U (zh) 2014-04-02

Family

ID=50380282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320494899.8U Expired - Fee Related CN203521392U (zh) 2013-08-13 2013-08-13 被动元件封装结构

Country Status (1)

Country Link
CN (1) CN203521392U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571247A (zh) * 2015-10-08 2017-04-19 冠研（上海）专利技术有限公司 超级电容器的封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571247A (zh) * 2015-10-08 2017-04-19 冠研（上海）专利技术有限公司 超级电容器的封装结构
CN106571247B (zh) * 2015-10-08 2018-06-19 冠研（上海）专利技术有限公司 超级电容器的封装结构

Similar Documents

Publication Publication Date Title
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN102217059A (zh) 一种封装用绝缘环、绝缘环组合件和封装体
CN206179848U (zh) 一种PoP堆叠封装结构
CN203521392U (zh) 被动元件封装结构
CN202977376U (zh) 传感器封装模块
CN202075772U (zh) 接触式ic卡模块
CN205751528U (zh) 移动固态硬盘
CN203720871U (zh) 一种智能卡
CN202103945U (zh) 一种用于安装led的电路板
CN203423160U (zh) 被动元件封装结构
CN107946269A (zh) 一种传感芯片的封装结构及其封装方法
CN106503690A (zh) 分层式指纹识别模组
CN206312171U (zh) 分层式指纹识别模组
CN201689452U (zh) 一种带有天线的电信智能卡
CN207611749U (zh) 集成电路封装件及封装基板
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN202059683U (zh) 十字贴面成型焊接结构
CN203521396U (zh) 一种aaqfn框架产品无铜扁平封装件
CN102903709A (zh) 一种cob led模组及其制造方法
CN102738016A (zh) 一种基于框架载体开孔的aaqfn产品的二次塑封制作工艺
CN202905709U (zh) 一种cob led模组
CN218299820U (zh) 一种封装结构及应用其的半导体产品
CN201549504U (zh) 一种集成三极管
CN203787409U (zh) 一种半导体封装结构
CN218732289U (zh) 一种功率器件模块与电子设备

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140402

Termination date: 20150813

EXPY Termination of patent right or utility model