CN218827129U - 集成mcu和ldo的封装体、电路板及电子设备 - Google Patents

Abstract

本实用新型属于半导体封装技术领域，提供了一种集成MCU和LDO的封装体，所述集成MCU和LDO的封装体包括封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，所述第一芯片裸片为LDO芯片裸片，所述第二芯片裸片为MCU芯片裸片；所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；所述第一芯片裸片、所述第二芯片裸片、所述基板以及所述多个引脚通过键合线电连接。本实用新型通过一个集成MCU和LDO的封装体即可同时实现微控制芯片(MCU)和LDO芯片的功能。

Description

集成MCU和LDO的封装体、电路板及电子设备

技术领域

本实用新型涉及半导体封装领域，尤其涉及一种集成MCU和LDO的封装体、电路板及电子设备。

背景技术

家用电器如小家电等电子产品为了实现可靠的电源充电功能需要集成微控制器MCU芯片和LDO芯片(Low Dropout Regulator，低压差线性稳压器)。现有的MCU芯片和LDO芯片往往各自被独立封装为封装体，然后再装配于电路板上，实现控制、降压稳压等功能。随着产品应用端小型化、低成本的要求越来越强烈，在一个封装体中封装单颗芯片难以满足这种日益增长的需求。在一个封装体中封装多颗芯片，成为了技术发展的方向。

实用新型内容

有鉴于此，本实用新型实施例提供了一种集成MCU和LDO的封装体，用以解决分立的MCU器件和LDO器件难以实现小型化、低成本的问题。

第一方面，本实用新型实施例提供一种集成MCU和LDO的封装体，所述集成MCU和LDO的封装体包括：

封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，

所述第一芯片裸片为LDO芯片裸片，所述第二芯片裸片为MCU芯片裸片；

所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；

所述引脚与所述第一芯片裸片、所述第二芯片裸片或所述基板通过键合线电连接。

优选地，所述第一芯片裸片和所述第二芯片裸片在所述基板表面上的投影不重叠。

优选地，所述基板为圆角矩形结构、所述第一芯片裸片和所述第二芯片裸片均为矩形结构，记所述基板、所述第一芯片裸片、第二芯片裸片中较长的边缘为长边，较短的边缘为短边，其中，所述第一芯片裸片的长边与所述基板的长边平行，所述第二芯片裸片的短边与所述基板的长边平行。

优选地，所述第一芯片裸片和所述第二芯片裸片处于同一平面。

优选地，所述第二芯片裸片的负极电压接口通过键合线与所述基板电连接。

优选地，所述多个引脚包括分别与所述第一芯片裸片和第二芯片裸片通过键合线电连接的第一引脚，与所述第二芯片裸片通过键合线电连接的第二引脚至第十四引脚；与所述第一芯片裸片通过键合线电连接的第十五引脚；与所述基板和所述第一芯片裸片通过键合线电连接的第十六引脚。

优选地，所述第一引脚为VDD引脚，用于连接电压正极，所述第十五引脚为VIN引脚，用于连接输入电压，所述第十六引脚为VSS引脚，用于连接电压负极。

优选地，所述集成MCU和LDO的封装体为SOP封装结构。

第二方面，本实用新型实施例提供一种电路板，所述电路板包括如第一方面任一项所述的集成MCU和LDO的封装体。

第三方面，本实用新型实施例提供一种电子设备，电子设备包括如第二方面所述的电路板。

综上所述，本实用新型的有益效果如下：

本实用新型实施例提供的集成MCU和LDO的封装体、电路板和电子设备，通过将LDO芯片裸片MCU芯片裸片合封一起，作为既具有MCU微控制器功能又有LDO的降压稳压功能的器件，一方面可以利用MCU微控制器的功能用于控制马达、灯串、开关等单元，另一方面可以利用LDO的功能进行供电模块的降压稳压处理，相对于使用分立的LDO器件和MCU微控制器，可以减少在电路板上所占的体积，同时降低器件成本和提升生产量率。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，这些均在本实用新型的保护范围内。

图1为本实用新型的集成MCU和LDO的封装体的结构示意图；

图2为本实用新型的第一芯片裸片的电路图。

图3为本实用新型的第二芯片裸片的结构图。

图4为本实用新型的集成MCU和LDO的封装体的SOP封装结构示意图。

图5为本实用新型的电路板的结构示意图。

图6为本实用新型的电子设备的结构示意图。

图中零件部件及编号：

1～16：第一引脚至第十六引脚

50-基板

105-基板延伸部

30-第一芯片裸片

40-第二芯片裸片

20-键合线

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。在本(实用新型或实用新型)的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本(实用新型或实用新型)的限制。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。如果不冲突，本(实用新型或实用新型)施例以及实施例中的各个特征可以相互结合，均在本实(实用新型或实用新型)的保护范围之内。

请参见图1所示，本发明实施例提供了一种集成MCU和LDO的封装体，所述集成MCU和LDO的封装体包括：包括封装外壳(未示出)、基板50、第一芯片裸片30、第二芯片裸片40以及多个引脚1～16；其中，第一芯片裸片30为LDO芯片裸片，第二芯片裸片40为MCU芯片裸片；第一芯片裸片30和第二芯片裸片40均设置在基板50表面上，第一芯片裸片30、第二芯片裸片40和基板50均设置在封装外壳之内，多个引脚1～16设置在基板四周，并通过键合线20分别与第一芯片裸片30、第二芯片裸片40、基板50之间实现电连接。

其中，第一芯片裸片30和第二芯片裸片40在基板50表面上的投影不重叠。即第一芯片裸片30和第二芯片裸片不会重叠放置于基板表面。优选地，第一芯片裸片30和第二芯片裸片40所处平面平行或两者处于同一平面。

在一个实施例中，如图1所示，基板50为圆角矩形或类圆角矩形，第一芯片裸片30和第二芯片裸片40外形均为矩形。分别记基板50中较长的边缘为长边，较短的边缘为短边，同样，记所述第一芯片裸片30、第二芯片裸片40中较长的边缘为长边，较短的边缘为短边，在基板50上设置第一芯片裸片30和第二芯片裸片40时，所述第一芯片裸片30的长边与所述基板50的长边平行，所述第二芯片裸片40的短边与所述基板50的长边平行。

在其他实施例中，第一芯片裸片30和第二芯片裸片40的放置还可以是：第一芯片裸片30的长边与基板50的短边平行、第二芯片裸片40的长边与基板50的短边平行等等。两个芯片裸片在基板50上的放置情况可以根据实际情况去设置，图1中所述放置方式仅作为一种示例，并非用于限定本发明所要保护的范围。

优选地，第一芯片裸片的负极电压接口(记为第一负极电压接口116)通过键合线20与第十六引脚连接(其中第十六引脚16作为集成MCU和LDO的封装体的负极电压引脚)电连接，而第二芯片裸片的负极电压接口(记为第二负极电压接口126)通过键合线20与基板50电连接，然后基板50与集成MCU和LDO的封装体的负极电压引脚即第十六引脚16通过键合线20电连接，从而实现第二芯片裸片40的负极电压接口与集成MCU和LDO的封装体的负极电压引脚的电连接。在其他实施例中，第二负极电压接口126也可以通过键合线20直接与第十六引脚16电连接，但是如此会导致连接第二负极电压接口126和第十六引脚16的键合线20长度增大，而且需要制成高弧避免接触到第一芯片裸片30(第一芯片裸片30位于第二芯片裸片和第十六引脚16之间)。而通过基板50间接进行第十六引脚16和第二芯片裸片40电连接的方式更能节省键合线20长度，同时也能避免键合线20接触到第一芯片裸片30。

由图1可知，电连接所述第二负极电压接口126和所述基板50的键合线20位于所述第二芯片裸片40和所述第一芯片裸片30之间。因此，第一芯片裸片30和第二芯片裸片40之间的距离大于该键合线的长度。

如图1所示，基板50两侧的基板延伸部105将基板50划分为上下两侧。其中基板50下侧周围设置有第一引脚1、第二引脚2、第三引脚3和第四引脚4、第五引脚5、第六引脚6、第七引脚7和第八引脚8。基板50上侧设置有第九引脚9、第十引脚10、第十一引脚11、第十二引脚12、第十三引脚13、第十四引脚14、第十五引脚15和第十六引脚16。其中，第一引脚1通过键合线20分别与第一芯片裸片30、第二芯片裸片40(的正极电压接口)电连接，第二引脚2、第三引脚3、第四引脚4和第五引脚5、第六引脚6、第七引脚7、第八引脚8、第九引脚9、第十引脚10、第十一引脚11、第十二引脚12、第十三引脚13和第十四引脚14均通过键合线20与第二芯片裸片40电连接；第十五引脚15通过键合线20与第一芯片裸片30电连接、第十六引脚16则通过键合线20分别与第一芯片裸片30和基板50电连接。

优选地，各引脚的电气定义为：第一引脚1为VDD引脚，第十五引脚15为VIN引脚，第十六引脚16为VSS引脚。此外，第二引脚2至第十四引脚14可以根据实际情况去定义，示例性的，第二引脚2可以为PA6/Xin引脚、第三引脚3可以为PA7/Xout引脚、第四引脚4可以为PA5/RSTb/VPP引脚、第五引脚5可以为PB3/AIM8/PWM1/BZ1/CMPO/SDO引脚、第六引脚6可以为PB2/AIN7/PWM2/BZ2引脚、第七引脚7可以为PB1/AIN6/IR/INT1引脚、第八引脚8可以为PB0/AIN5/INT0引脚、第九引脚9可以为PB5/AIN10引脚、第十引脚10可以为PA0/AIN0/VREFH引脚、第十一引脚11可以为PA1/AIN1/EX_CKI1引脚、第十二引脚12为PA2/AIN2/PWM3/BZ3/SDI引脚、第十三引脚13为PA3/AIN3/SDO引脚，第十四引脚14可以为PA4/AIN4/EX_CKI0/SCK引脚等。

其中，PB、PA、VDD、VSS、PWM、SDO等英文缩写均为半导体、嵌入式领域常用的引脚命名，表征了引脚相应的功能，如VDD为连接电压正极的引脚、VSS为连接电压负极的引脚、PWM用于输出脉冲波形的引脚等等，在此就不过多赘述。

在一个实施例中，第一芯片裸片即LDO芯片的选型为：MA2001A-CPXX芯片,该芯片的电路图如图2所示。第二芯片裸片即MCU芯片裸片的选型为：NY8B054E或NY8B062DW芯片，NY8B054E芯片结构框图如图3所示。NY8B054E、NY8B062DW等为8位微控制器，可用于遥控器、风扇、玩具等产品。

优选地，本发明实施例的集成MCU和LDO的封装体采用SOP封装结构。如图4所示，为本发明实施例的集成MCU和LDO的封装体的一种SO16封装结构的示意图。

本实用新型的集成MCU和LDO的封装体将LDO芯片裸片MCU芯片裸片合封一起，作为既具有MCU微控制器功能又有LDO功能的器件，一方面可以利用MCU微控制器的功能用于控制马达、灯串、开关等单元，另一方面可以利用LDO的功能进行供电模块的降压稳压处理，相对于使用分立的LDO器件和MCU微控制器，可以减少在电路板上所占的体积，同时降低器件成本和提升生产量率。

实施例二

请参见图5，本发明实施例提供了一种PCB电路板，所述电路板至少包括：

板体201，和，

如实施例一所述的集成MCU和LDO的封装体202。

所述集成MCU和LDO的封装体设置与所述电路板板体表面上，与其他外围器件构成具有控制功能、LDO功能的电路板。

该电路板集成了如实施例一所述的集成MCU和LDO的封装体，该集成MCU和LDO的封装体同时集成了MCU芯片和LDO芯片，帮助减小整个电路板的BOM成本和体积。所述电路板可以应用到遥控器、风扇、灯光控制器、电子玩具、小家电等产品中。

实施例三

请参阅图6，本发明实施例提供了一种电子设备，所述电子设备包括：

如实施例二所述的电路板200，以及，

设备外壳301。

所述电子设备集成了如实施例二所述的电路板，该电路板集成了如实施例一所述的集成MCU和LDO的封装体，该集成MCU和LDO的封装体同时集成了MCU芯片和LDO芯片，有利于减小所述电子设备的电路板的BOM成本和体积，进一步优化该电子设备的成本。该电子设备可以是遥控器、风扇、灯光控制器、电子玩具、小家电等等。

最后应说明的是：以上各实施例仅用以说明本(实用新型或实用新型)的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种集成MCU和LDO的封装体，其特征在于，包括封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，

所述第一芯片裸片为LDO芯片裸片，所述第二芯片裸片为MCU芯片裸片；

所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；

所述引脚与所述第一芯片裸片、所述第二芯片裸片或所述基板通过键合线电连接。

2.根据权利要求1所述的集成MCU和LDO的封装体，其特征在于，所述第一芯片裸片和所述第二芯片裸片在所述基板表面上的投影不重叠。

3.根据权利要求2所述的集成MCU和LDO的封装体，其特征在于，所述基板为圆角矩形结构、所述第一芯片裸片和所述第二芯片裸片均为矩形结构，记所述基板、所述第一芯片裸片、第二芯片裸片中较长的边缘为长边，较短的边缘为短边，其中，所述第一芯片裸片的长边与所述基板的长边平行，所述第二芯片裸片的短边与所述基板的长边平行。

4.根据权利要求3所述的集成MCU和LDO的封装体，其特征在于，所述第一芯片裸片和所述第二芯片裸片处于同一平面。

5.根据权利要求1所述集成MCU和LDO的封装体，其特征在于，所述第二芯片裸片的负极电压接口通过键合线与所述基板电连接。

6.根据权利要求5所述的集成MCU和LDO的封装体，其特征在于，所述多个引脚包括分别与所述第一芯片裸片和第二芯片裸片通过键合线电连接的第一引脚，与所述第二芯片裸片通过键合线电连接的第二引脚至第十四引脚；与所述第一芯片裸片通过键合线电连接的第十五引脚；与所述基板和所述第一芯片裸片通过键合线电连接的第十六引脚。

7.根据权利要求6所述的集成MCU和LDO的封装体，其特征在于，所述第一引脚为VDD引脚，用于连接电压正极，所述第十五引脚为VIN引脚，用于连接输入电压，所述第十六引脚为VSS引脚，用于连接电压负极。

8.根据权利要求1-7任一项所述的集成MCU和LDO的封装体，其特征在于，所述集成MCU和LDO的封装体为SOP封装结构。

9.一种电路板，其特征在于，所述电路板包括如权利要求1-8任一项所述的集成MCU和LDO的封装体。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求9所述的电路板。

Images