CN218632004U - 陶瓷线路板 - Google Patents
陶瓷线路板 Download PDFInfo
- Publication number
- CN218632004U CN218632004U CN202222401658.6U CN202222401658U CN218632004U CN 218632004 U CN218632004 U CN 218632004U CN 202222401658 U CN202222401658 U CN 202222401658U CN 218632004 U CN218632004 U CN 218632004U
- Authority
- CN
- China
- Prior art keywords
- layer
- adhesion
- gold
- thickness
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本实用新型公开了一种陶瓷线路板,包括:陶瓷基板以及设于所述陶瓷基板表面的金属复合层,所述金属复合层包括导电层以及设于所述导电层上的焊接层,所述导电层至少包括铜层,所述焊接层至少包括金锡层,所述金属复合层还包括设于所述导电层与所述陶瓷基板的表面之间的第一附着层以及设于所述导电层与焊接层之间的第二附着层,所述第一附着层的厚度为100~250纳米,所述第二附着层的厚度为50~200纳米。在本申请中设置第二附着层以使导电层与焊接层之间的结合效果更好,以保证金属复合层的稳定性,不容易出现断层。
Description
技术领域
本实用新型涉及一种陶瓷线路板,尤其涉及一种具有金属复合层的陶瓷线路板。
背景技术
近年来,电子器件工作电流大、温度高、频率高,为满足器件及电路工作的稳定性,对芯片载体提出了更高的要求。陶瓷线路板具有优异的热性能、微波性能、力学性能以及可靠性高等优点,可广泛应用于这些领域。陶瓷线路板在消费市场上的应用越来越多,对陶瓷线路板的要求也越来越高。陶瓷线路板与芯片焊接的表面不仅要导电性、焊接性良好,也要兼具优秀的防腐性能,因此各镀层之间需要具有良好的兼容性能够相互结合的更紧密,以防止镀层之间附着不牢固的情况出现。
有鉴于此,确有必要新开发一种陶瓷线路板,以解决上述技术问题。
实用新型内容
本申请的目的在于提供一种具有第一、第二附着层的陶瓷线路板。
本申请的目的采用以下技术方案实现:一种陶瓷线路板,包括:陶瓷基板以及设于所述陶瓷基板表面的金属复合层,所述金属复合层包括导电层以及设于所述导电层上的焊接层,所述导电层至少包括铜层,所述焊接层至少包括金锡层,其特征在于,所述金属复合层还包括设于所述导电层与所述陶瓷基板的表面之间的第一附着层以及设于所述导电层与所述焊接层之间的第二附着层,所述第一附着层的厚度为100~250纳米,所述第二附着层的厚度为50~200纳米。
优选的,所述第一附着层和所述第二附着层均为钛层,且所述第一附着层的厚度大于等于所述第二附着层的厚度。
优选的,所述导电层还包括第一隔离层以及第一防护层,所述铜层设于所述第一附着层和所述第一隔离层之间,并且所述铜层的厚度为40~80微米,所述第一防护层镀覆在所述第一隔离层表面。
优选的,所述第一隔离层为镍层,且所述第一隔离层的厚度为2~5微米。
优选的,所述第一防护层设于所述第一隔离层和所述第二附着层之间,所述第一防护层为第一金层,且所述第一防护层的厚度为1~3微米。
优选的,所述焊接层还包括第二隔离层以及第二防护层,所述金锡层设于所述第二隔离层和所述第二防护层之间,且所述金锡层的厚度为3.5~5.5微米。
优选的,所述金锡层中金的含量(重量)大于锡的含量,且金和锡之间形成共晶。
优选的,所述第二隔离层设于所述第二附着层和金锡层之间,所述第二隔离层为铂层或镍层,所述第二隔离层的厚度为50~300纳米。
优选的,所述第二防护层镀覆于所述金锡层外表面,所述第二防护层为第二金层,且所述第二防护层的厚度为30~80纳米。
优选的,所述陶瓷基板包括上表面及下表面,所述金属复合层设于所述陶瓷基板的上表面,所述陶瓷基板的下表面至少设有与上表面相同的所述第一附着层和所述导电层,所述陶瓷基板还包括贯穿上表面及下表面的通孔以及设于所述通孔内并将所述上表面的所述导电层与所述下表面的所述导电层电性导通的导通层。
优选的,所述第二附着层为镍层或铂层,所述金锡层直接镀覆在所述第二附着层表面,所述焊接层还包括镀覆在金锡层表面的第二防护层。
与现有技术相比,本申请的有益效果至少包括:通过在陶瓷基板表面设置第一附着层和第二附着层以提升金属复合层和陶瓷基板以及金属复合层中导电层与焊接层之间的结合强度,从而提升陶瓷线路板的性能。
附图说明
下面结合附图和实施例对本申请进一步说明。
图1是本申请实施例1的陶瓷线路板的剖面示意图;
图2是图1中金属复合层中各层间结构的示意图;
图3是本申请实施例2的金属复合层中各层间结构的示意图。
具体实施方式
下面,结合附图以及具体实施方式,对本申请做进一步描述,需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
本申请中所描述的表达位置与方向的词,如“上”、“下”,均是以附图为例进行的说明,但根据需要也可以做出改变,所做改变均包含在本申请保护范围内,本申请的附图仅用于示意相对位置关系。
请参图1所示,为本实用新型一种陶瓷线路板100,其包括陶瓷基板10以及设于所述陶瓷基板10表面的金属复合层200。所述陶瓷基板10为绝缘基板(绝缘基板内不设置导通孔),所述陶瓷基板10可以是氮化铝基板、硅基板、其他陶瓷基板(例如BN、CN、Al2O3、Si3N4、BeO、SiC或GaN),其厚度可为0.1±0.05mm、0.2±0.05mm、0.3±0.05mm以及大于0.3mm。所述陶瓷基板10包括相对设置的上表面101和下表面102,所述金属复合层200设于所述陶瓷基板10的上表面101,并包括设于所述陶瓷基板10的上表面的第一附着层11、导电层20、第二附着层31以及焊接层40。
所述第一附着层11设于所述导电层20与所述陶瓷基板10的表面之间,由于导电层20与陶瓷基板10的结合力较差,该第一附着层11作为中间介质可以同时增加与陶瓷基板10及导电层20之间的结合力。所述第二附着层31设于所述导电层20和所述焊接层40之间,由于导电层20与焊接层40之间的直接结合力较差,该第二附着层31作为中间介质可以同时增加与导电层20及焊接层40之间的结合力。所述第一附着层11的厚度为100~250纳米,所述第二附着层31的厚度为50~200纳米,第一附着层11与第二附着层31的厚度较小,从而不会大幅增加陶瓷线路板100的整体厚度和体积。所述第一附着层11和第二附着层31优选为钛层,经反复验证测试,钛作为中间介质与陶瓷基板10、导电层20及焊接层40之间的结合效果最佳。在本专利申请中,所述第一附着层11的厚度大于等于所述第二附着层31的厚度,由于第一附着层11需要附着于所述陶瓷基板10上用于连接所述导电层20和所述陶瓷基板10,所述陶瓷基板10和所述导电层20为不同的材质,需要的结合力更大,因此第一附着层11的厚度需要更厚一点;而第二附着层31用于连接所述导电层20和所述焊接层40,所述导电层20和所述焊接层40均为金属材质,所述第二附着层31与两层金属材质间的结合更容易,所以所述第二附着层31的厚度可以薄一点,因此本专利申请结合产品材质特性及实际需求优化设置了所述第一附着层11及所述第二附着层31的不同厚度,同时还可以降低所述陶瓷线路板100的厚度及制造成本。
所述陶瓷基板10的上表面101还设有与所述金属复合层200不连通的第一附着层51和导电层60,所述导电层60与金属复合层200间隔设置并形成正负极以供电子元件如半导体进行焊接,所述陶瓷基板10的下表面102至少设有一对与上表面101相同并间隔设置的第一附着层71和导电层80用以与其他组件电性连接。所述陶瓷基板10还包括贯穿上表面101及下表面102的通孔90以及设于所述通孔90内并将上表面101的导电层51或金属复合层200与下表面102的导电层80电性导通的导通层91。
请参阅图2所示意的本专利申请所述金属复合层200中的各层间结构,所述导电层20包括铜层21、第一隔离层22以及第一防护层23,所述铜层21设于所述第一附着层11和所述第一隔离层22之间,所述第一防护层23镀覆在所述第一隔离层22表面。所述铜层21的厚度为40~80微米,当所述铜层21增厚时,可有利于提高所述陶瓷线路板100的散热效果,由于铜材质的导电性能佳,本专利申请将铜层21作为导电层2的主要材料。所述第一隔离层22为镍层,其可用于避免铜层21的铜离子向后续的防护层中迁移,且所述第一隔离层22的厚度为2~5微米,当所述镍层过薄时,其阻隔效果变差。所述第一防护层23设于所述第一隔离层22和所述第二附着层31之间,所述第一防护层23为第一金层,其可防止氧化并提高信号传输品质,且所述第一防护层23的厚度为1~3微米,所述第一金层的厚度较大,用以增强散热效果和用以大电流通过。
所述焊接层40还包括第二隔离层41、金锡层(AuSn)42以及第二防护层43,所述金锡层42设于所述第二隔离层41和所述第二防护43层之间,且所述金锡层42的厚度为3.5~5.5微米。所述金锡层42中金的含量(重量)大于锡的含量,且金和锡之间形成共晶,本申请中所使用的金锡层42不是先形成一层金层,再形成一层锡层,如此叠加而成,而是金与锡以共存或共晶形式而共同形成的金锡层42,即金与锡均匀混合而形成一层金锡层42结构。所述第二隔离层41设于所述第二附着层31和金锡层42之间,所述第二隔离层4为铂层或镍层,所述第二隔离层41的厚度为50~300纳米。在本申请中,所述第二隔离层41优选为镍层,镍层为阻障层,可防止位于所述镍层上方和下方的金属镀层之间互相扩散,造成金锡层42中金锡比重的改变,影响散热与组件黏着性能。同时,镍的电阻率比铂低,铂和镍均是金锡共晶的屏障金属,但是铂/锡体重反应强烈,是由于铂会从熔化的金锡中去除大量的锡从而减少熔化时间,与镍相比,镍/锡体系具有较低的反应活性,从而可以优化熔化时间,与电子元件焊接时间相对更长,更有利于焊接,使焊接的更加牢固稳定,而且镍的成本远低于贵金属铂。所述第二防护层43镀覆于所述金锡层42的外表面,所述第二防护层43为第二金层,其可用于防止所述金锡层42氧化,因为所述金锡层42中的锡很容易在空气中氧化,且所述第二防护层43的厚度为30~80纳米,而且所述第二金层的厚度要远小于所述第一金层的厚度,不仅可降低成本,而且可以防止因为所述第二金层的厚度太大而影响金锡层42中金锡的比例,从而影响焊接效果,同时第二金层还可有效阻止所述金属复合层200被腐蚀,从而起到保护所述陶瓷线路板100的作用。
请参图3所示,为本申请的第2实施例所示意的本专利申请所述金属复合层200中的各层间结构,不同的是,实施例1中的所述第二附着层31为钛层,而本实施例中的第二附着层31为镍层或铂层;实施例1中的所述焊接层4为三层金属层结构,即第二隔离层41(铂层或镍层)、金锡层42以及第二防护层43,本实施例中的所述焊接层4为两层金属层结构,即金锡层42以及第二防护层43,并且所述金锡层42直接镀覆在所述第二附着层31表面。本实施例中的所述第二附着层31同时具有隔离层的功能,即该所述第二附着层31不仅可以增加与所述导电层20及所述焊接层40之间的结合力,而且可以防止所述导电层20中所述第一防护层23中的金向所述金锡层42内迁移,因此,可以进一步降低陶瓷线路板100的厚度。
本申请从使用目的上,效能上,进步及新颖性等观点进行阐述,已符合专利法所强调的功能增进及使用要件,本申请以上的说明书及说明书附图,仅为本申请的较佳实施例而已,并非以此局限本申请,因此,凡一切与本申请构造,装置,特征等近似、雷同的,即凡依本申请专利申请范围所作的等同替换或修饰等,皆应属本申请的专利申请保护的范围之内。
Claims (10)
1.一种陶瓷线路板,包括:陶瓷基板以及设于所述陶瓷基板表面的金属复合层,所述金属复合层包括导电层以及设于所述导电层上的焊接层,所述导电层至少包括铜层,所述焊接层至少包括金锡层,其特征在于,所述金属复合层还包括设于所述导电层与所述陶瓷基板的表面之间的第一附着层以及设于所述导电层与所述焊接层之间的第二附着层,所述第一附着层的厚度为100~250纳米,所述第二附着层的厚度为50~200纳米。
2.如权利要求1所述的陶瓷线路板,其特征在于:所述第一附着层和所述第二附着层均为钛层,且所述第一附着层的厚度大于等于所述第二附着层的厚度。
3.如权利要求1所述的陶瓷线路板,其特征在于:所述导电层还包括第一隔离层以及第一防护层,所述铜层设于所述第一附着层和所述第一隔离层之间,并且所述铜层的厚度为40~80微米,所述第一防护层镀覆在所述第一隔离层表面。
4.如权利要求3所述的陶瓷线路板,其特征在于:所述第一隔离层为镍层,且所述第一隔离层的厚度为2~5微米。
5.如权利要求3所述的陶瓷线路板,其特征在于:所述第一防护层设于所述第一隔离层和所述第二附着层之间,所述第一防护层为第一金层,且所述第一防护层的厚度为1~3微米。
6.如权利要求1所述的陶瓷线路板,其特征在于:所述焊接层还包括第二隔离层以及第二防护层,所述金锡层设于所述第二隔离层和所述第二防护层之间,且所述金锡层的厚度为3.5~5.5微米。
7.如权利要求6所述的陶瓷线路板,其特征在于:所述第二隔离层设于所述第二附着层和金锡层之间,所述第二隔离层为铂层或镍层,所述第二隔离层的厚度为50~300纳米。
8.如权利要求6所述的陶瓷线路板,其特征在于:所述第二防护层镀覆于所述金锡层外表面,所述第二防护层为第二金层,且所述第二防护层的厚度为30~80纳米。
9.如权利要求1所述的陶瓷线路板,其特征在于:所述陶瓷基板包括上表面及下表面,所述金属复合层设于所述陶瓷基板的上表面,所述陶瓷基板的下表面至少设有与上表面相同的所述第一附着层和所述导电层,所述陶瓷基板还包括贯穿上表面及下表面的通孔以及设于所述通孔内并将所述上表面的所述导电层与所述下表面的所述导电层电性导通的导通层。
10.如权利要求1所述的陶瓷线路板,其特征在于:所述第二附着层为镍层或铂层,所述金锡层直接镀覆在所述第二附着层表面,所述焊接层还包括镀覆在金锡层表面的第二防护层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222401658.6U CN218632004U (zh) | 2022-09-09 | 2022-09-09 | 陶瓷线路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222401658.6U CN218632004U (zh) | 2022-09-09 | 2022-09-09 | 陶瓷线路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218632004U true CN218632004U (zh) | 2023-03-14 |
Family
ID=85466311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222401658.6U Active CN218632004U (zh) | 2022-09-09 | 2022-09-09 | 陶瓷线路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218632004U (zh) |
-
2022
- 2022-09-09 CN CN202222401658.6U patent/CN218632004U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100517009B1 (ko) | 다층배선기판및이의제조방법 | |
EP2224479A2 (en) | Metal-ceramic composite substrate and method of its manufacture | |
WO2013137214A1 (ja) | セラミック基板およびその製造方法 | |
KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
US8064219B2 (en) | Ceramic substrate part and electronic part comprising it | |
US8039971B2 (en) | Electronic circuit arrangement | |
JP2008198706A (ja) | 回路基板、その製造方法およびそれを用いた半導体モジュール | |
CN218632004U (zh) | 陶瓷线路板 | |
KR20040022385A (ko) | 전자 부품 장착용 필름 캐리어 테이프 | |
TW309654B (zh) | ||
JP2735912B2 (ja) | インバータ装置 | |
JP3783493B2 (ja) | 積層セラミック基板及びこれを用いたパワーモジュール用基板 | |
US10896889B2 (en) | Multilayer clip structure attached to a chip | |
JPH06334286A (ja) | 回路基板 | |
JP2004327940A (ja) | 配線基板及びその製造方法 | |
JP3420469B2 (ja) | 配線基板 | |
KR20050019664A (ko) | 솔더볼을 갖는 반도체 패키지 | |
JP4403661B2 (ja) | 放熱板を用いた部品の実装構造及びその製造方法 | |
CN217721587U (zh) | 结构稳固型陶瓷基板 | |
CN217883946U (zh) | 电路板以及电子装置 | |
JPH1074859A (ja) | Qfn半導体パッケージ | |
WO2015004952A1 (ja) | 回路基板 | |
JP2018181995A (ja) | 配線基板 | |
JPH08316641A (ja) | 一括接続法による多層配線基板 | |
JP2000195888A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |