CN218272603U - 芯片测试电路和系统 - Google Patents

Abstract

本说明书实施方式提供了一种芯片测试电路和系统。所述电路包括：具有接收激励信号的第一输入端和多个第一输出端的第一开关模块；第一输出端用于电性连接至芯片的引脚；具有第二输出端和接收响应信号的多个第二输入端的第二开关模块；第二输入端用于电性连接至芯片的引脚；控制模块，用于控制第一开关模块的第一输入端与至少部分第一输出端之间导通，以将激励信号提供给芯片的相应引脚，以及用于控制第二开关模块的第二输出端与至少部分第二输入端之间导通，以接收芯片的相应引脚提供的响应信号。通过控制第一输入端和指定的第一输出端导通，以及指定的第二输入端和第二输出端的导通，可以较为便捷地测试芯片的引脚之间的电参数。

Description

芯片测试电路和系统

技术领域

本说明书中实施方式关于电子电路的技术领域，具体涉及一种芯片测试电路和系统。

背景技术

目前，在芯片大批量生产前，需要先生产少量的芯片用于测试。在芯片测试过程中，通常需要人工测试芯片的不同的引脚之间的电参数来判断芯片的电接口是否存在异常。然而，芯片的体积较小，且引脚数量较多。因此，现有技术中存在芯片的测试方法较为繁琐的技术问题。

发明内容

本说明书中多个实施方式提供一种芯片测试电路，所述芯片测试电路包括:具有接收激励信号的第一输入端和多个第一输出端的第一开关模块；所述第一输出端用于电性连接至所述芯片的引脚；具有第二输出端和接收响应信号的多个第二输入端的第二开关模块；所述第二输入端用于电性连接至所述芯片的引脚；控制模块；所述控制模块用于控制所述第一开关模块的所述第一输入端与至少部分所述第一输出端之间导通，以将所述激励信号提供给所述芯片的相应引脚，以及用于控制所述第二开关模块的所述第二输出端与至少部分所述第二输入端之间导通，以接收所述芯片的相应引脚提供的所述响应信号。

本说明书的一个实施方式提供一种芯片测试系统，所述芯片测试系统包括：如上述实施方式涉及任一芯片测试电路；具有多个引脚的芯片；所述芯片的至少部分引脚分别与所述芯片测试电路的第一开关模块的第一输出端电性连接，并且所述引脚分别与所述芯片测试电路的第二开关模块的第二输入端电性连接；具有提供激励信号的信号输出端和接收响应信号的信号输入端的测量装置；所述信号输出端与所述第一开关模块的第一输入端电性连接；所述信号输入端与所述第二开关模块的第二输出端电性连接；上位机；所述上位机用于为所述芯片测试电路的控制模块提供控制指令，以及接收所述测量装置的测量结果。

本说明书提供的多个实施方式，通过控制第一开关模块的第一输入端和指定的第一输出端导通，以及控制第一开关模块的指定的第二输入端和第二输出端的导通，以将激励信号提供给被测芯片的引脚，以及接收被测芯片的相应引脚提供的响应信号，可以较为便捷地测试芯片的引脚之间的电参数。

附图说明

图1为本说明书的一个实施方式提供的芯片测试电路的示意图。

图2为本说明书的一个实施方式提供的第一开关模块的示意图。

图3为本说明书的一个实施方式提供的芯片测试系统的示意图。

具体实施方式

请参阅图1，本说明书的一个实施方式提供一种芯片测试电路。所述芯片测试电路可以包括：第一开关模块110、第二开关模块120和控制模块130。

所述第一开关模块110具有接收激励信号的第一输入端111和多个第一输出端112。所述第一输出端112用于电性连接至所述芯片的引脚。所述第二开关模块120具有第二输出端121和接收响应信号的多个第二输入端122第二开关模块120。所述第二输入端122用于电性连接至所述芯片的引脚。控制模块130所述控制模块130用于控制所述第一开关模块110的所述第一输入端111与至少部分所述第一输出端112之间导通，以将所述激励信号提供给所述芯片的相应引脚，以及用于控制所述第二开关模块120的所述第二输出端121与至少部分所述第二输入端122之间导通，以接收所述芯片的相应引脚提供的所述响应信号。

所述控制模块130可以用于控制所述第一开关模块110的第一输入端111与指定的第一输出端112之间导通，以及用于控制所述第二开关模块120的第二输出端121与指定的第二输入端122之间导通。其中，所述控制模块130可以表示微控制单元(MCU)。

所述第一开关模块110可以包括第一输入端111和多个第一输出端112。其中，所述第一输入端111的数量可以少于第一输出端112的数量。在一些实施方式中，所述第一开关模块110可以具有唯一的第一输入端111。

所述第一输出端112可以用于电性连接至所述芯片的引脚。具体的，例如，编号为1的第一输出端112可以用于电性连接至所述芯片的1号引脚。编号为2的第一输出端112可以用于电性连接至所述芯片的2号引脚。以此类推，所述第一输出端112的可以用于分别电性连接至所述芯片的不同引脚。在一些实施方式中，所述第一输出端112的数量可以不少于所述芯片引脚的数量。相应的，至少部分所述第一输出端112可以分别用于电性连接至所述芯片的引脚。

响应于所述控制模块130为所述第一开关模块110提供的控制信号，所述第一开关模块110的第一输入端111可以与所述第一开关模块110的任意第一输出端112之间导通。相应的，在所述第一输入端111接收到电信号的情况下，可以将所述电信号提供给与所述第一输入端111导通的第一输出端112。进一步地，可以将所述电信号提供给与所述第一输出端112电性连接的芯片的引脚。在一些实施方式中，所述第一开关子模块可以具有唯一与所述第一输入端111导通的第一输出端112。相应的，在所述第一输入端111接收到电信号的情况下，可以将所述电信号提供给与所述第一输出端112电性连接的芯片引脚。

所述第二开关模块120可以包括第二输出端121和多个第二输入端122。其中，所述第二输出端121的数量可以少于第二输入端122的数量。在一些实施方式中，所述第二开关模块120可以具有唯一的第二输出端121。

所述第二输入端122可以用于电性连接至所述芯片的引脚。具体的，例如，编号为1的第二输入端122可以用于电性连接至所述芯片的1号引脚。编号为2的第二输入端122可以用于电性连接至所述芯片的2号引脚。以此类推，所述第二输入端122的可以用于分别电性连接至所述芯片的不同引脚。在一些实施方式中，所述第二输入端122的数量可以不少于所述芯片引脚的数量。相应的，至少部分所述第二输入端122可以分别用于电性连接至所述芯片的引脚。当然，在一些实施方式中，所述芯片的部分引脚也可以不存在于所述第二输入端122的电性连接关系。

响应于所述控制模块130为所述第二开关模块120提供的控制信号，所述第二开关模块120的任意第二输入端122可以与所述第二开关模块120的第二输出端121之间导通。相应的，在第二输入端122接收到电信号且所述第二输入端122与所述第二输入端122导通的情况下，可以将所述电信号提供给所述第二输出端121。

所述第一输入端111接收到的电信号可以是芯片测试电路的外部电路提供给所述第一输入端111的激励信号。其中，所述激励信号可以是直流信号，也可以是交变信号。响应于控制模块130为所述第一开关模块110提供的控制信号，第一开关模块110的第一输入端111可以与指定的第一输出端112导通。进一步地，依照所述第一输出端112与芯片的指定引脚之间的电性连接关系，可以将所述激励信号提供给所述芯片的指定引脚。

同时，响应于控制模块130为所述第二开关模块120提供的控制信号，第二开关模块120的第二输出端121可以与指定的第二输入端122导通。依照所述第二输入端122与芯片的指定引脚之间的电性连接关系，所述芯片在接收到激励信号后，所述芯片的指定引脚可以为所述第二输入端122提供响应信号。进一步地，第二开关模块120可以将所述响应信号提供给所述第二输出端121。其中，所述响应信号也可以是直流信号或者交变信号等。当然，在一些实施方式中，所述响应信号也可以表示幅值、相位和频率均为0的信号。在一些情况下，所述幅值、相位和频率均为0的信号的响应信号可以用于表示所述芯片内部存在断路。

结合所述芯片测试电路，上位机可以为控制模块130发送控制指令，以使得所述控制模块130根据所述控制指令控制所述第一输入端111与所述芯片的第一引脚之间导通，以及第二输出端121与所述芯片的第二引脚之间导通，从而可以获取对所述第一引脚施加指定的激励信号后，所述第二引脚反馈的响应信号。进一步地，根据所述激励信号和所述响应信号可以分析所述芯片的可用性。具体的，通过所述激励信号和所述响应信号可以确定所述芯片的第一引脚和第二引脚之间的电参数。基于不同芯片的设计原理，可以确定测试得到所述电参数的合理性，从而确定所述芯片是否异常。通过所述芯片测试电路，可以较为便捷地基于控制指令自动测试芯片的任意两个引脚之间的电参数，以进一步为通过分析不同引脚之间的电参数来判断芯片是否异常提供支持。

在一些实施方式中，与所述第一输入端111导通的第一输出端112用于电性连接至所述芯片的第一引脚；与所述第二输出端121导通的第二输入端122用于电性连接至所述芯片的第二引脚；其中，所述第一引脚与所述第二引脚不同。

在一些实施方式中，芯片测试过程需要测试多对芯片引脚。其中，不同对的芯片引脚的组合不同。因此，可以通过控制模块130控制第一开关子模块和第二开关子模块遍历所有需要测量的引脚的组合，以测量芯片的指定两个引脚之间的电参数。

在一些情况下，与所述第一输入端111导通的第一输出端112之间形成第一支路；与所述第二输出端121导通的第二输入端122之间形成第二支路。与所述第一支路与所述第二支路电性连接的所述芯片的引脚不同。即，所述控制模块130在控制所述第一开关模块110的所述第一输入端111与指定的第一输出端112导通，以及所述第一开关模块110的所述第二输出端121与指定的第二输入端122之间导通时，所述指定的第一输出端112和所述指定的第二输入端122可以用于电性连接至芯片的同一个引脚。此时第一输入端111和第二输出端121之间可以具有导通关系，从而会使得输入第一输入端111的电信号和所述第二输出端121输出的电信号相同，不利于芯片引脚的测试。因此，控制模块130可以控制与所述第一输入端111导通的第一输出端112所电性连接的芯片的第一引脚，和与所述第二输出端121导通的第二输入端122所电性连接的芯片的第二引脚，不是同一个芯片引脚。

具体的，例如，所述第一开关模块110和所述第二开关模块120均根据1对8的多路复用器组成。所述第一开关模块110的多路复用器的编号为1的输出端引脚，可以作为一个第一输出端112，用于电性连接至所述芯片的编号为1的引脚。相应的，所述第一开关模块110的多路复用器的编号为2的输出端引脚，可以作为一个第一输出端112，用于电性连接至所述芯片的编号为2的引脚，以此类推。同时，所述第二开关模块120的多路复用器的编号为1的输出端引脚，可以作为一个第二输入端122，用于电性连接至所述芯片的编号为1的引脚。相应的，所述第二开关模块120的多路复用器的编号为2的输出端引脚，作为一个第二输入端122，用于电性连接至所述芯片的编号为2的引脚，以此类推。相应的，在所述控制模块130对所述第一开关模块110和所述第二开关模块120输入控制信号时，控制信号可以不同以及使得与第一开关模块110的第一输入端111导通的芯片的引脚，和与第二开关模块120的第二输出端121导通的芯片引脚不同。

请参阅图1，在一些实施方式中，所述芯片测试电路还可以包括：用于接收控制指令的通讯模块140；所述通讯模块140与所述控制模块130电性连接；所述控制模块130根据所述通讯模块140提供的控制指令控制所述第一开关模块110的所述第一输入端111与指定的第一输出端112之间导通，以及所述第二开关模块120的所述第二输出端121与指定的第二输入端122之间导通。

在一些情况下，不同的芯片所需要测试的芯片的可以引脚不同。或者，同一个芯片的引脚与芯片测试电路的电性连接关系的不同。同一控制指令无法满足芯片的通用测试。因此，所述芯片测试电路可以包括通讯模块140。芯片测试电路可以通过通讯模块140与上位机通讯，上位机可以为所述通讯模块140提供与被测芯片以及被测芯片和芯片测试电路的电连接关系对应的控制指令，以控制所述第一开关模块110的所述第一输入端111与指定的第一输出端112之间导通，以及所述第二开关模块120的所述第二输出端121与指定的第二输入端122之间导通，以测量所述芯片的电参数。通过通讯模块140为所述控制模块130提供控制指令，可以基于所述芯片测试电路，实现对不同芯片的测试。

所述通讯模块140可以与所述控制模块130电性连接，以将所述控制指令发送给控制模块130。具体的，例如，所述通讯模块140可以与控制模块130的串行接口电性连接。所述通讯模块140可以与控制模块130通过SPI协议通讯。或者，所述通讯模块140可以与所述控制模块130的I²C端口电性连接。当然，所述通讯模块140也可以通过I²C通讯协议与所述控制模块130通讯。

所述通讯模块140可以串口通讯模块140，基于串口协议与上位机进行通讯。上位机可以为所述控制模块130提供针对一种芯片的测试指令。具体的，所述控制模块130可以是微处理单元，通过通讯模块140可以将所述微处理单元的运行代码烧录进所述微处理单元的内存。在一些实施方式中，上位机也可以为可以实时通过所述通讯模块140下达芯片测试指令。

在一些实施方式中，所述通讯模块140也可以是蓝牙模块、WIFI模块等。通过蓝牙协议或者WIFI协议与上位机实现无线通讯。

在一些实施方式中，所述第一开关模块110包括具有输入端和多个输出端的多个第一开关子模块；至少部分所述第一开关子模块的输入端作为所述第一输入端111，并且至少部分所述第一开关子模块的输出端作为所述第一输出端112；和/或，所述第二开关模块120包括具有输出端和多个输入端的多个第二开关子模块；至少部分所述第二开关子模块的输入端作为所述第二输入端122，并且至少部分所述第二开关子模块的输出端作为所述第二输出端121。

在一些情况下，所述第一开关模块110和所述第二开关模块120可以分别通过多个第一开关子模块和第二开关子模块搭建。其中，第一开关子模块和第二开关子模块可以表示能实现多路复用的芯片。因此，所述第一开关子模块和所述第二开关子模块多路复用的引脚数量固定。然而，被测芯片中的需要测试的引脚的数量比第一开关子模块和第二开关子模块提供的多路复用引脚更多。因此，可以通过多个第一开关子模块搭建所述第一开关模块110，以及通过第二开关子模块搭建所述第二开关模块120，以适用于具有较多测试引脚的芯片。

所述第一开关子模块可以具有输入端和多个输出端。所述控制模块130可以控制至少一个所述第一开关子模块输入端与所述第一开关子模块的输出端之间导通。所述第一开关模块110可以根据多个所述第一开关子模块构成。具体的，所述第一开关子模块之间可以具有电性连接关系，使得至少部分所述第一开关子模块的输入端可以作为所述第一输入端111，并且至少部分所述第一开关子模块的输出端可以作为所述第一输出端112。在一些实施方式中，所述第一开关子模块的部分输出端可以不使用。所述第一开关子模块之间电性连接关系，可以是级联连接，或者并行连接并通过选通端控制并行的部分第一开关子模块处于工作状态。

所述第二开关子模块也可以具有输入端和多个输出端。所述控制模块130可以控制至少一个所述第二开关子模块输入端与所述第一开关子模块的输出端之间导通。所述第二开关模块120可以根据多个所述第二开关子模块构成。具体的，所述第二开关子模块之间可以具有电性连接关系，使得至少部分所述第一开关子模块的输入端可以作为所述第二输出端121，并且至少部分所述第二开关子模块的输出端可以作为所述第二输入端122。在一些实施方式中，所述第二开关子模块的部分输出端可以不使用。所述第二开关子模块之间电性连接关系，可以是级联连接，或者并行连接并通过选通端控制并行的部分第二开关子模块工作处于工作状态。

在一些实施方式中，所述第一开关子模块和所述第二开关子模块可以表示多路复用芯片。

在一些实施方式中，所述第一开关模块110包括具有输入端和多个输出端的多个第一开关子模块；所述第一开关子模块级联连接，至少形成第一层级和第二层级；所述第一层级的第一开关子模块具有作为所述第一输入端111的输入端；所述第一层级的第一子开关模块的至少一个输出端与所述第二层级的第一开关子模块的输入端电性连接；所述第二层级的第一开关子模块的至少部分输出端作为所述第一输出端112；和/或，所述第二开关模块120包括具有输出端和多个输入端的多个第二开关子模块；所述第二开关子模块级联连接，至少形成第三层级和第四层级；所述第三层级的第二开关子模块具有作为所述第二输出端121的输出端；所述第三层级的第二子开关模块的至少一个输入端与所述第四层级的第二开关子模块的输出端电性连接；所述第四层级的第二开关子模块的至少部分输入端作为所述第二输入端122。

在一些情况下，为了适用于具有较多引脚数量的芯片的测试，所述芯片测试电路的第一开关模块110需要提供较多数量的第一输出端112，以及所述第二开关模块120需要提供较多数量的第二输入端122。为此，可以将所述第一开关子模块通过级联连接，形成所述第一开关模块110。可以将所述第二开关子模块通过级联连接，形成所述第二开关模块120。采用级联连接，可以使用相对少量的第一开关子模块以达到提供较多的第一输出端112，以及相对少量的第二开关子模块以达到提供较多的第二输入端122的效果。在一定程度上可以较好地平衡成本与测试芯片的适用性。

所述第一开关子模块可以通过级联连接。相应的，所述第一开关模块110可以呈树形结构。所述树形结构可以多个层级。每个层级可以具有第一开关子模块。所述激励信号可以自树形结构的根节点表示第一开关子模块的输入端传递至树形结构的至少一个叶子节点表示的第一开关子模块的输出端。

所述第一层级可以表示第一开关子模块级联连接形成的树形结构中，根节点所在层级。其中，所述第一层级可以包括一个第一开关子模块。所述第一层级的第一开关子模块的输入端可以作为所述第一输入端111。所述第一开关子模块的至少一个输出端可以与下一个层级的第一开关子模块的输入端电性连接。

在一些实施方式中，所述第一开关子模块级联连接可以形成多棵树。相应的，所述多棵树的根节点可以构成所述第一层级。

所述第二层级可以表示级联连接形成的树形结构中，叶子节点所在层级。其中，所述第二层级包括的第一开关子模块的输出端可以作为所述第一输出端112。所述第二层级包括的第一开关子模块的输入端可以与所述第一层级所包括的第一开关子模块的至少一个输出端电性连接。

请参阅图2。在一些实施方式中，所述第一开关模块110可以通过多个第一开关子模块组成。具体的，图2中处于第一层级的第一开关子模块可以是第一开关子模块114。所述第一开关子模块114的输入端可以作为所述第一开关模块110的第一输入端111。图2中处于第二层级的第一开关子模块可以是第一开关子模块115。所述第一开关子模块115的输出端可以作为所述第一开关模块110的第一输出端112。处于第一层级的第一开关子模块114的输出端可以与第二层级的第一开关子模块115之间可以具有电性连接关系。即依照控制指令，处于第一层级的第一开关子模块114可以将接收到的电信号传递给处于第二层级的第一开关子模块115的任一引脚。

所述第二开关子模块也可以通过级联连接。相应的，所述第二开关模块120可以呈树形结构。所述树形结构可以多个层级。每个层级可以具有所述第二开关子模块。所述响应信号可以自树形结构的叶子节点表示至少一个第二开关子模块的输入端传递至树形结构的根节点表示的第二开关子模块的输出端。

所述第三层级可以表示第二开关子模块级联连接形成的树形结构中，根节点所在层级。其中，所述第三层级可以包括一个第二开关子模块。所述第三层级的第二开关子模块的输出端可以作为所述第二输出端121。所述第二开关子模块的至少一个输入端可以与下一个层级的第二开关子模块的输出端电性连接。

在一些实施方式中，所述第二开关子模块级联连接可以形成多棵树。相应的，所述多棵树的根节点可以构成所述第三层级。

所述第四层级可以表示级联连接形成的树形结构中，叶子节点所在层级。其中，所述第四层级包括的第二开关子模块的输入端可以作为所述第二输入端122。所述第四层级包括的第二开关子模块的输出端可以与所述第三层级所包括的第二开关子模块的至少一个输入端电性连接。

在一些实施方式中，所述第一开关模块110包括多个第一开关子模块；所述第一开关子模块具有与所述第一输入端111电性连接的输入端，和作为所述第一输出端112的输出端；所述第一开关子模块具有与所述控制模块130电性连接的选通端，以用于接收所述控制模块130的提供的选通信号控制指定的第一开关子模块的至少部分输出端与所述第一输入端111之间导通；和/或，所述第二开关模块120包括多个第二开关子模块；所述第二开关子模块具有与所述第二输出端121电性连接的输出端，和作为所述第二输入端122的输入端；所述第二开关子模块具有与所述控制模块130电性连接的选通端，以用于接收所述控制模块130的提供的选通信号控制指定的第二开关子模块的至少部分输入端与所述第二输出端121之间导通。

在一些情况下，通过级联连接可能会造成第一输入端111与第一输出端112之间电阻增大，使得提供给芯片的引脚的激励信号，以及接收所述芯片的引脚反馈的响应信号具有一定的误差。因此，也可以通过将第一开关子模块和所述第二开关子模块通过并行连接的方法，形成所述第一开关模块110和所述第二开关模块120。

将所述第一开关子模块并行连接得到所述第一开关模块110的方式，可以将所述第一开关子模块的输入端与所述第一输入端111电性连接。即，将所述第一开关子模块的输入端电性连接后，作为所述第一输入端111。相应的，所述第一开关子模块的至少部分输出端，可以作为所述第一输出端112。另外，所述第一开关子模块还可以包括选通端，所述选通端可以与控制模块130电性连接。相应的，所述选通端可以根据控制模块130提供的控制信号，控制相应的第一开关子模块是否处于工作状态。即，根据控制模块130为所述第一开关子模块的选通端提供的信号，可以选择指定的第一开关子模块处于工作状态。进一步地，可以控制指定的第一开关子模块的至少部分输出端与所述第一输入端111之间导通。

将所述第二开关子模块并行连接得到所述第二开关模块110的方式，可以将所述第二开关子模块的输出端与所述第二输出端121电性连接。即，将所述第二开关子模块的输出端电性连接后，作为所述第二输出端121。相应的，所述第二开关子模块的至少部分输入端，可以作为所述第二输入端122。另外，所述第二开关子模块还可以包括选通端，所述选通端可以与控制模块130电性连接。相应的，所述选通端可以根据控制模块130提供的控制信号，控制相应的第二开关子模块是否处于工作状态。即，根据控制模块130为所述第二开关子模块的选通端提供的信号，可以选择指定的第二开关子模块处于工作状态。进一步地，可以控制指定的第二开关子模块的至少部分输入端与所述第二开输出端之间导通。

请参阅图1，在一些实施方式中，所述芯片测试电路还可以包括：用于将串行信号转换为并行信号的串并转换模块150；所述串并转换模块150具有与所述控制模块130电性连接的串行信号输入端，以及多个并行信号输出端；其中，至少部分所述并行信号输出端电性连接至所述第一开关模块110或者所述第二开关模块120。

在一些情况下，所述第一开关模块110和所述第二开关模块120需要使用多个端口进行控制，以使得所述第一开关模块110的第一输入端111与指定的第一输出端112之间导通，以及所述第二开关模块120的第二输出端121与指定的第二输入端122之间导通。然而，控制模块130能为所述第一开关模块110和所述第二开关模块120提供控制信号的引脚数量有限。因此，在加入串并转换模块150的情况下，控制模块130可以向所述串行转换模块输入串行信号，所述串行转换模块可以将所述串行信号转换为并行信号提供给所述第一开关模块110和所述第二开关模块120进行控制。在一定程度上可以减少所占用的控制模块130的IO口。

所述串行信号可以是具有一定时长的数字信号。基于预设的协议，所述控制模块130可以将需要传输的数据按照时序，通过单个数据线逐位输出，形成所述串行信号。具体的，所述控制模块130可以根据指定的导通关系，将其编码为二进制后发送给所述串并转换模块150的串行信号输入端。相应的，所述串并转模块在接收到所述串行信号后，可以将所述串行信号转换为并行信号提供给第一开关模块110或者第二开关模块120。

所述串并转换模块150可以具有多个并行信号输出端。其中，所述至少部分所述并行信号输出端可以电性连接至所述第一开关模块110或者所述第二开关模块120。即，并行信号输出端可以电性连接至所述第一开关模块110以控制所述第一开关模块110的导通关系。或者，并行信号输出端可以电性连接至所述第二开关模块120以控制所述第二开关模块120的导通关系。

所述串并转换模块150可以将所述串行信号在相应时钟周期的提供的数据分配给并行信号端，以使得所述并行信号端输出所述时钟周期内串行信号提供的数据。由此，可以控制模块130可以通过较少的端口输出串行信号至所述串并转换模块150后，由所述串并转换模块150的并行信息输出端向所述第一开关模块110和所述第二开关模块120提供控制信号。

在一些实施方式中，所述芯片测试电路还可以包括：具有多个第一连接端和多个第二连接端的连接器160；其中，所述第一连接端与其对应的第二连接端之间导通；所述第一连接端与相应的第一输出端112和第二输入端122电性连接；所述第二连接端用于电性连接至所述芯片的引脚。

在一些情况下，所述芯片测试电路还可以包括连接器160。所述连接器160可以用于为探针卡提供安装部位，以使得被测芯片可以较为便捷地与所述芯片测试电路进行连接。

所述连接器160可以具有多个第一连接端和分别与所述第一连接端对应的第二连接端。其中，所述第一连接端与其对应的第二连接端之间导通。所述第一连接端与相对应的第一输出端112和第二输入端122电性连接；所述第二连接端可以用于电连接至所述芯片的引脚。相应的，在所述芯片的引脚与所述第二连接端电性连接的情况下，所述第一开关模块110的第一输出端112和所述芯片的相应引脚之间导通，以及所述第二开关模块120的第二输入端122与所述芯片的相应引脚之间导通。

请参阅图3，本说明实施方式提供了一种芯片测试系统，所述芯片测试系统包括以下组成部分。

如本说明书中任一实施方式所提供的芯片测试电路210。

具有多个引脚的芯片220。所述芯片220的至少部分引脚分别与所述芯片测试电路210的第一开关模块的第一输出端电性连接，并且所述引脚分别与所述芯片测试电路210的第二开关模块的第二输入端电性连接。

具有提供激励信号的信号输出端、接收响应信号的信号输入端以及与上位机240通讯的通讯端的测量装置230。所述信号输出端与所述第一开关模块的第一输入端电性连接；所述信号输入端与所述第二开关模块的第二输出端电性连接。

上位机240；所述上位机240用于为所述芯片测试电路210的控制模块提供控制指令，以及接收所述测量装置230的测量结果。

所述测量装置230可以具信号输出端和信号输入端。基于所述信号输出端提供的激励信号和所述信号输入端接收的响应信号，可以确定被测模块的电参数。在一些实施方式中，所述测量装置230具有与所述上位机240通讯的通讯端。所述测量装置230可以通过通讯端与上位机240进行通讯，确定向所述芯片测试电路210提供的激励信号。并且，在接收到所述响应信号后，所述测量装置230也可以将所述响应信号提供给所述上位机240以分析所述被测芯片220的电参数。所述测量装置230可以是源表。当然，在一些实施方式中，所述测量装置230也可以是电阻表，用于测试芯片220的不同引脚之间的电阻。

所述上位机240可以用于为所述芯片测试电路210的控制模块和所述测量装置230提供相应的控制指令，以及接收所述测量装置230的测量结果。具体的，所述上位机240表示可以能发出控制指令的计算机设备。在一些实施方式中，上位机240可以发出的命令给下位机，下位机再根据此命令生成相应控制信号控制相关设备。其中，所述芯片测试电路210的控制模块，以及所述测量装置230可以作为所述下位机。

请参阅图3，在一些实施方式中，所述芯片测试系统还可以包括：探针卡250；所述探针卡250包括第三连接端和第四连接端；其中，所述第三连接端分别与所述第一开关模块的第一输出端电性连接，并且所述第三连接端与所述第二开关模块的第二输入端电性连接；所述第四连接端分别与所述芯片220的至少部分引脚电性连接；其中，所述第三连接端与其对应的第四连接端之间导通。

在一些情况下，所述芯片测试电路210还可以包括探针卡250。所述探针卡250可以提供一种测试接口，可以对所述芯片220进行测试。具体的，所述探针卡250包括第三连接端和第四连接端。所述第三连接端和其对应的第四连接端之间导通。具体的，，所述第三连接端分别与所述第一开关模块的第一输出端电性连接，并且所述第三连接端与所述第二开关模块的第二输入端电性连接。所述第三连接端可以与所述芯片测试电路210电性连接；具体的，所述第四连接端分别与所述芯片220的至少部分引脚电性连接。通过探针卡250，可以较好且便捷地将所述芯片测试电路210和被测芯片220电性连接，以对芯片220参数进行测试。

可以理解，本文中的具体的例子只是为了帮助本领域技术人员更好地理解本说明书实施方式，而非限制本发明的范围。

可以理解，在本说明书中的各种实施方式中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本说明书实施方式的实施过程构成任何限定。

可以理解，本说明书中描述的各种实施方式，既可以单独实施，也可以组合实施，本说明书实施方式对此并不限定。

除非另有说明，本说明书实施方式所使用的所有技术和科学术语与本说明书的技术领域的技术人员通常理解的含义相同。本说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在限制本说明书的范围。本说明书所使用的术语“和/或”包括一个或多个相关的所列项的任意的和所有的组合。在本说明书实施方式和所附权利要求书中所使用的单数形式的“一种”、“上述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统的具体工作过程，可以参考前述方法实施方式中的对应过程，在此不再赘述。

以上所述，仅为本说明书的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本说明书揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本说明书的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种芯片测试电路，其特征在于，所述芯片测试电路包括:

具有接收激励信号的第一输入端和多个第一输出端的第一开关模块；所述第一输出端用于电性连接至所述芯片的引脚；

具有第二输出端和接收响应信号的多个第二输入端的第二开关模块；所述第二输入端用于电性连接至所述芯片的引脚；

控制模块；所述控制模块用于控制所述第一开关模块的所述第一输入端与至少部分所述第一输出端之间导通，以将所述激励信号提供给所述芯片的相应引脚，以及用于控制所述第二开关模块的所述第二输出端与至少部分所述第二输入端之间导通，以接收所述芯片的相应引脚提供的所述响应信号。

2.根据权利要求1所述的芯片测试电路，其特征在于，与所述第一输入端导通的第一输出端用于电性连接至所述芯片的第一引脚；与所述第二输出端导通的第二输入端用于电性连接至所述芯片的第二引脚；其中，所述第一引脚与所述第二引脚不同。

3.根据权利要求1所述的芯片测试电路，其特征在于，所述芯片测试电路还包括：

用于接收控制指令的通讯模块；所述通讯模块与所述控制模块电性连接；所述控制模块根据所述通讯模块提供的控制指令控制所述第一开关模块的所述第一输入端与指定的第一输出端之间导通，以及所述第二开关模块的所述第二输出端与指定的第二输入端之间导通。

4.根据权利要求1所述的芯片测试电路，其特征在于，所述第一开关模块包括具有输入端和多个输出端的多个第一开关子模块；至少部分所述第一开关子模块的输入端作为所述第一输入端，并且至少部分所述第一开关子模块的输出端作为所述第一输出端；

和/或，所述第二开关模块包括具有输出端和多个输入端的多个第二开关子模块；至少部分所述第二开关子模块的输入端作为所述第二输入端，并且至少部分所述第二开关子模块的输出端作为所述第二输出端。

5.根据权利要求1所述的芯片测试电路，其特征在于，所述第一开关模块包括具有输入端和多个输出端的多个第一开关子模块；所述第一开关子模块级联连接，至少形成第一层级和第二层级；所述第一层级的第一开关子模块具有作为所述第一输入端的输入端；所述第一层级的第一子开关模块的至少一个输出端与所述第二层级的第一开关子模块的输入端电性连接；所述第二层级的第一开关子模块的至少部分输出端作为所述第一输出端；

和/或，所述第二开关模块包括具有输出端和多个输入端的多个第二开关子模块；所述第二开关子模块级联连接，至少形成第三层级和第四层级；所述第三层级的第二开关子模块具有作为所述第二输出端的输出端；所述第三层级的第二子开关模块的至少一个输入端与所述第四层级的第二开关子模块的输出端电性连接；所述第四层级的第二开关子模块的至少部分输入端作为所述第二输入端。

6.根据权利要求1所述的芯片测试电路，其特征在于，所述第一开关模块包括多个第一开关子模块；所述第一开关子模块具有与所述第一输入端电性连接的输入端，和作为所述第一输出端的输出端；所述第一开关子模块具有与所述控制模块电性连接的选通端，以用于接收所述控制模块的提供的选通信号控制指定的第一开关子模块的至少部分输出端与所述第一输入端之间导通；

和/或，所述第二开关模块包括多个第二开关子模块；所述第二开关子模块具有与所述第二输出端电性连接的输出端，和作为所述第二输入端的输入端；所述第二开关子模块具有与所述控制模块电性连接的选通端，以用于接收所述控制模块的提供的选通信号控制指定的第二开关子模块的至少部分输入端与所述第二输出端之间导通。

7.根据权利要求1所述的芯片测试电路，其特征在于，所述芯片测试电路还包括：

用于将串行信号转换为并行信号的串并转换模块；所述串并转换模块具有与所述控制模块电性连接的串行信号输入端，以及多个并行信号输出端；其中，至少部分所述并行信号输出端电性连接至所述第一开关模块或者所述第二开关模块。

8.根据权利要求1所述的芯片测试电路，其特征在于，所述芯片测试电路还包括：

具有多个第一连接端和多个第二连接端的连接器；其中，所述第一连接端与其对应的第二连接端之间导通；所述第一连接端与相对应的第一输出端和第二输入端电性连接；所述第二连接端用于电性连接至所述芯片的引脚。

9.一种芯片测试系统，其特征在于，所述芯片测试系统包括：

如权利要求1至8中任一所述芯片测试电路；

具有多个引脚的芯片；所述芯片的至少部分引脚分别与所述芯片测试电路的第一开关模块的第一输出端电性连接，并且所述引脚分别与所述芯片测试电路的第二开关模块的第二输入端电性连接；

具有提供激励信号的信号输出端、接收响应信号的信号输入端以及与上位机通讯的通讯端的测量装置；所述信号输出端与所述第一开关模块的第一输入端电性连接；所述信号输入端与所述第二开关模块的第二输出端电性连接；

上位机；所述上位机用于为所述芯片测试电路的控制模块和所述测量装置提供相应的控制指令，以及接收所述测量装置的测量结果。

10.根据权利要求9所述的芯片测试系统，其特征在于，所述芯片测试系统还包括：

探针卡；所述探针卡包括第三连接端和第四连接端；其中，所述第三连接端分别与所述第一开关模块的第一输出端电性连接，并且所述第三连接端与所述第二开关模块的第二输入端电性连接；所述第四连接端分别与所述芯片的至少部分引脚电性连接；其中，所述第三连接端与其对应的第四连接端之间导通。

Images