CN215731689U - 半导体器件及引线框架 - Google Patents

Abstract

本实用新型提供了一种半导体器件及引线框架，所述引线框架有利于封装工艺中塑封体与引线框架接触的界面形成锁模结构，该锁模结构可以增强引线框架与塑封体的接触表面之间的结合力，故可以有效地改善引线框架与塑封体界面之间的分层问题，避免了湿气引起的塑封体发生剥离的可靠性问题。

Description

半导体器件及引线框架

技术领域

本实用新型涉及半导体封装领域，特别涉及一种半导体器件及引线框架。

背景技术

半导体封装产品通常是将半导体芯片贴装于引线框架上，以焊线导电连接半导体芯片与引线框架，最后以封装材料封装而获得。

随着科技发展的进步，QFN(Quad Flat No-leads Package，方形扁平无引脚封装)是一种常见的塑封体结构，该塑封体的四侧配置有电极触点，由于无外露的引脚，故其贴装占有面积比QFP(Quad Flat Package，方型扁平式封装)小，高度也比QFP低。

QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘。此外，它还通过外露的引线框架焊盘(基岛背面)提供了出色的散热性能，该焊盘(基岛背面)具有直接散热通道，用于释放封装内的热量。通常将散热焊盘(基岛背面)直接焊接在电路板上。由于体积小、重量轻、加上杰出的电性能和热性能，这种封装特别适合任何一个对尺寸、重量和性能都有的要求的应用。然而现有的QFN塑封体中，由于基岛也是塑封体中最容易发生分层的位置，容易因为基岛表面与封装材料的分层而导致焊线脱落的问题。

因此，有必要提供一种新的引线框架，以克服上述缺陷。

实用新型内容

为了克服现有技术的不足，本实用新型的目的在于提供半导体器件及引线框架，以解决现有技术中的引线框架容易在基岛表面发生分层的问题。

本实用新型的目的采用以下技术方案实现：

根据本实用新型的一方面，提供一种半导体器件，包括引线框架、半导体芯片及塑封体，所述塑封体用于密封所述引线框架及所述半导体芯片，所述引线框架包括：基岛，所述基岛具有第一表面，用于承载所述半导体芯片；框架主体，所述框架主体环绕所述基岛；至少一个连接筋，所述至少一个连接筋将所述基岛与所述框架主体固定连接；多个引脚结构，所述多个引脚结构设置在所述框架主体上并与所述框架主体固定连接，所述多个引脚结构与所述半导体芯片上的多个焊盘之间通过键合线对应电连接；其中，在所述第一表面上设置有条形沟槽，所述塑封体填充所述条形沟槽。

可选地，所述引线框架的所有与所述塑封体直接接触的表面是经粗糙化处理的表面，其中，所述经粗糙化处理的表面的粗糙度为0.15μm～0.3μm。

可选地，所述引脚结构的与所述第一表面同侧的表面上设置有凹坑，所述塑封体完全填充所述凹坑。

可选地，在垂直于所述第一表面的方向上，每个所述凹坑的深度是所述引线框架的厚度的40％～50％。

可选地，在平行于所述第一表面的方向上，所述凹坑的宽度大于等于0.1mm。

可选地，每个所述引脚结构的远离所述基岛的一侧具有引脚根部，在所述引脚根部设置有至少一个台阶结构，在垂直于所述第一表面的方向上，所述台阶结构的厚度小于所述引线框架的厚度。

可选地，所述条形沟槽的横截面呈U型，并且在垂直于所述第一表面的方向上，所述条形沟槽的深度是所述引线框架的厚度的30％～50％。

可选地，在平行于所述第一表面的方向上，所述条形沟槽的宽度为0.1mm～0.12mm。

可选地，在所述第一表面上还设置有焊接区，所述焊接区用于焊接引线；其中，所述条形沟槽位于所述焊接区及所述半导体芯片的边缘之间。

根据本实用新型另一方面还提供一种引线框架，包括：基岛，所述基岛具有第一表面，用于承载半导体芯片；框架主体，所述框架主体环绕所述基岛；至少一个连接筋，所述至少一个连接筋将所述基岛与所述框架主体固定连接；多个引脚结构，所述多个引脚结构设置在所述框架主体上并与所述框架主体固定连接，所述多个引脚结构与所述半导体芯片上的多个焊盘之间通过键合线对应电连接；其中，在所述第一表面上设置有条形沟槽。

可选地，每个所述引脚结构的与所述第一表面同侧的表面上设置有凹坑。

本实用新型提供了一种半导体器件及引线框架，所述引线框架有利于封装工艺中封装塑封体与引线框架基岛接触的界面形成锁模结构，该锁模结构可以增强引线框架基岛的第一表面与塑封体的接触表面之间的结合力，降低基岛与塑封体的界面应力，故可以有效地改善引线框架基岛与塑封体界面之间的分层问题，避免了湿气引起的塑封体发生剥离的可靠性问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种引线框架的平面示意图；

图2是本实用新型实施例提供的一种半导体器件中半导体芯片贴附在引线框架的平面示意图；

图3是沿图2中A-A’的剖面结构示意图；

图4是沿图2中B-B’的剖面结构示意图。

附图标记说明：

具体实施方式

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

图1是本实用新型实施例提供的一种引线框架的平面示意图，图2是本实用新型实施例提供的一种半导体器件中半导体芯片贴附在引线框架的平面示意图；图3图2是沿图2中A-A’的剖面结构示意图，图4是沿图2中B-B’的剖面结构示意图。

参考图1-图4所示，本实用新型提供一种半导体器件，包括引线框架100、半导体芯片2及塑封体16，所述塑封体16用于密封所述引线框架100及所述半导体芯片2，所述引线框架100包括：基岛1，所述基岛1具有第一表面1’，用于承载待安装的半导体芯片2；框架主体40，所述框架主体40环绕所述基岛1；至少一个连接筋41，所述至少一个连接筋41将所述基岛1与所述框架主体40固定连接1；多个引脚结构15，所述多个引脚结构15设置在所述框架主体40上并与所述框架主体40固定连接，所述与多个引脚结构15所述半导体芯片2上的多个焊盘21之间通过键合线22对应电连接；其中，在所述第一表面1’设置有条形沟槽5，所述塑封体16填充所述条形沟槽5。

本实用新型实施例中，该第一表面1’指的是基岛1正对半导体芯片2的表面，基岛1通过由四个朝向塑封体16的角部向外延伸的连接筋41支撑固定，四个连接筋41连接至所述框架主体40上。

其中，如图1-图3所示，在所述基岛1的第一表面1’设置有条形沟槽5，在封装工艺中，将流动状态塑封材料填充至引线框架100及半导体芯片2的表面时，液态的封装材料更容易流进该条形沟槽5中，在固化以后，得到的塑封体16填充至该条形沟槽5中，使得塑封体16与基岛1所接触的界面形成锁模结构，该锁模结构可以增强基岛1的第一表面1’与塑封体16的接触表面之间的结合力，降低基岛1与塑封体16界面应力，故可以有效地改善基岛1与塑封体16界面之间的分层问题，避免了塑封体16发生剥离的问题。

进一步地，所述引线框架100的所有与所述塑封体16直接接触的表面是经粗糙化处理的表面8，其中，所述经粗糙化处理的表面的粗糙度为0.15μm～0.3μm。

具体地，对引线框架100的所有与所述塑封体16直接接触的表面进行粗糙化处理，例如通过化学微腐蚀蚀刻的方式，得到引线框架粗糙化表面8，该粗糙化处理后的框架表面的表面粗糙度大小例如为0.15μm～0.3μm。通过对引线框架100的所有与所述塑封体16直接接触的表面进行粗糙化处理，可以增强引线框架100与塑封体16的界面结合力，从而改善引线框架100与塑封体16的分层而导致线脱的问题。

在一些实施例中，所述条形沟槽5的横截面呈U型，且沿垂直于所述第一表面的方向上，所述条形沟槽5的深度为所述引线框架的厚度的30％～50％。示例性地，该条形沟槽5可以通过对所述引线框架100的金属经过图案化后蚀刻工艺得到，条形沟槽5的深度大小可以通过蚀刻液的浓度和/或蚀刻时间来进行控制，“条形”应做广义理解，可以是线段或者由线段组成的环形、U型等图形，例如在一些实施例中，该条形沟槽5分布在所述基岛1的第一表面1’上的四周，可在四周的角落位置断开；在另一些实施例中，该条形沟槽5分布在所述基岛1的第一表面1’上的四周，但在四周的角落位置连通，以形成环形的沟槽5。

图3中，条形沟槽的深度的标记为9，引线框架的厚度的标记为11，条形沟槽的宽度的标记为10。

可选地，在平行于所述第一表面的方向上，所述条形沟槽5的宽度为0.1mm～0.12mm，示例性地，该条形沟槽5的宽度可以通过图案化的光阻图形的线宽进行控制，实际应用中，由于半导体芯片2尺寸不同，相应的基岛1的尺寸也不唯一，故该条形沟槽5的宽度仅做示意，本实用新型并不以此为限。

需要说明的是，本实用新型中条形沟槽5的横截面并不限于U型，也可以是V型、W型等其它类似结构，只要同样能够实现本实用新型的目的即可，即在封装工艺中，将流动状态的塑封体16填充至引线框架100及半导体芯片2的表面时，液态的塑封材料更容易流进该条形沟槽5，在固化以后，塑封体16填充至该条形沟槽5中，使得塑封体16与基岛1的第一表面1’通过流进条形沟槽5中的塑封材料形成锁模结构，以增加基岛1与塑封体16所接触的界面结合力，从而防止基岛1与塑封体16发生分层的问题。

进一步地，所述基岛1的直径(尺寸)大于所述半导体芯片2的直径(尺寸)。

需要说明的是，由于半导体芯片2通常为正方形或者矩形，基岛1的形状通常为了适应半导体芯片2的形状，也制作为正方形或者矩形，故上述基岛1的直径指的是，基岛1的四个角中连接两个斜对角的线段的长度；半导体芯片2的直径指的是，半导体芯片2的四个角中连接两个斜对角的线段的长度；在本实施例中，设置基岛1的直径大于半导体芯片2的直径，不仅有利于承载半导体芯片2，而且还可以通过引线框架(基岛背面)进行散热，基岛1的面积越大，其相应的散热性能越佳。同时，由于基岛1的直径大于半导体芯片2的直径，故可以在所述基岛1的第一表面1’上制作有条形沟槽5，所述条形沟槽5环绕所述半导体芯片2。

在一些实施例中，为了便于更好的散热，所述基岛1可能会形成镂空结构，但是作为支撑半导体芯片2的基岛1的直径仍大于半导体芯片2的直径，亦即，基岛1的外延比半导体芯片2的外延要大一些，以便于在基岛1突出于半导体芯片2的一侧表面上制作有条形沟槽5，以便于在后续的封装工艺中，液态的封装材料流进该条形沟槽5，在固化以后，塑封体16填充至该条形沟槽5中，使得基岛1与塑封体16通过流进条形沟槽5的封装材料形成锁模结构，以降低基岛1与塑封体16界面应力，从而改善基岛1与塑封体16界面之间的分层问题。

可选地，在所述第一表面1’还设置有焊接区19，所述焊接区19用于焊接引线23；其中，所述条形沟槽5位于所述焊接区19及所述半导体芯片2的边缘之间。

示例性地，在所述第一表面1’设置有焊接区19，该焊接区19位于所述基岛1的四周边缘位置，例如，在该焊接区19上可以设置可供接地的焊盘，将该半导体芯片2上需要接地的焊盘通过焊接引线23连接至焊接区19上的可供接地的焊盘上，以实现接地的目的。

由于将半导体芯片2在贴附在基岛1的第一表面1’上时，需要使用到热固性胶层进行位置固定。具体地，将液态的热固性胶层涂覆在基岛1的第一表面1’上，然后将半导体芯片2放置在基岛1上相应的位置后加热固化。通常，由于该热固性胶层的涂覆精度控制不佳，而且该热固性胶层中含有树脂材料，且液态的热固性胶层中的树脂材料极易扩散，最终导致该热固性胶层溢出半导体芯片2以外的区域，并在所述半导体芯片2以外的区域进行扩散，当该热固性胶层中的树脂材料覆盖到焊接区19上时，由于该热固性胶层中的树脂材料为有机材料，会导致连接引线23在焊接时的焊接强度变低，造成连接引线23出现虚焊、弱焊等焊接可靠性降低的问题。在本实用实施例中，通过设置条形沟槽5，且条形沟槽5位于所述焊接区19与所述半导体芯片2的边缘之间，一方面，条形沟槽5可以防止液态的热固性胶层扩散至基岛1上焊接区19，预防焊接引线23虚焊、弱焊等焊接可靠性问题；另一方面，在后续的封装工艺中，处于流动状态的封装材料可以流进该条形沟槽5，在固化以后，塑封体16填充至该条形沟槽5中，使得塑封体16与基岛1所接接触的界面形成锁模结构，能够降低基岛1与塑封体16界面应力，并改善基岛1与塑封体16界面之间的分层问题。

可选地，根据不同的半导体芯片工艺设计，可以选择不同的热固性胶层，例如含有导电银粒子的银胶，将半导体芯片中需要接地的芯片焊盘通过银胶与接地电极/焊盘实现连通，然而，在实际应用中，也会出现由于银胶的涂覆精度控制不佳导致银浆溢出至焊接区19，最终导致焊接区19中连接引线出现虚焊、弱焊等焊接可靠性降低的问题。故上述条形沟槽5的存在，同样能够解决该情况下的银胶溢出问题。

进一步地，所述引线框架100在背离所述第一表面1’设置有凹槽结构12，沿平行于所述第一表面的方向上，所述凹槽结构12由所述基岛1的周边向所述基岛1的内部延伸，所述凹槽结构12可以通过在引线框架100中基岛1的背面蚀刻形成，在后续的封装工艺中，处于流动状态的塑封体16填充至引线框架100及半导体芯片2的表面时，塑封体材料流进该凹槽结构12中，在固化以后，该塑封体16填充至凹槽结构12内部，使得该塑封体16与基岛1的底面及侧边形成锁模结构，可以增加整个封装结构的可靠性。需要说明的是，沿垂直于所述第一表面的在方向上，上述焊接区19与所述凹槽结构12可以投影交叠。

可选地，在一些实施例中，引线框架100包括多个引脚结构15，多个引脚结构15以近似相等的间距排列在所述基岛1的四周，所述多个引脚结构15设置在所述框架主体40上并与所述框架主体40固定连接，每个所述引脚结构15在与所述第一表面1’位于同一侧的表面上设置有凹坑6，所述塑封体16完全填充所述凹坑6。

图4中，引线框架100的厚度标记为11，凹坑6的深度标记为13，凹坑6的宽度标记为14。

可选地，沿垂直于所述第一表面1’的方向上，所述凹坑6的深度为于所述引线框架的厚度的40％～50％，在平行于所述第一表面的方向上，所述凹坑6的宽度大于等于0.1mm；所述凹坑6的宽度的例如为所述凹坑6的边长或者直径，具体地，可以根据形成的凹坑6的截面形状得到相应的边长或者直径。同样地，所述凹坑6也可以通过对所述引线框架的金属图案化蚀刻得到，在此不再赘述。

所述引脚结构15在与所述第一表面1’同侧的表面上设置有凹坑6，可以用来增强引脚结构15与塑封体16的界面结合力，在封装工艺中，处于流动状态的封装材料流进该凹坑6，在固化以后，引脚结构15与塑封体16通过流进凹坑6中的塑封材料形成锁模结构，也即塑封体16完全填充凹坑6，能够防止塑封体16与所述引脚结构框架中的引脚结构15发生分层导致的线脱问题。

此外，每个所述引脚结构15包括远离所述基岛1一侧的引脚根部151，在所述引脚根部151设置有至少一个台阶结构7，在垂直于所述第一表面所在方向上，所述台阶结构7的厚度小于所述引线框架100的厚度。需要说明的是，由于该台阶结构7是通过对引线框架100进行化学腐蚀而来，并且由于腐蚀引线框架100的边沿形成的台阶结构7的深度近乎为引线框架厚度的一半，因此，该台阶结构7也称之为半腐蚀台阶。

在所述引脚根部151设置有至少一个半腐蚀的台阶结构7的目的是为了在对整个塑封体沿着切割线33进行切割的过程中，可以减少对引线框架100的金属的切削量，从而降低切割分离过程中的机械应力和热应力，从而预防引脚结构15和塑封体16界面之间的分层问题以及引脚结构15上的焊点由于切割震动导致的断裂问题。

优选地，在所述引脚根部151的两侧形成对称的台阶结构7，从而能够更多的减少引线框架100的金属切削量。

本实用新型实施例提供的一种半导体器件，不仅可以阻挡半导体芯片在贴附过程中产生的溢胶问题，而且有利于封装工艺中塑封体与基岛所接触的界面形成锁模结构，该锁模结构可以增强基岛的第一表面与塑封体的接触表面之间的结合力，降低基岛与塑封体界面应力，故可以有效地改善基岛与塑封体界面之间的分层问题，避免了塑封体发生剥离的问题。

本实用新型实施例还提供一种引线框架，该引线框架用于半导体器件。

所述引线框架100包括基岛1，所述基岛1具有第一表面1’，用于承载待安装的半导体芯片2；框架主体40，所述框架主体40环绕所述基岛；至少一个连接筋41，所述至少一个连接筋41将所述基岛1与所述框架主体40固定连接；多个引脚结构15，所述多个引脚结构15设置在所述框架主体40上并与所述框架主体40固定连接，且与所述待安装的半导体芯片2上的多个焊盘21之间通过键合线22对应电连接；其中，在所述第一表面1’设置有条形的沟槽5。

进一步地，所述引脚结构15在与所述第一表面1’位于同一侧的表面上设置有凹坑6。

进一步地，在一些实施例中，该条形沟槽5分布在所述基岛1的第一表面1’上的四周，可在四周的角落位置断开；在另一些实施例中，该条形沟槽5分布在所述基岛1的第一表面1’上的四周，但在四周的角落位置连通，以形成环形的沟槽。

由上述内容可知，本实用新型实施例提供的一种半导体器件以及引线框架，不仅可以阻挡半导体芯片在贴附过程中产生的溢胶问题，而且有利于封装工艺中塑封体与基岛接触的界面形成锁模结构，该锁模结构可以增强基岛的第一表面与塑封体的接触表面之间的结合力，降低基岛与塑封体的界面应力，故可以有效地改善基岛与塑封体界面之间的分层问题，避免了湿气引起的塑封体发生剥离的可靠性问题。

上文仅为本实用新型的较佳实施例而已，并非用来限定本实用新型实施的范围，凡依本实用新型权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本实用新型的权利要求范围内。

Claims (11)

1.一种半导体器件，其特征在于，包括引线框架、半导体芯片及塑封体，所述塑封体用于密封所述引线框架及所述半导体芯片，所述引线框架包括：

基岛，所述基岛具有第一表面，用于承载所述半导体芯片；

框架主体，所述框架主体环绕所述基岛；

至少一个连接筋，所述至少一个连接筋将所述基岛与所述框架主体固定连接；

多个引脚结构，所述多个引脚结构设置在所述框架主体上并与所述框架主体固定连接，所述多个引脚结构与所述半导体芯片上的多个焊盘之间通过键合线对应电连接；

其中，在所述第一表面上设置有条形沟槽，所述塑封体填充所述条形沟槽。

2.如权利要求1所述的半导体器件，其特征在于，所述引线框架的与所述塑封体直接接触的表面是经粗糙化处理的表面，其中，所述经粗糙化处理的表面的粗糙度为0.15μm～0.3μm。

3.如权利要求1所述的半导体器件，其特征在于，所述引脚结构的与所述第一表面同侧的表面上设置有凹坑，所述塑封体完全填充所述凹坑。

4.如权利要求3所述的半导体器件，其特征在于，在垂直于所述第一表面的方向上，每个所述凹坑的深度是所述引线框架的厚度的40％～50％。

5.如权利要求3所述的半导体器件，其特征在于，在平行于所述第一表面的方向上，所述凹坑的宽度大于等于0.1mm。

6.如权利要求1所述的半导体器件，其特征在于，每个所述引脚结构的远离所述基岛的一侧具有引脚根部，在所述引脚根部设置有至少一个台阶结构，在垂直于所述第一表面的方向上，所述台阶结构的厚度小于所述引线框架的厚度。

7.如权利要求1-6中任一项所述的半导体器件，其特征在于，所述条形沟槽的横截面呈U型，并且在垂直于所述第一表面的方向上，所述条形沟槽的深度是所述引线框架的厚度的30％～50％。

8.如权利要求7所述的半导体器件，其特征在于，在平行于所述第一表面的方向上，所述条形沟槽的宽度为0.1mm～0.12mm。

9.如权利要求1所述的半导体器件，其特征在于，在所述第一表面上还设置有焊接区，所述焊接区用于焊接引线；

其中，所述条形沟槽位于所述焊接区及所述半导体芯片的边缘之间。

10.一种引线框架，用于半导体器件，其特征在于，包括：

基岛，所述基岛具有第一表面，用于承载半导体芯片；

框架主体，所述框架主体环绕所述基岛；

至少一个连接筋，所述至少一个连接筋将所述基岛与所述框架主体固定连接；

多个引脚结构，所述多个引脚结构设置在所述框架主体上并与所述框架主体固定连接，所述多个引脚结构与所述半导体芯片上的多个焊盘之间通过键合线对应电连接；

其中，在所述第一表面上设置有条形沟槽。

11.如权利要求10所述的引线框架，其特征在于，所述引脚结构的与所述第一表面同侧的表面上设置有凹坑。

Images