CN215644387U - 薄膜晶体管 - Google Patents
薄膜晶体管 Download PDFInfo
- Publication number
- CN215644387U CN215644387U CN202121413055.7U CN202121413055U CN215644387U CN 215644387 U CN215644387 U CN 215644387U CN 202121413055 U CN202121413055 U CN 202121413055U CN 215644387 U CN215644387 U CN 215644387U
- Authority
- CN
- China
- Prior art keywords
- electrode
- thin film
- film transistor
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本公开提供一种薄膜晶体管,属于显示技术领域,其可解决现有的薄膜晶体管的制备过程中需要较多数量的掩膜板的问题。本公开的薄膜晶体管包括:基底、位于基底上的有源层、位于有源层背离基底一侧的栅极绝缘层、及位于栅极绝缘层背离基底一侧的第一电极、栅极和第二电极;第一电极通过贯穿栅极绝缘层的第一过孔与有源层的一端连接;第二电极通过贯穿栅极绝缘层的第二过孔与有源层的另一端连接;栅极在基底上的正投影与有源层在基底上的正投影至少部分重叠。
Description
技术领域
本公开属于显示技术领域,具体涉及一种薄膜晶体管。
背景技术
薄膜晶体管作为重要的开关控制元件,在显示装置中起着关键性作用。在现有技术中,为了使显示装置具有良好的画面显示质量,通常在显示装置的显示面板内设置薄膜晶体管。
在薄膜晶体管的制备过程中,一般采用掩膜板进行构图工艺,目前的薄膜晶体管的制备工艺较为复杂,相应的使用的掩膜板的数量较多,由于掩膜板的成本较高,因此目前的薄膜晶体管的制备方法不利于成本控制。
实用新型内容
本公开旨在至少解决现有技术中存在的技术问题之一,提供一种薄膜晶体管。
本公开实施例提供一种薄膜晶体管,所述薄膜晶体管包括:基底、位于所述基底上的有源层、位于所述有源层背离所述基底一侧的栅极绝缘层、及位于所述栅极绝缘层背离所述基底一侧的第一电极、栅极和第二电极;
所述第一电极通过贯穿所述栅极绝缘层的第一过孔与所述有源层的一端连接;所述第二电极通过贯穿所述栅极绝缘层的第二过孔与所述有源层的另一端连接;所述栅极在所述基底上的正投影与所述有源层在所述基底上的正投影至少部分重叠。
可选地,所述薄膜晶体管还包括:位于所述基底上的遮挡层、及位于所述遮挡层背离所述基底一侧的缓冲层;
所述遮挡层在所述基底上的正投影与所述有源层在所述基底上的正投影至少部分重叠。
可选地,所述第二电极通过贯穿所述栅极绝缘层和所述缓冲层的第三过孔与所述遮挡层连接。
可选地,所述第一电极在所述基底上的正投影与所述第一过孔在所述基底上的正投影仅部分重叠;
所述第二电极在所述基底上的正投影与所述第二过孔在所述基底上的正投影仅部分重叠。
可选地,所述薄膜晶体管还包括:贯穿所述栅极绝缘层的第四过孔和第五过孔;
所述第四过孔位于所述第一电极与所述栅极之间;
所述第五过孔位于所述栅极与所述第二电极之间。
附图说明
图1为一种示例性的薄膜晶体管的制备方法的工艺步骤图;
图2为本公开实施例提供的一种薄膜晶体管的制备方法的流程示意图;
图3为图2所示的薄膜晶体管的制备方法各步骤对应结构的一种示意图;
图4为本公开实施例提供的另一种薄膜晶体管的制备方法;
图5为图4所示的薄膜晶体管的制备方法各步骤对应结构的一种示意图;
图6为图2所示的薄膜晶体管的制备方法各步骤对应结构的另一种示意图;
图7为图4所示的薄膜晶体管的制备方法各步骤对应结构的另一种示意图;
图8为图2所示的薄膜晶体管的制备方法各步骤对应结构的又一种示意图;
图9为图4所示的薄膜晶体管的制备方法各步骤对应结构的再一种示意图;
图10为图2所示的薄膜晶体管的制备方法各步骤对应结构的又一种示意图;
图11为图4所示的薄膜晶体管的制备方法各步骤对应结构的再一种示意图;
图12为本公开实施例提供的一种薄膜晶体管的结构示意图;
图13为本公开实施例提供的另一种薄膜晶体管的结构示意图;
图14为本公开实施例提供的又一种薄膜晶体管的结构示意图;
图15为本公开实施例提供的再一种薄膜晶体管的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案,下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
图1为一种示例性的薄膜晶体管的制备方法的工艺步骤图,如图1所示,该薄膜晶体管的制备方法包括如下步骤,首先通过一次构图工艺,在基底101上形成遮挡层102;之后在遮挡层102上形成缓冲层;再通过一次构图工艺,在缓冲层上形成有源层103;然后通过一次构图工艺,在有源层103上形成栅极绝缘层104和栅极105;继续在栅极105上形成层间绝缘层;接着通过一次构图工艺,形成贯穿层间绝缘层的第一过孔106和第二过孔107;之后通过一次构图工艺,形成贯穿层间绝缘层和缓冲层的第三过孔108;最后通过一次构图工艺,在层间绝缘层上形成第一电极109和第二电极110;其中第一电极109通过第一过孔106与有源层103的一端连接,第二电极110通过第二过孔107与有源层103的另一端连接,同时第二电极也通过第三过孔108与遮挡层102连接,以避免遮挡层102悬置导致与薄膜晶体管中的金属层产生寄生电容,影响薄膜晶体管的性能。由上述的薄膜晶体管的制备方法可以看出,制备上述的薄膜晶体管在形成遮挡层102、有源层103、栅极104、第一过孔106、第二过孔107、第三过孔108、第一电极109和第二电极110时均需要采用掩膜板实现构图工艺,因此,制备该薄膜晶体管总共至少需要6层掩膜板,其需要的掩膜板的数量较多,所制备的薄膜晶体管的结构复杂,不利于成本控制。
为了至少解决上述的技术问题之一,本公开提供了一种薄膜晶体管,下面将结合附图及具体实施方式,对本公开提供的薄膜晶体管进行进一步详细说明。
图2为本公开实施例提供的一种薄膜晶体管的制备方法的流程示意图,图3为图2所示的薄膜晶体管的制备方法各步骤对应结构的一种示意图,如图2和图3所示,该薄膜晶体管的制备方法包括如下步骤:
S201,通过一次构图工艺,在基底上形成有源层。
如图3所示,在制备过程中,可以首先在基底101上形成一层缓冲层,缓冲层可以提供平坦的表面,以便于薄膜晶体管中其他功能层的设置。可以通过沉积等方式在基底101上形成缓冲层。例如,缓冲层可以整面形成在基底101上,缓冲层可以采用氧化硅、氮化硅、或者氮氧化硅等无机绝缘材料制成。在形成有源层103之前还可以基底101上形成一层阻挡层,可以防止水氧等杂质从基底101渗入到薄膜晶体管的其他功能层中。同时阻挡层与缓冲层可以薄膜晶体管中的其他功能层共同起到保护作用。形成缓冲层之后,再通过一次构图工艺形成有源层103,有源层103可以采用多晶硅和金属氧化物等材料制成,其材料可以结合实际应用进行选择,在此不再进行限定。需要说明的是,一次构图工艺包括光刻胶的形成、曝光、显影以及刻蚀等工艺。
S202,在有源层背离基底一侧沉积并形成栅极绝缘层。
如图3所示,在制备过程中,可以通过沉积等方式在有源层103背离基底101的一侧形成栅极绝缘层104,栅极绝缘层104可以使得有源层103与其上的栅极105之间绝缘设置,避免有源层103与栅极105之间发生短路,影响薄膜晶体管的性能。栅极绝缘层104可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料制成,其材料可以结合实际应用进行选择,在此不再进行限定。
S203,通过一次构图工艺,形成贯穿栅极绝缘层的第一过孔和第二过孔;第一过孔和第二过孔分别位于有源层的两端。
如图3所示,在制备过程中,可以刻蚀覆盖有源层103的两端的栅极绝缘层104,以形成暴露有源层103的第一过孔106和第二过孔107。具体地,第一过孔106和第二过孔107对应的位置分别为有源层103的第一电极接触区和第二电极接触区。
S204,通过一次构图工艺,在栅极绝缘层上形成第一电极、栅极和第二电极;第一电极通过第一过孔与有源层连接,第二电极通过第二过孔与有源层连接;栅极在基底上的正投影与有源层在基底上的正投影至少部分重叠。
如图3所示,在制备过程中,可以在栅极绝缘层104上可以沉积形成一层金属层,金属层的材料可以为铝、铜、钛、钴等金属或者合金材料。在制备时,首先采用溅射或者蒸镀等方式形成金属层,然后对金属层进行一次构图工艺,以形成图案化的第一电极109、栅极105和第二电极110,使得第一电极109通过第一过孔106与有源层103的一端连接,第二电极110通过第二过孔107与有源层的另一端连接,最终形成薄膜晶体管的整体结构。
本公开实施例提供的薄膜晶体管的制备方法中,可以通过一次构图工艺形成第一电极109、栅极105和第二电极110,可以不必单独采用掩膜板单独形成其中的第一电极109、栅极105和第二电极110,这样整个薄膜晶体管的制备工艺步骤中仅需要采用3层掩膜板即可实现,其形成的薄膜晶体管的结构较为简单,因此较图1中所示的薄膜晶体管的制备方法可以有效减少制备工艺中使用掩膜板的层数,以节约掩膜板的数量,从而可以实现薄膜晶体管制备成本的合理控制。
图4为本公开实施例提供的另一种薄膜晶体管的制备方法,图5为图4所示的薄膜晶体管的制备方法各步骤对应结构的一种示意图,如图4和图5所示,该薄膜晶体管的制备方法中在上述的步骤S201之前还包括如下步骤:
S401,通过一次构图工艺,在基底上形成遮挡层;遮挡层在基底上的正投影与有源层在基底上的正投影至少部分重叠。
S402,在遮挡层背离基底一侧形成缓冲层。
需要说明的是,可以在基底101上形成一层遮挡层102,该遮挡层102可以为金属层,其材料具体可以为铝、铜、钛、钴等金属或者合金材料。遮挡层102为非透明膜层,其可以防止光线由基底101一侧照射至有源层103上,避免光线对有源层103的影响,以保证整体薄膜晶体管的性能。可以通过沉积等方式在遮挡层102上形成缓冲层。例如,缓冲层可以整面形成在遮挡层102上,缓冲层可以采用氧化硅、氮化硅、或者氮氧化硅等无机绝缘材料制成。
在一些实施例中,如图4和图5所示,薄膜晶体管的制备方法中在上述的步骤S204之前还包括如下步骤:
S403,通过一次构图工艺,形成贯穿栅极绝缘层和缓冲层的第三过孔,以使得第二电极通过第三过孔与遮挡层连接。
第三过孔108可以第二过孔107相邻,或者第三过孔108可以与第二过孔107合为一体,二者的不同之处在于,第三过孔108的深度要大于第二过孔107的深度,以使得第二电极110可以通过第二过孔107与有源层103的另一端连接,同时第二电极110可以通过第三过孔108与遮挡层102连接。在本公开实施例中,第二电极110可以与遮挡层102连接,可以避免遮挡层102悬置导致与薄膜晶体管中的金属层产生寄生电容,影响薄膜晶体管的性能。
由上述的图4和图5可以看出,本公开实施例提供的整个薄膜晶体管的制备工艺步骤中仅需要采用5层掩膜板即可实现,其形成的薄膜晶体管的结构较为简单,因此较图1中所示的薄膜晶体管的制备方法可以有效减少制备工艺中使用掩膜板的层数,以节约掩膜板的数量,从而可以实现薄膜晶体管制备成本的合理控制。
在一些实施例中,图6为图2所示的薄膜晶体管的制备方法各步骤对应结构的另一种示意图,图7为图4所示的薄膜晶体管的制备方法各步骤对应结构的另一种示意图,如图6和图7所示,在步骤S204中,第一电极109在基底101上的正投影与第一过孔106在基底101上的正投影仅部分重叠;第二电极110在基底101上的正投影与第二过孔107在基底101上的正投影仅部分重叠。
如图6和图7所示,在制备过程中,可以将第一过孔106和第二过孔107的刻蚀尺寸扩大,使得第一电极109仅覆盖部分第一过孔106,以露出部分有源层103,以及使得第二电极110仅覆盖部分第二过孔107,以露出部分有源层103,从而可以减少垂直于第一电极109和第二电极110区域的有源层103的导体化电阻,进而有利于电信号的传输,提高整体薄膜晶体管的性能。具体地,可以选择第一电极109和第二电极110的金属层与有源层103具有刻蚀选择比高的材料,例如第一电极109和第二电极110的材料可以为铜,有源层103的材料可以选择氧化物半导体材料,或者第一电极109和第二电极110的材料可以为铝,有源层103的材料可以选择含锌氧化物半导体材料。
在一些实施例中,如图2和图4所示,在上述步骤S204之后,该薄膜晶体管的制备方法还包括:
S205,对有源层与第一过孔和第二过孔对应区域进行导体化处理。
在制备过程中,可以采用离子注入或重掺杂的方式,对有源层103与第一过孔106和第二过孔107对应的区域进行处理,以使得有源层103的两端实现导体化,形成第一电极连接区和第二电极连接区,保证第一电极109和有源层103之间形成欧姆连接,以及保证第二电极110与有源层103之间形成欧姆连接,从而减小连接电阻,提高整体薄膜晶体管的性能。
在一些实施例中,如图2和图4所示,上述的步骤S205具体包括:
S2051,以第一电极、栅极和第二电极为掩膜,对未被第一电极、栅极和第二电极覆盖的栅极绝缘层进行刻蚀,以使部分的有源层露出。
S2052,对露出的有源层以及被第一电极和第二电极覆盖的有源层进行导体化处理。
图8为图2所示的薄膜晶体管的制备方法各步骤对应结构的又一种示意图,图9为图4所示的薄膜晶体管的制备方法各步骤对应结构的再一种示意图,图10为图2所示的薄膜晶体管的制备方法各步骤对应结构的又一种示意图,图11为图4所示的薄膜晶体管的制备方法各步骤对应结构的再一种示意图,如图8、图9、图10和图11所示,在制备过程中,可以采用干刻工艺,以第一电极109、栅极103和第二电极110为掩膜,对栅极绝缘层104进行刻蚀,以使得未被第一电极109、栅极103和第二电极110所覆盖的栅极绝缘层104被刻蚀,以便于对露出的有源层103进行导体化处理。
在一些实施例中,在上述的步骤S205之前还包括:将第一电极、栅极和第二电极上的光刻胶进行保留或剥离。
在制备过程中,可以将刻蚀第一电极109、栅极103和第二电极110时所沉积的光刻胶进行保留,可以直接对栅极绝缘层104进行刻蚀,从而可以减少工艺步骤,提高制备效率。或者,也可以将可以第一电极109、栅极103和第二电极110时所沉积的光刻胶剥离,以露出第一电极109、栅极103和第二电极110,使得刻蚀更为准确,保证将未被第一电极109、栅极103和第二电极110所覆盖的栅极绝缘层104可以完全被刻蚀,以利于有源层103的导体化处理。
在一些实施例中,上述步骤S204之后还包括:以第一电极、栅极和第二电极为掩膜,对未被第一电极、栅极和第二电极覆盖的栅极绝缘层进行刻蚀,以使得栅极绝缘层仅被部分刻蚀。
在制备过程中,可以以第一电极109、栅极103和第二电极110为掩膜,对栅极绝缘层104进行刻蚀,该刻蚀方式可以为湿刻,仅对栅极绝缘层104进行一般厚度的刻蚀,具体地,其刻蚀厚度为20纳米至100纳米,以减少垂直于第一电极109和第二电极110区域的有源层103的导体化电阻,进而有利于电信号的传输,提高整体薄膜晶体管的性能。
在一些实施例中,上述步骤S204之后还包括:利用干刻工艺,对栅极绝缘层进行刻蚀,以使得栅极绝缘层仅被部分刻蚀。
在制备过程中,可以以第一电极109、栅极103和第二电极110为掩膜,对栅极绝缘层104进行刻蚀,该刻蚀方式可以为干刻,仅对栅极绝缘层104进行一般厚度的刻蚀,具体地,其刻蚀厚度为20纳米至100纳米,以减少垂直于第一电极109和第二电极110区域的有源层103的导体化电阻,进而有利于电信号的传输,提高整体薄膜晶体管的性能。
第二方面,本公开实施例提供了一种薄膜晶体管,图12为本公开实施例提供的一种薄膜晶体管的结构示意图,如图12所示,该薄膜晶体管包括:基底101、位于基底101上的有源层103、位于有源层103背离基底101一侧的栅极绝缘层104、及位于栅极绝缘层104背离基底101一侧的第一电极109、栅极105和第二电极110;第一电极109通过贯穿栅极绝缘层104的第一过孔106与有源层103的一端连接;第二电极110通过贯穿栅极绝缘层104的第二过孔107与有源层103的另一端连接;栅极105在基底101上的正投影与有源层103在基底101上的正投影至少部分重叠。
本公开实施例提供的薄膜晶体管中,第一电极109、栅极105和第二电极110均位于栅极绝缘层104背离基底101的一侧,即第一电极109、栅极105和第二电极110位于同一膜层中,较采用图1所示的制备方法所形成的薄膜晶体管,可以减少薄膜晶体管中的膜层数量,从而有效降低薄膜晶体管的厚度,进而利于实现产品轻薄化。同时在制备过程中,可以通过一次构图工艺形成第一电极109、栅极105和第二电极110,可以不必单独采用掩膜板单独形成其中的第一电极109、栅极105和第二电极110,这样整个薄膜晶体管的制备工艺步骤中仅需要采用3层掩膜板即可实现,因此可以有效减少制备工艺中使用掩膜板的层数,以节约掩膜板的数量,从而可以实现薄膜晶体管制备成本的合理控制。
图13为本公开实施例提供的另一种薄膜晶体管的结构示意图,如图13所示,薄膜晶体管还包括:位于基底101上的遮挡层102、及位于遮挡层102背离基底101一侧的缓冲层;遮挡层102在基底101上的正投影与有源层103在基底101上的正投影至少部分重叠。
该遮挡层102可以为金属层,其材料具体可以为铝、铜、钛、钴等金属或者合金材料。遮挡层102为非透明膜层,其可以防止光线由基底101一侧照射至有源层103上,避免光线对有源层103的影响,以保证整体薄膜晶体管的性能。可以通过沉积等方式在遮挡层102上形成缓冲层。例如,缓冲层可以整面形成在遮挡层102上,缓冲层可以采用氧化硅、氮化硅、或者氮氧化硅等无机绝缘材料制成。优选地,遮挡层102在基底101上的正投影完全覆盖有源层103在基底101上的正投影,这样不仅可以遮挡由基底101侧垂直射入有源层103的光线,还可以遮挡由基底101侧斜射入有源层103的光线,从而对有源层103进行全方面的保护。
在一些实施例中,如图13所示,第二电极110通过贯穿栅极绝缘层104和缓冲层的第三过孔108与遮挡层102连接。
第三过孔108可以第二过孔107相邻,或者第三过孔108可以与第二过孔107合为一体,二者的不同之处在于,第三过孔108的深度要大于第二过孔107的深度,以使得第二电极110可以通过第二过孔107与有源层103的另一端连接,同时第二电极110可以通过第三过孔108与遮挡层102连接。在本公开实施例中,第二电极110可以与遮挡层102连接,可以避免遮挡层102悬置导致与薄膜晶体管中的金属层产生寄生电容,影响薄膜晶体管的性能。另一方面,第三过孔108可以与第二过孔107合为一体时,其中可以形成台阶结构,可以防止沉积的第二电极110发生断裂,影响薄膜晶体管的性能。
图14为本公开实施例提供的又一种薄膜晶体管的结构示意图,如图14所示,第一电极109在基底101上的正投影与第一过孔106在基底101上的正投影仅部分重叠;第二电极110在基底101上的正投影与第二过孔107在基底101上的正投影仅部分重叠。
在实际应用中,第一电极109可以仅覆盖部分第一过孔106,以露出部分有源层103,以及第二电极110仅覆盖部分第二过孔107,以露出部分有源层103,从而可以减少垂直于第一电极109和第二电极110区域的有源层103的导体化电阻,进而有利于电信号的传输,提高整体薄膜晶体管的性能。具体地,在制备过程中,可以选择第一电极109和第二电极110的金属层与有源层103具有刻蚀选择比高的材料,例如第一电极109和第二电极110的材料可以为铜,有源层103的材料可以选择氧化物半导体材料,或者第一电极109和第二电极110的材料可以为铝,有源层103的材料可以选择含锌氧化物半导体材料。
图15为本公开实施例提供的再一种薄膜晶体管的结构示意图,如图15所示,该薄膜晶体管还包括:贯穿栅极绝缘层104的第四过孔111和第五过孔112;第四过孔111位于第一电极109与栅极105之间;第五过孔112位于栅极105与第二电极110之间。
在本公开实施例中,第四过孔111位于第一电极109与栅极105之间,第五过孔112位于栅极105与第二电极110之间,这样可以将第一电极109与栅极105之间以及栅极105与第二电极110之间所对应的有源层103露出,有利于对露出的有源层103进行导体化处理,并且可以减少垂直于第一电极109和第二电极110区域的有源层103的导体化电阻,从而有利于电信号的传输,提高整体薄膜晶体管的性能。
第三方面,本公开实施例提供了一种显示装置,该显示装置包括如上述提供的薄膜晶体管,该显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件,其实现原理及有益效果与上述提供的薄膜晶体管的制备方法的实现原理及有益效果相同,在此不在赘述。
可以理解的是,以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式,然而本公开并不局限于此。对于本领域内的普通技术人员而言,在不脱离本公开的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本公开的保护范围。
Claims (5)
1.一种薄膜晶体管,其特征在于,所述薄膜晶体管包括:基底、位于所述基底上的有源层、位于所述有源层背离所述基底一侧的栅极绝缘层、及位于所述栅极绝缘层背离所述基底一侧的第一电极、栅极和第二电极;
所述第一电极通过贯穿所述栅极绝缘层的第一过孔与所述有源层的一端连接;所述第二电极通过贯穿所述栅极绝缘层的第二过孔与所述有源层的另一端连接;所述栅极在所述基底上的正投影与所述有源层在所述基底上的正投影至少部分重叠。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述薄膜晶体管还包括:位于所述基底上的遮挡层、及位于所述遮挡层背离所述基底一侧的缓冲层;
所述遮挡层在所述基底上的正投影与所述有源层在所述基底上的正投影至少部分重叠。
3.根据权利要求2所述的薄膜晶体管,其特征在于,所述第二电极通过贯穿所述栅极绝缘层和所述缓冲层的第三过孔与所述遮挡层连接。
4.根据权利要求1所述的薄膜晶体管,其特征在于,所述第一电极在所述基底上的正投影与所述第一过孔在所述基底上的正投影仅部分重叠;
所述第二电极在所述基底上的正投影与所述第二过孔在所述基底上的正投影仅部分重叠。
5.根据权利要求1所述的薄膜晶体管,其特征在于,所述薄膜晶体管还包括:贯穿所述栅极绝缘层的第四过孔和第五过孔;
所述第四过孔位于所述第一电极与所述栅极之间;
所述第五过孔位于所述栅极与所述第二电极之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121413055.7U CN215644387U (zh) | 2021-06-24 | 2021-06-24 | 薄膜晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121413055.7U CN215644387U (zh) | 2021-06-24 | 2021-06-24 | 薄膜晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215644387U true CN215644387U (zh) | 2022-01-25 |
Family
ID=79945180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121413055.7U Active CN215644387U (zh) | 2021-06-24 | 2021-06-24 | 薄膜晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215644387U (zh) |
-
2021
- 2021-06-24 CN CN202121413055.7U patent/CN215644387U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107331669B (zh) | Tft驱动背板的制作方法 | |
CN113299559A (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
CN106935659B (zh) | 薄膜晶体管及其制造方法、阵列基板以及显示装置 | |
CN109686794B (zh) | 薄膜晶体管及其制造方法、显示装置 | |
KR20110010274A (ko) | 어레이 기판 및 이의 제조방법 | |
CN111293127B (zh) | 一种显示面板及其制备方法 | |
CN111584509B (zh) | 显示面板及其制备方法、显示装置 | |
CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
CN113345837A (zh) | 一种显示面板的制作方法及显示面板 | |
US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
CN113725157B (zh) | 阵列基板及其制作方法 | |
CN113687548B (zh) | 阵列基板及其制作方法、以及显示面板 | |
CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
CN113948458A (zh) | 阵列基板及其制作方法 | |
CN113782616B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN215644387U (zh) | 薄膜晶体管 | |
CN115312546A (zh) | 阵列基板及其制备方法、显示面板 | |
CN109192668A (zh) | 薄膜晶体管及其制造方法、显示面板 | |
CN115000089A (zh) | 阵列基板及其制造方法、显示装置 | |
CN110571226B (zh) | 一种显示面板及其制备方法 | |
CN113871346A (zh) | 阵列基板及其制备方法和显示面板 | |
CN113782493A (zh) | 阵列基板的制备方法及阵列基板 | |
US10553614B2 (en) | Thin-film transistor array substrate and manufacturing method for the same | |
KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |