CN214505473U - 模组封装结构 - Google Patents
模组封装结构 Download PDFInfo
- Publication number
- CN214505473U CN214505473U CN202120865791.XU CN202120865791U CN214505473U CN 214505473 U CN214505473 U CN 214505473U CN 202120865791 U CN202120865791 U CN 202120865791U CN 214505473 U CN214505473 U CN 214505473U
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- circuit substrate
- module
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transceivers (AREA)
Abstract
本实用新型公开一种模组封装结构,包括电路基板、电子元器件、第一封装层以及第一芯片,所述电子元器件嵌设在所述电路基板内,所述第一芯片通过第一封装层封装在所述电路基板上,且所述第一芯片与所述电路基板导通;所述第一封装层的侧面设置有第二芯片,所述第二芯片与所述电路基板导通;和/或,所述第一封装层背离所述电路基板的一面设置有第三芯片,所述第三芯片与所述电路基板导通。本实用新型中,由于模组封装结构的内部以及侧面和/或正面分别具有不同功用的第一芯片、第二芯片及第三芯片,使得模组封装结构将更多种功能模块集合在同一模组上,封装尺寸小,且集成化程度更高,满足以更小体积及更低成本实现高速数据功能的要求。
Description
技术领域
本实用新型涉及半导体封装技术领域,特别涉及一种模组封装结构。
背景技术
随着电子信息技术的飞速发展,人们对便携设备越来越最求小型化,轻便化。目前,电子设备内模组封装结构,比如无线收发模块的集成化程度不高,封装尺寸较大,不能满足以更小体积及更低成本来实现高速数据传输功能的要求。
实用新型内容
本实用新型的主要目的是提出一种模组封装结构,旨在解决现有技术中的模组封装结构封装尺寸较大,不能满足以更小体积及更低成本来实现高速数据传输功能的要求的问题。
为实现上述目的,本实用新型提出一种模组封装结构,所述模组封装结构包括电路基板、电子元器件、第一封装层以及第一芯片,所述电子元器件嵌设在所述电路基板内,所述第一芯片通过第一封装层封装在所述电路基板上,且所述第一芯片与所述电路基板导通;
所述第一封装层的侧面设置有第二芯片,所述第二芯片与所述电路基板导通;和/或,
所述第一封装层背离所述电路基板的一面设置有第三芯片,所述第三芯片与所述电路基板导通。
优选地,所述第一封装层内还封装有与所述电路基板导通的互联芯片,所述互联芯片靠近所述第一封装层的侧面布置,所述第二芯片与所述互联芯片导通。
优选地,所述第二芯片的数量为多个,多个所述第二芯片沿所述第一封装层外周间隔布置,所述互联芯片的数量与所述第二芯片的数量一致且一一对应导通。
优选地,所述第三芯片通过第二封装层封装在所述第一封装层背离所述电路基板的一面,所述第一封装层设置有导电柱,所述导电柱的两端分别对应与所述第三芯片及所述电路基板导通。
优选地,所述第一封装层开设有贯穿所述第一封装层的通孔,所述通孔内填充有导电介质以形成所述导电柱。
优选地,所述模组封装结构还包括天线,所述天线设置于所述第一封装层背离所述电路基板的一面除所述第二封装层以外的区域,所述天线与所述电路基板导通。
优选地,所述天线与所述第一封装层之间设置有导电胶层,所述天线通过所述导电胶层粘接于所述第一封装层,所述导电胶层与所述电路基板导通。
优选地,所述电子元器件的数量为多个,多个所述电子元器件阵列布置。
优选地,所述电路基板上背离第一封装层的一面设置有散热层。
优选地,所述模组封装结构还包括绝缘层,所述绝缘层设置于所述散热层背离所述电路基板的一面,所述绝缘层背离所述散热层的一面还设置有植球,所述植球与所述电路基板导通。
本实用新型的技术方案中,由于模组封装结构的内部以及侧面和/或正面分别具有不同功用的第一芯片、第二芯片及第三芯片,使得模组封装结构将更多种功能模块集合在同一模组上,封装尺寸小,节省占用空间,利于产品小型化设计,且集成化程度更高,使得模组封装结构可提高产品各方面的性能指标,且在实际应用可缩短产品设计及加工周期,从而降低成本,满足以更小体积及更低成本实现高速数据功能的要求。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型一实施例模组封装结构制作步骤一的截面示意图;
图2为本实用新型一实施例模组封装结构制作步骤二的截面示意图;
图3为本实用新型一实施例模组封装结构制作步骤三的截面示意图;
图4为本实用新型一实施例模组封装结构制作步骤四的截面示意图;
图5为本实用新型一实施例模组封装结构制作步骤五的截面示意图;
图6为本实用新型一实施例模组封装结构制作步骤六的截面示意图;
图7为本实用新型一实施例模组封装结构制作步骤七的截面示意图;
图8为本实用新型一实施例模组封装结构制作步骤八的截面示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
100 | 模组封装结构 | 53 | 植球 |
10 | 第一芯片 | 60 | 电子元器件 |
20 | 第二芯片 | 70 | 第一封装层 |
30 | 第三芯片 | 71 | 导电柱 |
40 | 互联芯片 | 80 | 第二封装层 |
50 | 电路基板 | 90 | 天线 |
51 | 散热层 | 91 | 导电胶层 |
52 | 绝缘层 |
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
本实用新型提出一种模组封装结构。
如图1至图8所示,本实施例的模组封装结构100包括电路基板50、电子元器件60、第一封装层70以及第一芯片10,电子元器件60嵌设在电路基板50内,第一芯片10通过第一封装层70封装在电路基板50上,且第一芯片10与电路基板50导通;第一封装层70的侧面设置有第二芯片20,第二芯片20与电路基板50导通;和/或,第一封装层70背离电路基板50的一面设置有第三芯片30,第三芯片30与电路基板50导通。
模组封装结构100中,电子元器件60嵌设在电路基板50内,电子元器件60不用额外占用空间,结构紧凑。第一芯片10通过第一封装层70封装在电路基板50的上表面,且第一芯片10与电路基板50导通,实现第一芯片10正常运行。
在一实施例中,模组封装结构100除具有第一芯片10外,其第一封装层70的侧面还设置有与电路基板50导通的第二芯片20,可以理解地,第二芯片20与第一芯片10的实现的功用可不一致。在该实施例中,由于模组封装结构100的内部及侧面分别具有不同功用的第一芯片10和第二芯片20,使得模组封装结构100将多种功能模块集合在同一模组上,封装尺寸小,节省占用空间,利于产品小型化设计,且集成化程度高,使得模组封装结构100可提高产品各方面的性能指标,且在实际应用可缩短产品设计及加工周期,从而降低成本,满足以更小体积及更低成本实现高速数据功能的要求。
在另一实施例中,模组封装结构100除具有第一芯片10外,其第一封装层70背离电路基板50的一面还设置有与电路基板50导通的第三芯片30,具体地,如图2至图8所示,第一封装层70背离电路基板50的一面为正面,第三芯片30位于电路基板50的正面。可以理解地,第二芯片20与第一芯片10实现的功用可不一致。在该实施例中,由于模组封装结构100的内部及正面分别具有不同功用的第一芯片10和第三芯片30,使得模组封装结构100将多种功能模块集合在同一模组上,封装尺寸小,节省占用空间,利于产品小型化设计,且集成化程度高,使得模组封装结构100可提高产品各方面的性能指标,且在实际应用可缩短产品设计及加工周期,从而降低成本,满足以更小体积及更低成本实现高速数据功能的要求。
本实施例中,模组封装结构100除具有第一芯片10外,其第一封装层70的侧面还设置有与电路基板50导通的第二芯片20,并且,其第一封装层70的正面还设置有与电路基板50导通的第三芯片30。可以理解地,第一芯片10、第二芯片20及第三芯片30实现的功用可不一致。在该实施例中,由于模组封装结构100的内部、侧面及正面分别具有不同功用的第一芯片10、第二芯片20及第三芯片30,使得模组封装结构100将更多种功能模块集合在同一模组上,封装尺寸小,节省占用空间,利于产品小型化设计,且集成化程度更高,使得模组封装结构100可提高产品各方面的性能指标,且在实际应用可缩短产品设计及加工周期,从而降低成本,满足以更小体积及更低成本实现高速数据功能的要求。
本实施例中,第一封装层70内还封装有与电路基板50导通的互联芯片40,互联芯片40靠近第一封装层70的侧面布置,第二芯片20与互联芯片40导通。本实施例的互联芯片40可采用现有技术中专用互联芯片40,互联芯片40的底部与电路基板50导通,互联芯片40的侧部可与第二芯片20导通,从而实现第二芯片20与电路基板50的导通,结构设计合理。在一实施例中,电子元器件60是与电路基板50导通的,第一芯片10、第二芯片20、第三芯片30以及互联芯片40也可与电子元器件60导通。
进一步地,第二芯片20的数量为多个,多个第二芯片20沿第一封装层70外周间隔布置,互联芯片40的数量与第二芯片20的数量一致且一一对应导通。第二芯片20的数量可为多个,多个第二芯片20实现的功用可不一致,使得模组封装结构100将更多种功能模块集成,进一步提高模组封装结构100的集成化程度。
更进一步地,第三芯片30通过第二封装层80封装在第一封装层70背离电路基板50的一面,第一封装层70设置有导电柱71,导电柱71的两端分别对应与第三芯片30及电路基板50导通。如图4至图8所示,第三芯片30位于模组封装结构100的正面,且第三芯片30通过第二封装层80封装,第三芯片30与电路基板50之间通过导电柱71导通,实现第三芯片30的正常运行。
本实施例中,第一封装层70开设有贯穿第一封装层70的通孔,通孔内填充有导电介质以形成导电柱71。具体地,导电介质可以是铜浆,可向通孔内注入铜浆形成导电柱71,导电柱71的一端与第三芯片30导通,导电柱71的另一端与电路基板50导通,从而通过导电柱71实现电路基板50与第三芯片30之间的导通。
本实施例中,模组封装结构100还包括天线90,天线90设置于第一封装层70背离电路基板50的一面除第二封装层80以外的区域,天线90与电路基板50导通。本实施例的模组封装结构100可应用于天线90AOP(Antenna on Package)模组,如图6至图8所示,模组封装结构100还包括天线90,天线90与第二封装层80同层设置,均位于第一封装层70的正面,且天线90设置于第一封装层70正面除第二封装层80以外的区域,布局合理,天线90与电路基板50导通,具体地,第一封装层70内对应天线90的位置也设置有导电柱71,天线90与电路基板50之间通过导电柱71导通,实现天线90的正常运行。
进一步地,天线90与第一封装层70之间设置有导电胶层91,天线90通过导电胶层91粘接于第一封装层70,导电胶层91与电路基板50导通。在天线90与第一封装层70之间设置导电胶层91,利于将天线90粘接在第一封装层70的正面,制作简单、方便。
本实施例中,电子元器件60的数量为多个,多个电子元器件60阵列布置。如图1至图8所示,电子元器件60的数量为多个,利于实现模组封装结构100的功能多样化,并利于模组封装结构100的高集成化设计。在一实施例中,第一芯片10的数量可与电子元器件60的数量一致且一一对应导通,实现各第一芯片10的正常运行。
本实施例中,电路基板50上背离第一封装层70的一面设置有散热层51。电子元器件60可为高功耗器件,通过散热层51的布置,可将高功耗器件运行过程中产生的热量通过散热层51散热,提高散热效果,进而提高产品的可靠性。
本实施例中,模组封装结构100还包括绝缘层52,绝缘层52设置于散热层51背离电路基板50的一面,绝缘层52背离散热层51的一面还设置有植球53,植球53与电路基板50导通。具体地,散热层51及绝缘层52依次位于电路基板50的背面,植球53则位于绝缘层52的底部,且植球53与电路基板50导通,满足模组封装结构100与外部结构电性互联。
本实施例模组封装结构100的制作过程为:步骤一,在嵌设于电子元器件60的电路基板50正面,通过倒装或者其他方式贴上第一芯片10及互联芯片40,如图1所示;步骤二,在电路基板50进行第一次Molding(注塑成型),形成第一封装层70,第一封装层70将第一芯片10及互联芯片40塑封,如图2所示;步骤三,在第一封装层70上进行TMV打孔工艺,形成通孔,并向通孔内注入铜浆形成导电柱71,如图3所示;步骤四,在第一封装层70的顶部用WireBond(焊线)或者其他倒装、导电胶等其他连接方式贴上第三芯片30,第三芯片30与电路基板50之间通过导电柱71导通,如图4所示;步骤五,在第三芯片30处进行第二次异形Molding,形成第二封装层80,并预留天线90贴装位置,如图5所示;步骤六,将天线90通过导电胶层91粘接在第一封装层70正面除第二封装层80以外的区域,如图6所示;步骤七,在电路基板50底部植球53,如图7所示;步骤八,对第一封装层70的侧面进行研磨,漏出互联芯片40的侧边引脚,通过导电胶或者其他连接方式,将第二芯片20贴装在第一封装层70的侧面,互联芯片40与第二芯片20导通,进而完成模组封装结构100的制作过程,如图8所示。模组封装结构100的制作过程简单、方便。可以理解的是,在其他实施例中,步骤七和步骤八可互换,即,在电路基板50底部植球53可在贴装第二芯片20之后进行。
以上仅为本实用新型的优选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的实用新型构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (10)
1.一种模组封装结构,其特征在于,所述模组封装结构包括电路基板、电子元器件、第一封装层以及第一芯片,所述电子元器件嵌设在所述电路基板内,所述第一芯片通过第一封装层封装在所述电路基板上,且所述第一芯片与所述电路基板导通;
所述第一封装层的侧面设置有第二芯片,所述第二芯片与所述电路基板导通;和/或,
所述第一封装层背离所述电路基板的一面设置有第三芯片,所述第三芯片与所述电路基板导通。
2.如权利要求1所述的模组封装结构,其特征在于,所述第一封装层内还封装有与所述电路基板导通的互联芯片,所述互联芯片靠近所述第一封装层的侧面布置,所述第二芯片与所述互联芯片导通。
3.如权利要求2所述的模组封装结构,其特征在于,所述第二芯片的数量为多个,多个所述第二芯片沿所述第一封装层外周间隔布置,所述互联芯片的数量与所述第二芯片的数量一致且一一对应导通。
4.如权利要求1所述的模组封装结构,其特征在于,所述第三芯片通过第二封装层封装在所述第一封装层背离所述电路基板的一面,所述第一封装层设置有导电柱,所述导电柱的两端分别对应与所述第三芯片及所述电路基板导通。
5.如权利要求4所述的模组封装结构,其特征在于,所述第一封装层开设有贯穿所述第一封装层的通孔,所述通孔内填充有导电介质以形成所述导电柱。
6.如权利要求4所述的模组封装结构,其特征在于,所述模组封装结构还包括天线,所述天线设置于所述第一封装层背离所述电路基板的一面除所述第二封装层以外的区域,所述天线与所述电路基板导通。
7.如权利要求6所述的模组封装结构,其特征在于,所述天线与所述第一封装层之间设置有导电胶层,所述天线通过所述导电胶层粘接于所述第一封装层,所述导电胶层与所述电路基板导通。
8.如权利要求1-7中任一项所述的模组封装结构,其特征在于,所述电子元器件的数量为多个,多个所述电子元器件阵列布置。
9.如权利要求1-7中任一项所述的模组封装结构,其特征在于,所述电路基板上背离第一封装层的一面设置有散热层。
10.如权利要求9所述的模组封装结构,其特征在于,所述模组封装结构还包括绝缘层,所述绝缘层设置于所述散热层背离所述电路基板的一面,所述绝缘层背离所述散热层的一面还设置有植球,所述植球与所述电路基板导通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120865791.XU CN214505473U (zh) | 2021-04-25 | 2021-04-25 | 模组封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120865791.XU CN214505473U (zh) | 2021-04-25 | 2021-04-25 | 模组封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214505473U true CN214505473U (zh) | 2021-10-26 |
Family
ID=78204374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120865791.XU Active CN214505473U (zh) | 2021-04-25 | 2021-04-25 | 模组封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214505473U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023103964A1 (zh) * | 2021-12-06 | 2023-06-15 | 青岛歌尔智能传感器有限公司 | 封装结构及其制作方法 |
-
2021
- 2021-04-25 CN CN202120865791.XU patent/CN214505473U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023103964A1 (zh) * | 2021-12-06 | 2023-06-15 | 青岛歌尔智能传感器有限公司 | 封装结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102237342B (zh) | 一种无线通讯模块产品 | |
US6774473B1 (en) | Semiconductor chip module | |
US5977626A (en) | Thermally and electrically enhanced PBGA package | |
US5903052A (en) | Structure for semiconductor package for improving the efficiency of spreading heat | |
KR100963471B1 (ko) | 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템 | |
CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
US7023085B2 (en) | Semiconductor package structure with reduced parasite capacitance and method of fabricating the same | |
JP2004535079A (ja) | 複数の集積回路デバイスを含む単一パッケージ | |
CN214505473U (zh) | 模组封装结构 | |
CN108807361B (zh) | 一种芯片堆栈立体封装结构 | |
CN111613589A (zh) | 基于扇出型的封装结构、芯片及其制作方法 | |
US20140374901A1 (en) | Semiconductor package and method of fabricating the same | |
CN210897279U (zh) | 一种基于金属基底的集成天线和射频前端的埋入封装结构 | |
CN209570960U (zh) | 近场通信芯片和近场通信设备 | |
CN218867104U (zh) | 异构封装基板和模组 | |
CN108461483B (zh) | 一种嵌入式电容转接板封装结构及制造方法 | |
CN213782014U (zh) | 一种三维互连的系统级封装 | |
KR20140148273A (ko) | 반도체 패키지 및 그 제조 방법 | |
CN212519571U (zh) | 印制电路板组件和终端 | |
CN215815875U (zh) | 射频功率芯片封装结构 | |
CN105742276A (zh) | 一种采用三维集成封装的t/r组件的电源调制模块及其封装方法 | |
CN105280603A (zh) | 电子封装组件 | |
CN110620100A (zh) | 一种适用于高密度高功率的封装结构及制造方法 | |
KR20010073345A (ko) | 적층 패키지 | |
CN211529945U (zh) | 集成多个芯片及元件的系统级封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |