CN214226480U

CN214226480U - 一种提高显示屏驱动电流的电路

Info

Publication number: CN214226480U
Application number: CN202120069434.2U
Authority: CN
Inventors: 谢建峰
Original assignee: Fujian Huajiacai Co Ltd
Current assignee: Fujian Huajiacai Co Ltd
Priority date: 2021-01-12
Filing date: 2021-01-12
Publication date: 2021-09-17
Anticipated expiration: 2031-01-12

Abstract

本实用新型公布一种提高显示屏驱动电流的电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、电容C1和电容C2；上述技术方案中晶体管T3的控制端可以及时接收到Q2点的电压，可以极大地提升晶体管T3的驱动电流。Q3的boost电位在t3时刻达到最高点，可以极大提升画素的充电速度和放电速度。本申请的结构在电压和半导体材料不变的条件下，可以进一步提高显示屏的分辨率和刷新率，提高显示屏的竞争力。

Description

一种提高显示屏驱动电流的电路

技术领域

本实用新型涉及显示屏技术领域，尤其涉及一种提高显示屏驱动电流的电路。

背景技术

近年来，显示屏目前已进入产品多元化，由于产品的多样化应用与客端需求，显示屏在向着轻、薄、低功耗与低成本方面发展。其中，低成本与低功耗是相对重要的课题。

对于显示屏来说，为了满足日益增长的高分辨率和高刷新率，电路的驱动力必须更高，即显示屏内的电子迁移速度更快，驱动电流更高。通常情况下，可以采用提高电压或更换迁移率更高的半导体材料来达成，但这无疑增加了显示屏的成本。

实用新型内容

为此，需要提供一种提高显示屏驱动电流的电路，解决不提高电压或更换迁移率更高的半导体材料的前提下，增加显示屏的驱动电流的问题。

为实现上述目的，本实施例提供了一种提高显示屏驱动电流的电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、电容C1和电容C2；

所述晶体管T1的控制端连接栅极线G(n-4)，所述晶体管T1的输入端连接电压信号FW,所述晶体管T1的输出端分别连接晶体管T7的控制端、晶体管T3的控制端和晶体管T2的输出端；

所述晶体管T2的控制端连接栅极线G(n+4)，所述晶体管T2的输入端连接电压信号BW；

所述晶体管T3的输入端连接时钟信号CKn，所述晶体管T3的输出端分别连接晶体管T10的输入端、栅极线G(n)和电容C2的第二极板；

所述电容C1的第一极板连接到所述晶体管T1的输出端和晶体管T3的控制端之间的线路上，所述电容C1的第二极板连接电容C2的第一极板；

所述晶体管T5的控制端连接栅极线G(n-2)，所述晶体管T5的输入端连接电压信号FW，所述晶体管T5的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上；

所述晶体管T6的控制端连接栅极线G(n+2)，所述晶体管T6的输入端连接电压信号BW，所述晶体管T6的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上；

所述晶体管T4的控制端连接栅极线G(n+4)，所述晶体管T4的输入端连接栅极线G(n+4)，所述晶体管T4的输出端连接晶体管T9的输入端；

所述晶体管T7的输入端分别连接晶体管T8的控制端、晶体管T9的输入端和晶体管T10的控制端，所述晶体管T7的输出端、所述晶体管T8的输出端、所述晶体管T9的输出端和所述晶体管T10的输出端分别连接电压信号VGL；

所述晶体管T9的控制端连接时钟信号CKnB；

所述晶体管T11的控制端连接时钟信号CKnB，所述晶体管T11的输入端连接栅极线G(n)，所述晶体管T11的输出端连接电压信号VGL。

进一步地，所述电路通过所述栅极线G(n)连接显示屏上的画素。

进一步地，所述电路为多个，所述画素为多个，多个的画素阵列排布在显示屏上，每个画素均连接一个所述电路的栅极线G(n)。

进一步地，显示屏为LCD显示屏。

进一步地，所述晶体管T1的输入端、所述晶体管T2的输入端、所述晶体管T3的输入端、所述晶体管T4的输入端、所述晶体管T5的输入端、所述晶体管T6的输入端、所述晶体管T7的输入端、所述晶体管T8的输入端、所述晶体管T9的输入端、所述晶体管T10的输入端和所述晶体管T11的输入端均为漏极。

进一步地，所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述晶体管T6、所述晶体管T7、所述晶体管T8、所述晶体管T9、所述晶体管T10和所述晶体管T11均为薄膜晶体管。

区别于现有技术，上述技术方案中晶体管T3的控制端可以及时接收到Q2点的电压，可以极大地提升晶体管T3的驱动电流。Q3的boost电位在t3时刻达到最高点，可以极大提升画素的充电速度和放电速度。本申请的结构在电压和半导体材料不变的条件下，可以进一步提高显示屏的分辨率和刷新率，提高显示屏的竞争力。

附图说明

图1为本实施例所述提高显示屏驱动电流的电路的结构示意图；

图2为本实施例所述提高显示屏驱动电流的电路的时序图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1至图2，本实施例一种提高显示屏驱动电流的电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、电容C1和电容C2。晶体管是作为开关，用于控制线路的连通或者关断。电容是两个相互靠近的导体，两个导体中间夹一层不导电的绝缘介质，电容用于储存电荷。所述晶体管T1的控制端连接栅极线G(n-4)，所述晶体管T1的输入端连接电压信号FW,所述晶体管T1的输出端分别连接晶体管T7的控制端、晶体管T3的控制端和晶体管T2的输出端。所述晶体管T2的控制端连接栅极线G(n+4)，所述晶体管T2的输入端连接电压信号BW。所述晶体管T3的输入端连接时钟信号CKn，所述晶体管T3的输出端分别连接晶体管T10的输入端、栅极线G(n)和电容C2的第二极板。所述电容C1的第一极板连接到所述晶体管T1的输出端和晶体管T3的控制端之间的线路上，所述电容C1的第二极板连接电容C2的第一极板。所述晶体管T5的控制端连接栅极线G(n-2)，所述晶体管T5的输入端连接电压信号FW，所述晶体管T5的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上。所述晶体管T6的控制端连接栅极线G(n+2)，所述晶体管T6的输入端连接电压信号BW，所述晶体管T6的输出端连接到电容C1的第二极板和电容C2的第一极板之间的线路上。所述晶体管T4的控制端连接栅极线G(n+4)，所述晶体管T4的输入端连接栅极线G(n+4)，所述晶体管T4的输出端连接晶体管T9的输入端。所述晶体管T7的输入端分别连接晶体管T8的控制端、晶体管T9的输入端和晶体管T10的控制端，所述晶体管T7的输出端、所述晶体管T8的输出端、所述晶体管T9的输出端和所述晶体管T10的输出端分别连接电压信号VGL。所述晶体管T9的控制端连接时钟信号CKnB。所述晶体管T11的控制端连接时钟信号CKnB，所述晶体管T11的输入端连接栅极线G(n)，所述晶体管T11的输出端连接电压信号VGL。

需要说明的是，电压信号FW是直流高电压(下文我们将VGH电位也表示直流高电压)。电压信号BW和电压信号VGL是直流低电压。时钟信号CKn与时钟信号CKnB的高电位是FW电位，时钟信号CKn与时钟信号CKnB的低电位是BW电位。即高电位为直流高电位，低电位为直流低电位。

上述技术方案中晶体管T3的控制端可以及时接收到Q2点的电压，可以极大地提升晶体管T3的驱动电流。Q3的boost电位在t3时刻达到最高点，可以极大提升画素的充电速度和放电速度。本申请的结构在电压和半导体材料不变的条件下，可以进一步提高显示屏的分辨率和刷新率，提高显示屏的竞争力。

需要说明的是，在晶体管T1的输出端和晶体管T2的输出端之间的线路上设置有Q点。在电容C1的第二极板、电容C2的第一极板、晶体管T5的输出端和晶体管T6的输出端的交汇处设置有QB点。在晶体管T7的输入端和晶体管T8的控制端之间的线路上设置有P点。

在本实施例中，本申请的电路是作用于显示屏的画素，每个画素一般由红蓝绿(RGB)三原色组成，每个像素上的每种颜色叫一个“子画素”。所述电路通过所述栅极线G(n)连接显示屏上的画素。所述画素为多个，多个的画素阵列排布在显示屏上。所述电路为多个，每个画素均连接一个所述电路的栅极线G(n)。电路通过栅极线G(n-4)、栅极线G(n-2)、栅极线G(n)、栅极线G(n+2)和栅极线G(n+4)连接到驱动ic中。驱动ic是显示屏成像系统的主要部分，是集成了电阻，调节器，比较器和功率晶体管等部件，驱动ic主要给画素提供补偿电流的作用。

在本实施例中，显示屏为LCD显示屏，LCD是Liquid Crystal Display的简称，中文为液晶显示器。LCD显示屏的优势是体积小、功耗低和高亮度。

在某些实施例中，显示屏为OLED显示屏，OLED是Organic Light-Emitting Diode的简称，中文为有机电激光显示或者有机发光半导体。OLED显示屏具有轻薄、响应快、清晰度高、柔性好、发光效率高等特点。

在本实施例中，晶体管作为一种可变电流开关，能够基于输入电压控制输出电流，本申请可以使用的晶体管有薄膜晶体管(Thin Film Transistor，缩写TFT)、MOS管(即金属-氧化物-半导体场效应管，缩写MOSFET)、结场效应管等。优选的，所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述晶体管T6、所述晶体管T7、所述晶体管T8、所述晶体管T9、所述晶体管T10和所述晶体管T11均为薄膜晶体管。

在本实施例中，所述晶体管T1的输入端、所述晶体管T2的输入端、所述晶体管T3的输入端、所述晶体管T4的输入端、所述晶体管T5的输入端、所述晶体管T6的输入端、所述晶体管T7的输入端、所述晶体管T8的输入端、所述晶体管T9的输入端、所述晶体管T10的输入端和所述晶体管T11的输入端均为漏极。此时，上述11个晶体管的输出端为源极，上述11个晶体管的控制端为栅极。

在某些实施例中，所述晶体管T1的输入端、所述晶体管T2的输入端、所述晶体管T3的输入端、所述晶体管T4的输入端、所述晶体管T5的输入端、所述晶体管T6的输入端、所述晶体管T7的输入端、所述晶体管T8的输入端、所述晶体管T9的输入端、所述晶体管T10的输入端和所述晶体管T11的输入端均为源极。此时，上述11个晶体管的输出端为漏极，上述11个晶体管的控制端为栅极。

本实施例还提供一种提高显示屏驱动电流的电路驱动方法，应用于上述任意一项实施例所述的一种提高显示屏驱动电流的电路。一种提高显示屏驱动电流的电路驱动方法包括如下步骤：

在t1阶段，电压信号FW写入高电位，电压信号BW写入低电位、电压信号VGL写入低电位，时钟信号CK写入低电位，时钟信号CKnB写入高电位，栅极线G(n-4)写入高电位，栅极线G(n-2)写入低电位，栅极线G(n)写入低电位，栅极线G(n+2)写入低电位，栅极线G(n+4)写入低电位；

在t2阶段，电压信号FW写入高电位，电压信号BW写入低电位、电压信号VGL写入低电位，时钟信号CK写入低电位，时钟信号CKnB写入低电位，栅极线G(n-4)写入低电位，栅极线G(n-2)写入高电位，栅极线G(n)写入低电位，栅极线G(n+2)写入低电位，栅极线G(n+4)写入低电位；

在t3阶段，电压信号FW写入高电位，电压信号BW写入低电位、电压信号VGL写入低电位，时钟信号CK写入高电位，时钟信号CKnB写入低电位，栅极线G(n-4)写入低电位，栅极线G(n-2)写入低电位，栅极线G(n)写入高电位，栅极线G(n+2)写入低电位，栅极线G(n+4)写入低电位；

在t4阶段，电压信号FW写入高电位，电压信号BW写入低电位、电压信号VGL写入低电位，时钟信号CK和时钟信号CKnB均写入低电位，栅极线G(n-4)、栅极线G(n-2)、栅极线G(n)、栅极线G(n+2)和栅极线G(n+4)均写入低电位；

在t5阶段，电压信号FW写入高电位，电压信号BW写入低电位、电压信号VGL写入低电位，时钟信号CK和时钟信号CKnB均写入低电位，栅极线G(n-4)写入低电位，栅极线G(n-2)写入低电位，栅极线G(n)写入低电位，栅极线G(n+2)写入高电位，栅极线G(n+4)写入低电位；

在t6阶段，电压信号FW写入高电位，电压信号BW和电压信号VGL均写入低电位，时钟信号CK和时钟信号CKnB均写入低电位，栅极线G(n-4)写入低电位，栅极线G(n-2)写入低电位，栅极线G(n)写入低电位，栅极线G(n+2)写入低电位，栅极线G(n+4)可以先写入低电位，后写入高电位。

其中，t1阶段、t2阶段、t3阶段、t4阶段、t5阶段和t6阶段是按自先而后的顺序排列。

具体的，请参阅图1和图2，在此说明提高显示屏驱动电流的电路的驱动过程：

在t1阶段，栅极线G(n+4)为高电平，晶体管T1打开，Q点充电到FW的高电平，晶体管T7打开，P点通过晶体管T7下拉到VGL准位。由于时钟信号CKnB为高电平，T9和T11打开，分别下拉P点的电位和栅极线G(n)点的电位到VGL，此时QB点的电位维持上一帧的VGL电位。

在t2阶段，栅极线G(n-2)为高电平，此时晶体管T5打开，QB点的电位充电至VGH，同时由于晶体管T1关闭，Q点保持为floating状态。由于QB点的电位由VGL上升到VGH，Q点的电位得到提高，这里我们记此电位为Q2，这样晶体管T3的栅极可以及时接收到Q2点的电压，驱动力得到提高。

在t3阶段，栅极线G(n)为高电平，此时晶体管T5关闭，QB点跟Q点一样，处于floating状态，此时时钟信号CKn为高电平。由于晶体管T3处于开启状态，栅极线G(n)接收到时钟信号Ckn的高电平后充电至VGH。同时由于QB与Q点均处于floating状态，根据电容耦合效应，这两点的电压开始升高，这里我们记此时Q点的电位为Q3，Q3的boost电位在t3时刻达到最高点，可以极大地提升晶体管T3的驱动电流，提高画素的充电速度和放电速度。

在t4阶段，时钟信号CKn为低电平，此栅极线G(n)也为低电平，QB点和Q点的电位开始下降到t2阶段的电位值。

在t5阶段，栅极线G(n+2)为高电平，此时晶体管T6打开，QB点通过晶体管T6放电至BW，即VGL准位，Q点电位再次下降到原来的VGH准位。

在t6阶段，G[n+4]为高电平，此时晶体管T2打开，Q点通过晶体管T2放电至BW，即VGL准位。需要说明的是，t1、t2、t3、t4、t5和t6这六个阶段一般是连续的。至此一个循环的驱动工作结束。等到下一帧的时候又开始重复上述驱动过程。

需要说明的是，图2上的Vg(n)指的是栅极线G(n)的电位，其他的栅极线也是如此。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型的专利保护范围之内。

Claims

1.一种提高显示屏驱动电流的电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、电容C1和电容C2；

所述晶体管T9的控制端连接时钟信号CKnB；

2.根据权利要求1所述的一种提高显示屏驱动电流的电路，其特征在于，所述电路通过所述栅极线G(n)连接显示屏上的画素。

3.根据权利要求2所述的一种提高显示屏驱动电流的电路，其特征在于，所述电路为多个，所述画素为多个，多个的画素阵列排布在显示屏上，每个画素均连接一个所述电路的栅极线G(n)。

4.根据权利要求1或2或3所述的一种提高显示屏驱动电流的电路，其特征在于，显示屏为LCD显示屏。

5.根据权利要求1所述的一种提高显示屏驱动电流的电路，其特征在于，所述晶体管T1的输入端、所述晶体管T2的输入端、所述晶体管T3的输入端、所述晶体管T4的输入端、所述晶体管T5的输入端、所述晶体管T6的输入端、所述晶体管T7的输入端、所述晶体管T8的输入端、所述晶体管T9的输入端、所述晶体管T10的输入端和所述晶体管T11的输入端均为漏极。

6.根据权利要求1所述的一种提高显示屏驱动电流的电路，其特征在于，所述晶体管T1、所述晶体管T2、所述晶体管T3、所述晶体管T4、所述晶体管T5、所述晶体管T6、所述晶体管T7、所述晶体管T8、所述晶体管T9、所述晶体管T10和所述晶体管T11均为薄膜晶体管。