CN114596816A - 显示面板及其驱动方法、显示装置 - Google Patents

Abstract

本发明公开了一种显示面板及其驱动方法、显示装置，属于显示技术领域，显示面板包括发光器件以及与发光器件连接的像素电路，像素电路包括驱动晶体管、数据写入模块、补偿模块；驱动晶体管的第一极连接第一电源信号，驱动晶体管的第二极连接发光器件；数据写入模块的第一端连接数据信号线，数据写入模块的第二端连接驱动晶体管的栅极，用于向驱动晶体管提供检测电压；补偿模块的第一端连接数据信号线，补偿模块的第二端连接驱动晶体管的栅极，在阈值电压感测之前，补偿模块与数据写入模块并联导通。驱动方法用于上述显示面板进行驱动工作。显示装置包括上述显示面板。本发明可以缩短阈值电压感测时间，增加发光显示的时间，提升显示品质。

Description

显示面板及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，更具体地，涉及一种显示面板及其驱动方法、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)显示器是一种主动发光显示器件，其具有制备工艺简单、成本低、高对比度、广视角、低功耗等优点，在数码产品上得到了广泛的运用，是新型显示技术中主要的技术之一。OLED显示技术相比较传统的LCD(Liquid Crystal Display，即液晶显示器)显示方式不同，无需背光灯，采用非常薄的有机材料涂层和玻璃基板，当有电流通过时，这些有机材料就会发光。OLED主要是通过TFT(Thinfilm transistor，即薄膜晶体管)控制输出电流的大小，从而显示不同的亮度，其中像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。

有机发光二极管显示器中，每个单独像素一般包括控制流过有机发光二极管的驱动电流的驱动晶体管。理想状态下希望在所有像素中，设计的驱动晶体管的电特性(包括阈值电压、迁移率等)相同。然而实际实施时由于各种于如工艺条件、驱动环境等原因，往往导致像素的驱动晶体管的电特性不是均一的。驱动晶体管的电特性差异容易使得像素之间的亮度偏差，影响显示效果。并且由于不同像素的驱动晶体管的阈值电压漂移情况都存在差异，因此很难用同一像素驱动电路来解决不同程度的阈值电压漂移。

现有技术中，可以采用外部补偿阈值电压的方式进行阈值电压漂移的感测和补偿，例如基于输入到模数转换器的感测值，确定阈值电压的变化，根据该变化进行外部补偿，以使得所有像素中的驱动晶体管的电特性尽量保持一致。但是目前采用该外部补偿的方式需要在驱动晶体管截止即驱动晶体管的栅源电压达到其阈值电压后才能感测到阈值电压，该感测过程时间较长，大大影响了显示品质。

发明内容

有鉴于此，本发明提供了一种显示面板及其驱动方法、显示装置，以解决现有技术中阈值电压的感测时间较长，导致留给显示图像的时间较短，影响显示效果的问题。

本发明公开了一种显示面板，显示面板包括发光器件以及与发光器件连接的像素电路，其中像素电路包括：驱动晶体管、数据写入模块、补偿模块；驱动晶体管的第一极连接第一电源信号，驱动晶体管的第二极连接发光器件；数据写入模块的第一端连接数据信号线，数据写入模块的第二端连接驱动晶体管的栅极，用于向驱动晶体管提供检测电压；补偿模块的第一端连接数据信号线，补偿模块的第二端连接驱动晶体管的栅极，在阈值电压感测之前，补偿模块与数据写入模块并联导通。

基于同一发明构思，本发明还公开了一种显示面板的驱动方法，该驱动方法应用于上述显示面板进行驱动工作；显示面板的工作阶段至少包括检测阶段和发光阶段；该驱动方法包括：在检测阶段的第一阶段，数据写入模块和补偿模块并联，向驱动晶体管的栅极提供检测电压，此时驱动晶体管的栅极电压为第一电压值；在检测阶段的第二阶段，数据写入模块向驱动晶体管的栅极提供检测电压，此时驱动晶体管的栅极电压为第二电压值；其中第二电压值小于第一电压值；驱动晶体管的栅极和第二极之间的电压差为驱动晶体管的阈值电压时，阈值电压被感测，检测阶段结束，进入发光阶段；在发光阶段，数据写入模块向驱动晶体管的栅极提供补偿阈值的数据电压，驱动晶体管产生驱动电流，驱动发光器件发光。

基于同一发明构思，本发明还公开了一种显示装置，该显示装置包括上述显示面板。

与现有技术相比，本发明提供的显示面板及其驱动方法、显示装置，至少实现了如下的有益效果：

本发明提供的显示面板包括多个子像素，子像素中包括发光器件以及与发光器件连接的像素电路，像素电路至少包括驱动晶体管、数据写入模块、补偿模块，驱动晶体管的第一极连接第一电源信号，驱动晶体管的第二极连接发光器件，第一电源信号可以用于为像素电路提供电源信号。数据写入模块的第一端连接数据信号线，数据信号线可以为像素电路提供数据电压信号，数据写入模块的第二端连接驱动晶体管的栅极。本发明对驱动晶体管的阈值补偿可以采用外部补偿的方式，数据信号线在发光器件发光之前可以为驱动晶体管提供阈值补偿前的检测电压，该检测电压可以是由数据信号线提供的用于感测驱动晶体管阈值电压的电压信号，而在发光器件发光期间，由于驱动晶体管的阈值电压已被感测，因此此时数据信号线为驱动晶体管提供的是阈值补偿后的数据电压。本发明的像素电路还包括补偿模块，补偿模块的第一端也与数据信号线连接，补偿模块的第二端也与驱动晶体管的栅极连接，即补偿模块在其本身导通的情况下与数据写入模块形成并联结构，在阈值电压感测之前，补偿模块与数据写入模块并联导通，可以缩短阈值电压感测的时间，使得驱动晶体管的阈值电压可以较快的被感测到。本发明不仅可以通过外部阈值补偿的方式减少其本身与其他子像素的发光器件之间因各自驱动晶体管的电特性不同导致的亮度差异，还可以在缩短阈值电压感测时间的基础上增加发光显示的时间，有效提升显示面板的显示品质。

当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1是本发明实施例提供的显示面板的平面结构示意图；

图2是图1中像素电路和发光器件的连接结构示意图；

图3是图2中驱动晶体管在阈值电压感测过程中驱动晶体管的栅源极电压随时间变化的曲线图；

图4是相关技术中驱动晶体管在阈值电压感测过程中驱动晶体管的栅源极电压随时间变化的曲线图；

图5是本发明实施例提供的子像素与外部补偿电路的电连接结构示意图；

图6是图1中像素电路和发光器件的另一种连接结构示意图；

图7是图6中像素电路的一种工作时序图；

图8是图6中的第一晶体管和第二晶体管设置于显示面板的膜层结构中的结构示意图；

图9是图1中像素电路和发光器件的另一种连接结构示意图；

图10是图9中像素电路的一种工作时序图；

图11是图1中像素电路和发光器件的另一种连接结构示意图；

图12是图11中像素电路的一种工作时序图；

图13是图1中像素电路和发光器件的另一种连接结构示意图；

图14是图13中像素电路的一种工作时序图；

图15是本发明实施例提供的子像素与外部补偿电路的另一种电连接结构示意图；

图16是图1中像素电路和发光器件的另一种连接结构示意图；

图17是图6中像素电路的一种工作时序图；

图18是图13中像素电路的一种工作时序图；

图19是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

请结合参考图1和图2，图1是本发明实施例提供的显示面板的平面结构示意图，图2是图1中像素电路和发光器件的连接结构示意图(可以理解的是，为了清楚示意本实施例的结构，图1进行了透明度填充)，本实施例提供的显示面板000，可选的，显示面板000可以包括多个子像素P，子像素P中包括发光器件D以及与发光器件D连接的像素电路00，其中像素电路00至少包括：

驱动晶体管DT、数据写入模块10、补偿模块20；

驱动晶体管DT的第一极连接第一电源信号Vpvdd，驱动晶体管DT的第二极连接发光器件D；

数据写入模块10的第一端连接数据信号线S，数据写入模块10的第二端连接驱动晶体管DT的栅极，用于向驱动晶体管DT提供检测电压VJ；

补偿模块20的第一端连接数据信号线S，补偿模块20的第二端连接驱动晶体管DT的栅极，在阈值电压感测之前，补偿模块20与数据写入模块10并联导通。

具体而言，本实施例提供的显示面板000可以为有机发光二极管(Organic LightEmitting Diode，OLED)显示面板，显示面板000可以包括多个子像素P，可选的，多个子像素P可以包括多种不同颜色(图1中以不同填充图案表示)，如至少可以包括红色子像素、绿色子像素、蓝色子像素，还可以包括白色子像素等；多个子像素P在显示面板000上可以呈阵列排布，或者还可以为其他排布方式，本实施例的图1仅以多个子像素P阵列排布为例进行示例说明，可以理解的是，本实施例的图1中以一个子像素P向显示面板000出光面的正投影形状为条状为例进行示例，具体实施时，子像素P的形状包括但不局限于此形状，可以根据实际需求进行设计。本实施例的子像素P中包括发光器件D以及与发光器件D连接的像素电路00，发光器件D可以为有机发光二极管，像素电路00用于在显示面板000上驱动信号线(如扫描信号线、数据信号线S、其他电压信号线等，图1中未示意)的信号作用下将发光驱动电流传输至发光器件D，为发光器件D提供驱动电流，发光器件D响应驱动电流而发光。本实施例的像素电路00至少包括驱动晶体管DT、数据写入模块10、补偿模块20，驱动晶体管DT的第一极连接第一电源信号Vpvdd，第一电源信号Vpvdd可以由显示面板000中的第一电源信号线(图1中未示意)提供，驱动晶体管DT的第二极连接发光器件D，第一电源信号Vpvdd可以用于为像素电路00提供电源信号。本实施例的数据写入模块10的第一端连接数据信号线S，数据信号线S可以为像素电路00提供数据电压信号，数据写入模块10的第二端连接驱动晶体管DT的栅极。可选的，由于本实施例的阈值补偿采用的是外部补偿的方式，因此数据信号线S在发光器件D发光之前可以为驱动晶体管DT提供阈值补偿前的检测电压VJ，该检测电压VJ可以是由数据信号线S提供的用于感测驱动晶体管DT阈值电压的电压信号，而在发光器件D发光期间，由于驱动晶体管DT的阈值电压已被感测，因此此时数据信号线S为驱动晶体管DT提供的是阈值补偿后的数据电压。

本实施例的像素电路00还包括补偿模块20，补偿模块20的第一端也与数据信号线S连接，补偿模块20的第二端也与驱动晶体管DT的栅极连接，即补偿模块20在其本身导通的情况下与数据写入模块10形成并联结构。本实施例通过设置在阈值电压感测之前，补偿模块20与数据写入模块10并联导通，可以缩短阈值电压感测的时间，具体原理为，在阈值电压感测之前，补偿模块20与数据写入模块10并联导通，补偿模块20与数据写入模块10两者并联的电阻值较小，因此当检测电压VJ输入该并联的补偿模块20与数据写入模块10后，可以使得并联的补偿模块20与数据写入模块10整体部分的电压损耗较少，由于给入的检测电压VJ为定值，所以在补偿模块20与数据写入模块10两者并联导通时，并联的补偿模块20与数据写入模块10整体部分的电压损耗较少，则写入到驱动晶体管DT的栅极(第一节点N1)的电压值较高，即驱动晶体管DT的栅极电压Vg较高，由于薄膜晶体管的栅极电压越高，薄膜晶体管的沟道电阻越小，驱动薄膜晶体管的漏源极电流(Ids)越大，因此在驱动晶体管DT导通时，随着驱动晶体管DT的栅极(第一节点N1)的电压值升高，第一电源信号Vpvdd可以迅速的从驱动晶体管DT的第一极(漏极)传输至驱动晶体管DT的第二极(源极，第二节点N2)，驱动晶体管DT的第二极(第二节点N2)的电压Vs能够快速升高。本实施例的补偿模块20与数据写入模块10仅在阈值电压感测之前的某一阶段并联，在阈值电压感测之前的后续阶段，补偿模块20与数据写入模块10就可以设置不并联了，如补偿模块20与数据写入模块10并联一段时间后，关闭补偿模块20，使得数据信号线S与驱动晶体管DT的栅极之间仅有数据写入模块10导通，则此时数据信号线S与驱动晶体管DT的栅极之间的仅有数据写入模块10的电阻值远远大于两者并联时电阻值，则可以使得数据写入模块10部分的电压损耗较大，给入的检测电压VJ仍然为定值，所以在补偿模块20与数据写入模块10两者不并联时，仅数据写入模块10部分的电压损耗较大，则写入到驱动晶体管DT的栅极(第一节点N1)的电压值变小，第一节点N1的电位Vg在补偿模块20与数据写入模块10不并联后不会再升高，即在阈值电压感测之前，补偿模块20与数据写入模块10不并联后驱动晶体管DT的栅极(第一节点N1)的电压值Vg不会再升高而且还会有一个迅速下降的过程(因为数据信号线S与驱动晶体管DT的栅极之间仅有数据写入模块10导通的电阻值远远大于两者并联时电阻值)。正是由于补偿模块20与数据写入模块10并联导通时驱动晶体管DT的第二极(第二节点N2)的电压Vs快速升高，对第二节点N2的充电时间加快，补偿模块20与数据写入模块10不并联后驱动晶体管DT的栅极(第一节点N1)的电压Vg又迅速下降，而驱动晶体管DT的第二极(第二节点N2)的电位Vs仍然是被充到满足Vg-Vs等于阈值电压Vth即Vs＝Vg-Vth时完成阈值感测，因此在保证第一节点N1的电压Vg不会再升高且还会迅速下降的前提下，阈值电压Vth又是定值，则相当于增加了对第二节点N2的充电电流，进而加快了第二节点N2的充电速率，因此Vg与Vs两者的差值Vg-Vs可以迅速达到驱动晶体管DT的阈值电压Vth，驱动晶体管DT很快达到截止状态，驱动晶体管DT的阈值电压Vth就可以较快的被感测到。

可以理解的是，本实施例对于如何关闭补偿模块20使其不导通的具体结构不作限定，比如可以利用开关实现其导通或者关闭，也可以通过设置晶体管并通过控制晶体管的栅极电位实现补偿模块20的导通或者关闭，具体实施时，可根据实际需求选择设置。

如图3所示，图3是图2中驱动晶体管在阈值电压感测过程中驱动晶体管的栅源极电压随时间变化的曲线图，横坐标表示的是时间，纵坐标表示的是电压值；其中0-t1时间段可以理解为阈值电压感测之前补偿模块20与数据写入模块10并联导通的阶段，t1-t时间段可以理解为补偿模块20与数据写入模块10不并联、数据信号线S与驱动晶体管DT的栅极之间的仅有数据写入模块10导通而补偿模块20关闭的阶段，t时刻即为驱动晶体管DT的栅极电压Vg(第一节点N1的电位)与驱动晶体管DT的源极电压Vs(第二节点N2的电位)的差值达到驱动晶体管DT的阈值电压Vth的时间点，即t时刻驱动晶体管DT的阈值电压Vth被感测到。由于0-t1时间段内补偿模块20与数据写入模块10并联导通时，驱动晶体管DT的栅极电压Vg较高，而薄膜晶体管的栅极电压越高，薄膜晶体管的沟道电阻越小，驱动薄膜晶体管的漏源极电流(Ids)越大，因此此时在驱动晶体管DT导通时，随着驱动晶体管DT的栅极(第一节点N1)的电压值升高，第一电源信号Vpvdd可以迅速的从驱动晶体管DT的第一极传输至驱动晶体管DT的第二极(第二节点N2)，驱动晶体管DT的第二极(第二节点N2)的电压Vs快速升高，对第二节点N2的充电时间加快，t1-t时间段内补偿模块20与数据写入模块10不并联后，驱动晶体管DT的栅极(第一节点N1)的电压Vg不会再升高而且还会迅速下降，相当于增加了对第二节点N2的充电电流，进而加快了第二节点N2的充电速率，因此Vg与Vs的差值Vg-Vs可以迅速达到驱动晶体管DT的阈值电压Vth，驱动晶体管DT很快达到截止状态，其阈值电压Vth就可以较快的被感测到。

如图4所示，图4是相关技术中驱动晶体管在阈值电压感测过程中驱动晶体管的栅源极电压随时间变化的曲线图，横坐标表示的是时间，纵坐标表示的是电压值；图4中0-t’时间段由于没有补偿模块20的并联作用，因此驱动晶体管DT的第二极(第二节点N2’)的电压Vs’不能快速升高，只能缓慢升高(上升的坡度比较缓)，驱动晶体管DT的栅极(第一节点N1’)的电压Vg’也没有一个迅速下降的过程，因此需要到达t’时刻，Vg’与Vs’之间的差值Vg’-Vs’才能够达到驱动晶体管DT的阈值电压Vth。而本实施例增设了与数据写入模块10并联的补偿模块20后，由于0-t1时间段内补偿模块20与数据写入模块10并联导通时，驱动晶体管DT的第二极(第二节点N2)的电压Vs快速升高(相比于图4中Vs’，图3中的Vs上升的坡度更陡)，t1-t时间段内补偿模块20与数据写入模块10不并联后，驱动晶体管DT的栅极(第一节点N1)的电压Vg不会再升高而且还会迅速下降，相当于增加了对第二节点N2的充电电流，进而加快了第二节点N2的充电速率，因此Vg与Vs之间的差值Vg-Vs可以在t时刻迅速达到驱动晶体管DT的阈值电压Vth，驱动晶体管DT很快达到截止状态，其阈值电压Vth就可以较快的被感测到，即图3中0-t的时间值远远小于图4中0-t’的时间值，从而可以大大缩短驱动晶体管DT的阈值电压被感测的时间，进而可以留出更多的时间用于发光显示，以实现更好的显示品质。

可选的，如图5所示，图5是本发明实施例提供的子像素与外部补偿电路的电连接结构示意图(可以理解的是，由于一般外部补偿电路集成设置于驱动芯片中，像素电路00与其他显示面板000中的信号线共同连接至驱动芯片，由后续在显示面板000上绑定的驱动芯片提供各种驱动信号如扫描信号、数据信号、本实施例所需的阈值补偿信号等，因此本实施例中的外部补偿电路CC可以理解为不属于显示面板000本身包括的结构，图5仅是示意像素电路00在后续绑定驱动芯片后与外部补偿电路CC的电连接关系)，本实施例的驱动晶体管DT的阈值电压Vth被感测后，此时驱动晶体管DT的源极电压Vs(第二节点N2的电位)可以传输至外部补偿电路CC(如集成于驱动芯片上的数据驱动电路、时序控制器等)，外部补偿电路CC进行内部计算得到阈值电压补偿值，然后在发光器件D的发光阶段再通过外部补偿电路CC将计算到的阈值电压补偿值补偿至数据信号线S上，完成外部阈值补偿，因此在发光器件D的发光阶段，数据信号线S为驱动晶体管DT提供的是阈值补偿后的数据电压，使得发光器件D能够正常发光，减少其本身与其他子像素P的发光器件D之间因各自驱动晶体管DT的电特性不同导致的亮度差异，进而不仅可以在缩短阈值电压感测时间的基础上增加发光显示的时间，还可以改善不同子像素之间的亮度差异，有效提升显示面板000的显示品质。

可以理解的是，本实施例的图2中仅是示例性画出像素电路00的结构，具体实施时，像素电路的结构包括但不仅限于此，本实施例对于像素电路00中的其他具体结构不作限定，具体实施时，像素电路00还可以包括其他能够实现发光器件D发光的结构，本实施例在此不作赘述，具体可参考相关技术中像素电路的结构进行理解。

需要说明的是，本实施例的显示面板000的结构包括但不局限于上述结构，具体实施时，显示面板000中还可以包括其他能够实现显示功能的结构，本实施例在此不作赘述，具体可参考相关技术中有机发光二极管显示面板的结构进行理解。

需要进一步说明的是，本实施例的图中仅以驱动晶体管DT为N型晶体管为例进行示例说明，在一些其他可选实施例中，驱动晶体管DT还可以选用P型晶体管，当驱动晶体管DT选为P型晶体管时，P型晶体管在其栅极为低电位时导通，也就是说，当驱动晶体管DT选为N型晶体管时，N型晶体管在其栅极为高电位时导通，当驱动晶体管DT选为P型晶体管时，P型晶体管在其栅极为低电位时导通，即为实现晶体管的导通，具体实施时，可根据实际需求设置晶体管的类型，本实施例在此不作限定。

在一些可选实施例中，请继续结合参考图1和图2，本实施例中，驱动晶体管DT的第二极与发光器件D的阳极连接；

发光器件D的阴极连接第二电源信号Vpvee，用于向像素电路00提供第二电源信号Vpvee；第一电源信号Vpvdd的值大于第二电源信号Vpvee的值。

本实施例解释说明了像素电路00可以连接有电源信号，电源信号用于为像素电路供电提供电源，以使得像素电路00能够进行其驱动工作；其中，驱动晶体管DT的第一极连接第一电源信号Vpvdd，第一电源信号Vpvdd可以作为像素电路00的正电源信号使用，进一步可选的驱动晶体管DT的第一极可以连接至显示面板000中的第一电源信号线(图中未示意)，通过第一电源信号线为驱动晶体管DT的第一极提供第一电源信号Vpvdd。驱动晶体管DT的第二极与发光器件D的阳极连接，发光器件D的阴极连接第二电源信号Vpvee，第二电源信号Vpvee可以作为像素电路00的负电源信号使用，进一步可选的发光器件D的阴极可以连接至显示面板000中的第二电源信号线(图中未示意)，通过第二电源信号线为发光器件D的阴极提供第二电源信号Vpvee，本实施例设置第一电源信号Vpvdd的值大于第二电源信号Vpvee的值，可以使得在像素电路00的发光阶段，驱动晶体管DT和发光器件D之间形成电流通路，像素电路00产生的驱动电流从发光器件D的阳极流向阴极，实现驱动发光器件D发光。

在一些可选实施例中，请结合参考图1、图3、图6和图7，图6是图1中像素电路和发光器件的另一种连接结构示意图，图7是图6中像素电路的一种工作时序图，本实施例中，数据写入模块10包括第一晶体管M1，补偿模块20包括第二晶体管M2；

第一晶体管M1的栅极连接第一扫描信号Scan1，第一晶体管M1的第一极连接数据信号线S，第一晶体管M1的第二极连接驱动晶体管DT的栅极(第一节点N1)；

第二晶体管M2的栅极连接第二扫描信号Scan2，第二晶体管M2的第一极连接数据信号线S，第二晶体管M2的第二极连接驱动晶体管DT的栅极(第一节点N1)。

本实施例解释说明了像素电路00中数据写入模块10可以包括第一晶体管M1的结构，补偿模块20可以为至少包括一个第二晶体管M2的结构，第二晶体管M2的栅极连接第二扫描信号Scan2，通过第二扫描信号Scan2控制第二晶体管M2的导通和截止，以实现数据写入模块10与补偿模块20的并联与否。可选的，本实施例的图6中以第一晶体管M1和第二晶体管M2均为N型晶体管，N型晶体管在其栅极为高电位时导通为例进行示例说明，如图7所示，在0-t1时间段，第一晶体管M1的栅极连接第一扫描信号Scan1为高电平的有效信号，第一晶体管M1处于导通状态，第二晶体管M2的栅极连接第二扫描信号Scan2也为高电平的有效信号，第二晶体管M2处于导通状态，数据写入模块10的第一晶体管M1与补偿模块20的第二晶体管M2并联导通，第一晶体管M1与第二晶体管M2两者并联后的整体电阻值较小，因此当检测电压VJ输入该并联的第一晶体管M1与第二晶体管M2后，可以使得并联的第一晶体管M1与第二晶体管M2整体部分的电压损耗较少，由于给入的检测电压VJ为定值，所以在第一晶体管M1与第二晶体管M2两者并联导通时，并联的第一晶体管M1与第二晶体管M2整体部分的电压损耗较少，则写入到驱动晶体管DT的栅极(第一节点N1)的电压值较高，即驱动晶体管DT的栅极电压Vg较高，由于薄膜晶体管的栅极电压越高，薄膜晶体管的沟道电阻越小，薄膜晶体管导通的效果就更好，因此在驱动晶体管DT导通时，第一电源信号Vpvdd可以迅速的从驱动晶体管DT的第一极传输至驱动晶体管DT的第二极(第二节点N2)，驱动晶体管DT的第二极(第二节点N2)的电压Vs能够快速升高，如图3所示。在t1-t时间段，本实施例的第一晶体管M1的栅极连接第一扫描信号Scan1仍然为高电平的有效信号，第一晶体管M1处于导通状态，第二晶体管M2的栅极连接第二扫描信号Scan2变为低电平的非有效信号，第二晶体管M2处于截止状态，补偿模块20的第二晶体管M2不导通，则数据写入模块10的第一晶体管M1与补偿模块20的第二晶体管M2不并联，此时数据信号线S与驱动晶体管DT的栅极之间仅有第一晶体管M1导通，数据信号线S与驱动晶体管DT的栅极之间的仅有第一晶体管M1的电阻值远远大于两者并联时电阻值，可以使得第一晶体管M1部分的电压损耗较大，而给入的检测电压VJ仍然为定值，所以在第一晶体管M1与第二晶体管M2两者不并联时，仅第一晶体管M1部分的电压损耗较大，则写入到驱动晶体管DT的栅极(第一节点N1)的电压值变小，第一节点N1的电位Vg在第一晶体管M1与第二晶体管M2不并联后不会再升高，即在阈值电压被感测之前，第一晶体管M1与第二晶体管M2不并联后驱动晶体管DT的栅极(第一节点N1)的电压值Vg不会再升高而且还会有一个迅速下降的过程(因为数据信号线S与驱动晶体管DT的栅极之间仅有第一晶体管M1导通的电阻值远远大于两者并联时电阻值)，如图3所示。正是由于第二晶体管M2与第一晶体管M1并联导通时驱动晶体管DT的第二极(第二节点N2)的电压Vs快速升高，对第二节点N2的充电时间加快，第二晶体管M2与第一晶体管M1不并联后驱动晶体管DT的栅极(第一节点N1)的电压Vg又迅速下降，而驱动晶体管DT的第二极(第二节点N2)的电位Vs仍然是被充到满足Vg-Vs等于阈值电压Vth即Vs＝Vg-Vth时完成阈值感测，因此在保证第一节点N1的电压Vg不会再升高且还会迅速下降的前提下，阈值电压Vth又是定值，则相当于增加了对第二节点N2的充电电流，进而加快了第二节点N2的充电速率，因此Vg与Vs两者的差值Vg-Vs可以迅速达到驱动晶体管DT的阈值电压Vth，驱动晶体管DT很快达到截止状态，驱动晶体管DT的阈值电压Vth就可以较快的被感测到，从而大大缩短了驱动晶体管DT的阈值电压被感测的时间，可以留出更多的时间用于发光显示，以实现更好的显示品质。

可以理解的是，本实施例仅以第一晶体管M1和第二晶体管M2均为N型晶体管进行示例说明。可选的，第一晶体管M1和第二晶体管M2还可以为P型晶体管，当第一晶体管M1和第二晶体管M2选为P型晶体管时，P型晶体管在其栅极为低电位时导通，也就是说，当第一晶体管M1和第二晶体管M2选为P型晶体管时，P型晶体管在其栅极为低电位时导通，当第一晶体管M1和第二晶体管M2选为N型晶体管时，N型晶体管在其栅极为高电位时导通，即为实现晶体管的导通，具体实施时，可根据实际需求设置晶体管的类型，本实施例在此不作限定。

需要说明的是，本实施例中的第一晶体管M1和第二晶体管M2本身可以作为开关晶体管使用，在其栅极电压的控制下实现其源漏极之间的导通，可以理解的是，由于晶体管本身也存在一定的电阻值，该电阻值与晶体管本身的结构有关(如与其沟道的宽长比有关)，因此当两个晶体管并联后如本实施例的第一晶体管M1和第二晶体管M2并联后，并联结构两端的电压差值相比于第一晶体管M1和第二晶体管M2不并联时两端的电压差值，并联结构两端的电压差值较小，经过仿真实验可得，这是由于晶体管本身存在电阻造成的，当两个晶体管并联后，其整体并联结构的电阻值变小，而在相同电流下，整体并联结构的两端的电压差值也会相对减小，由此可以得出两个晶体管并联能够减小其整体并联结构两端的电压差值，即本实施例中，第一晶体管M1与第二晶体管M2两者并联后的整体电阻值较小，因此当检测电压VJ输入该并联的第一晶体管M1与第二晶体管M2与驱动晶体管DT连接的结构后，并联的第一晶体管M1与第二晶体管M2整体部分的电压损耗较少，则写入驱动晶体管DT的栅极(第一节点N1)的电压值会较高；而第一晶体管M1与第二晶体管M2两者不并联后，仅第一晶体管M1导通在数据信号线S和第一节点N1之间，当同样的检测电压VJ输入该连接的第一晶体管M1和驱动晶体管DT结构后，第一晶体管M1部分的电压损耗会大大提高，则写入驱动晶体管DT的栅极(第一节点N1)的电压值会变小。

在一些可选实施例中，请继续结合参考图1、图3、图6和图7，本实施例中，第二晶体管M2的电阻值小于第一晶体管M1的电阻值。

本实施例解释说明了补偿模块20的第二晶体管M2的电阻值可以设置为小于第一晶体管M1的电阻值，即与数据写入模块10并联的补偿模块20可以设置为一个小电阻的结构，从而可以在第二晶体管M2导通时，使得并联后的第一晶体管M1和第二晶体管M2的并联阻值尽可能的小，并联的第一晶体管M1与第二晶体管M2整体部分的电压损耗进一步减小，由于给入的检测电压VJ为定值，因此写入驱动晶体管DT栅极的电压可以进一步提高，在第一晶体管M1与第二晶体管M2两者并联导通时，驱动晶体管DT的栅极(第一节点N1)的电压值可以相比于第一晶体管M1和第二晶体管M2的阻值相同的实施例进一步提高，即驱动晶体管DT的栅极电压Vg更高，在驱动晶体管DT导通时，第一电源信号Vpvdd可以更加迅速的从驱动晶体管DT的第一极传输至驱动晶体管DT的第二极(第二节点N2)，驱动晶体管DT的第二极(第二节点N2)的电压Vs升高的速度也可以更快，以使得Vg与Vs两者的差值Vg-Vs可以更快的达到驱动晶体管DT的阈值电压Vth，即本实施例将第二晶体管M2的电阻值设置为小于第一晶体管M1的电阻值可以进一步缩短图3中0-t1的时间值，进而可以进一步整体缩短驱动晶体管DT的阈值电压被感测到的时间。

可以理解的是，本实施例对于如何设置第二晶体管M2的电阻值设置为小于第一晶体管M1的电阻值的方式不作限定，可选的，请继续结合参考图1、图3、图6、图7和图8，图8是图6中的第一晶体管和第二晶体管设置于显示面板的膜层结构中的结构示意图(可以理解的是，本实施例的图8为了清楚示意晶体管的栅极、源极、漏极等进行了透明度填充)，第二晶体管M2的沟道的宽长比大于第一晶体管M1的沟道的宽长比。

本实施例解释说明了为了使得第二晶体管M2的电阻值设置为小于第一晶体管M1的电阻值，可以选择的设置结构为第二晶体管M2的沟道的宽长比大于第一晶体管M1的沟道的宽长比，可选的，显示面板000的膜层结构中可以包括衬底01(图中未填充)和设置于衬底01上的栅极金属层02、源漏极金属层03、有源层04，其中，第一晶体管M1的栅极M1G和第二晶体管M2的栅极M2G可以位于栅极金属层02，第一晶体管M1的源极M1S、漏极M1D和第二晶体管M2的源极M2S、漏极M2D可以均位于源漏极金属层03，第一晶体管M1的有源部M1P和第二晶体管M2的有源部M2P可以均位于有源层04，从而可以尽可能使得显示面板000中晶体管的相同结构位于同材料同工艺设置的膜层，有利于保证晶体管电特性的一致性。如图8所示，本实施例的第一晶体管M1的沟道指的是第一晶体管M1的栅极M1G与有源部M1P在垂直于衬底01方向上交叠的区域，则在平行于显示面板所在平面的方向上，第一晶体管M1的源极M1S指向第一晶体管M1的漏极M1D的方向(图8中的方向X)，第一晶体管M1的沟道的长为L1，沿第二方向Y，第一晶体管M1的沟道的宽为W1，第一晶体管M1的沟道的宽长比为W1/L1；第二晶体管M2的沟道指的是第二晶体管M2的栅极M2G与有源部M2P在垂直于衬底01方向上交叠的区域，则在平行于显示面板所在平面的方向上，第二晶体管M2的源极M2S指向第二晶体管M2的漏极M2D的方向(图8中的方向X)第二晶体管M2的沟道的长为L2，沿第二方向Y，第二晶体管M2的沟道的宽为W2，第二晶体管M2的沟道的宽长比为W2/L2；其中，第二方向Y与方向X相交，本实施例以第二方向Y与方向X在平行于显示面板000所在平面的方向上相互垂直为例进行示例说明。

可以理解的是，本实施例设置第二晶体管M2的沟道的宽长比W2/L2大于第一晶体管M1的沟道的宽长比W1/L1，可以设置W1与W2相同，L2小于L1(如图8所示)，使得第二晶体管M2的沟道的宽长比W2/L2大于第一晶体管M1的沟道的宽长比W1/L1；或者，还可以设置L1与L2相同，W2大于W1(未附图示意)，使得第二晶体管M2的沟道的宽长比W2/L2大于第一晶体管M1的沟道的宽长比W1/L1；或者，还可以为其他设置方式，本实施例对此不作限定，具体实施时，仅需满足第二晶体管M2的电阻值小于第一晶体管M1的电阻值即可。

需要说明的是，本实施例的图8仅是为了示意第一晶体管M1和第二晶体管M2的沟道的宽长比的对比效果，具体设置在像素电路中时，图8并不表示第一晶体管M1和第二晶体管M2的实际排布，第一晶体管M1和第二晶体管M2在显示面板的像素电路中的排布可以根据显示面板的实际设计需求设置，本实施例在此不作赘述。

在一些可选实施例中，请继续结合参考图1、图6和图7，本实施例中，在检测阶段中，第二晶体管M2的导通时间少于第一晶体管M1的导通时间。可选的，本实施例的显示面板000工作时，在检测阶段的第一阶段(可以理解为图3中0-t1的时间段)，第一晶体管M1和第二晶体管M2均导通，第一晶体管M1和第二晶体管M2并联；在检测阶段的第二阶段(可以理解为图3中t1-t的时间段)，第一晶体管M1导通，第二晶体管M2截止；其中，第二阶段晚于第一阶段执行。

本实施例解释说明了显示面板000工作时，在检测阶段，即阈值电压的感测阶段，通过第二扫描信号Scan2控制第二晶体管M2的导通时间可以设置为少于通过第一扫描信号Scan1控制第一晶体管M1的导通时间，即在阈值电压的感测阶段(图3中的0-t时间段内)，第二扫描信号Scan2的有效电平维持的时间少于第一扫描信号Scan1的有效电平维持的时间，从而可以使得补偿模块20的第二晶体管M2仅在第二扫描信号Scan2的有效电平维持的时间段内导通，实现与数据写入模块10的第一晶体管M1的并联结构，而在后续第一扫描信号Scan1的有效电平继续维持的时间段内，即在检测阶段的第二阶段(可以理解为图3中t1-t的时间段)，第一晶体管M1导通，第二晶体管M2截止，使得补偿模块20与数据写入模块10不并联后驱动晶体管DT的栅极电压值保证不会升高且还会有一个迅速下降的过程，相当于增加了对第二节点N2的充电电流，进而加快了第二节点N2的充电速率，实现Vg与Vs两者的差值Vg-Vs迅速达到驱动晶体管DT的阈值电压Vth，缩短驱动晶体管DT的阈值电压Vth被感测的时间。

可以理解的是，本实施例中的检测阶段可以理解为外部补偿电路未进行阈值补偿前的阶段，也可以理解为阈值电压被感测之前的阶段，在该检测阶段中，发光器件D一般为不发光状态，由于在该检测阶段中输入的检测电压VJ的值不高，驱动晶体管DT的栅极(第一节点N1)的电位Vg也相对不高，导致第二节点N2的电压Vs(Vs＝Vg-Vth)也较低，因此Vs与Vpvee之间的电压差还不足以驱动发光器件D发光，即在检测阶段中发光器件D为不发光状态，仅在检测阶段结束，感测到阈值电压后，通过外部补偿电路完成对阈值电压的补偿，并将补偿值输入至数据信号线S一并写入驱动晶体管DT，此时第二节点N2的电压Vs相对升高，Vs与Vpvee之间的电压差足以满足发光器件D所需的驱动电流，即发光器件D发光，发光器件D处于发光阶段的亮度即为显示预定画面所需的亮度。

在一些可选实施例中，请结合参考图1、图3、图9和图10，图9是图1中像素电路和发光器件的另一种连接结构示意图，图10是图9中像素电路的一种工作时序图，本实施例中，数据写入模块10包括第一晶体管M1，补偿模块20包括串联的第一电阻器201和第一开关器202；

第一晶体管M1的栅极连接第一扫描信号Scan1，第一晶体管M1的第一极连接数据信号线S，第一晶体管M1的第二极连接驱动晶体管DT的栅极(第一节点N1)；

其中，第一电阻器201为固定电阻，第一电阻器201的电阻值小于第一晶体管M1的电阻值。

本实施例解释说明了像素电路00中数据写入模块10可以包括第一晶体管M1的结构，而补偿模块20可以为包括串联的第一电阻器201和第一开关器202的结构，可选的，第一电阻器201可以为固定电阻，具有固定的电阻值，串联的第一电阻器201和第一开关器202的一端连接数据信号线S，另一端连接至第一节点N1，通过第一开关器202的闭合和断开直接控制补偿模块20的导通与否，以实现数据写入模块10与补偿模块20的并联与否。可选的，本实施例的图9中以第一晶体管M1为N型晶体管，N型晶体管在其栅极为高电位时导通为例进行示例说明，如图10所示，在0-t1时间段，第一晶体管M1的栅极连接第一扫描信号Scan1为高电平的有效信号，第一晶体管M1处于导通状态，此时第一开关器202设置为闭合状态，从而使得补偿模块20处于导通状态，数据写入模块10的第一晶体管M1与补偿模块20的第一电阻器201并联导通，第一晶体管M1与第一电阻器201两者并联后的整体电阻值较小，因此当检测电压VJ输入该并联的第一晶体管M1与第一电阻器201后，并联的第一晶体管M1与第一电阻器201整体部分的电压损耗较少，由于给入的检测电压VJ为定值，因此写入驱动晶体管DT部分的电压较大，所以在第一晶体管M1与第一电阻器201两者并联导通时，驱动晶体管DT的栅极(第一节点N1)的电压值较高，即驱动晶体管DT的栅极电压Vg较高，由于薄膜晶体管的栅极电压越高，薄膜晶体管的沟道电阻越小，薄膜晶体管导通的效果就更好，因此在驱动晶体管DT导通时，第一电源信号Vpvdd可以迅速的从驱动晶体管DT的第一极传输至驱动晶体管DT的第二极(第二节点N2)，驱动晶体管DT的第二极(第二节点N2)的电压Vs能够快速升高，如图3所示。在t1-t时间段，本实施例的第一晶体管M1的栅极连接第一扫描信号Scan1仍然为高电平的有效信号，第一晶体管M1处于导通状态，此时第一开关器202设置为断开状态，从而使得补偿模块20处于不导通状态，则数据写入模块10的第一晶体管M1与补偿模块20的第一电阻器201不并联，此时数据信号线S与驱动晶体管DT的栅极之间仅有第一晶体管M1导通，数据信号线S与驱动晶体管DT的栅极之间的仅有第一晶体管M1的电阻值远远大于两者并联时电阻值，则此时第一晶体管M1部分的电压损耗较大，而给入的检测电压VJ仍然为定值，所以此时写入驱动晶体管DT部分的电压变得较小，驱动晶体管DT的栅极(第一节点N1)的电压值变小，第一节点N1的电位Vg在第一晶体管M1与第一电阻器201不并联后不会再升高，即在阈值电压被感测之前，第一晶体管M1与第一电阻器201不并联后驱动晶体管DT的栅极(第一节点N1)的电压值Vg不会再升高而且还会有一个迅速下降的过程(因为数据信号线S与驱动晶体管DT的栅极之间仅有第一晶体管M1导通的电阻值远远大于两者并联时电阻值)，如图3所示。正是由于第一电阻器201与第一晶体管M1并联导通时驱动晶体管DT的第二极(第二节点N2)的电压Vs快速升高，对第二节点N2的充电时间加快，第一电阻器201与第一晶体管M1不并联后驱动晶体管DT的栅极(第一节点N1)的电压Vg又迅速下降，而驱动晶体管DT的第二极(第二节点N2)的电位Vs仍然是被充到满足Vg-Vs等于阈值电压Vth即Vs＝Vg-Vth时完成阈值感测，因此在保证第一节点N1的电压Vg不会再升高且还会迅速下降的前提下，阈值电压Vth又是定值，则相当于增加了对第二节点N2的充电电流，进而加快了第二节点N2的充电速率，因此Vg与Vs两者的差值Vg-Vs可以迅速达到驱动晶体管DT的阈值电压Vth，驱动晶体管DT很快达到截止状态，驱动晶体管DT的阈值电压Vth就可以较快的被感测到，从而大大缩短了驱动晶体管DT的阈值电压被感测的时间，可以留出更多的时间用于发光显示，以实现更好的显示品质。

可选的，本实施例的补偿模块20的第一电阻器201的电阻值可以设置为小于第一晶体管M1的电阻值，即与数据写入模块10并联的补偿模块20可以设置为一个小电阻的第一电阻器201，从而可以在第一开关器202控制第一电阻器201与第一晶体管M1并联后的整体并联阻值尽可能的小，并联的第一晶体管M1与第一电阻器201整体部分的电压损耗可以进一步减小，由于给入的检测电压VJ为定值，因此写入至驱动晶体管DT部分的电压可以进一步提高，在第一晶体管M1与第一电阻器201两者并联时，驱动晶体管DT的栅极(第一节点N1)的电压值可以相比于第一晶体管M1和第一电阻器201的阻值相同的实施例进一步提高，即驱动晶体管DT的栅极电压Vg更高，在驱动晶体管DT导通时，第一电源信号Vpvdd可以更加迅速的从驱动晶体管DT的第一极传输至驱动晶体管DT的第二极(第二节点N2)，驱动晶体管DT的第二极(第二节点N2)的电压Vs升高的速度也可以更快，以使得Vg与Vs两者的差值Vg-Vs可以更快的达到驱动晶体管DT的阈值电压Vth，即本实施例将第一电阻器201的电阻值设置为小于第一晶体管M1的电阻值可以进一步缩短图3中0-t1的时间值，进而可以进一步整体缩短驱动晶体管DT的阈值电压被感测到的时间。并且由于本实施例的补偿模块20设置为包括第一开关器202与第一电阻器201，从而无需设置单独的扫描信号控制其导通或者关闭，因此有利于减少显示面板中信号线的数量，进而有利于提升显示面板000的开口率。

需要说明的是，本实施例的图9仅是示意出了补偿模块20的第一开关器202与第一电阻器201的在像素电路中与数据写入模块10的第一晶体管M1的电连接关系，图9示意的第一开关器202与第一电阻器201的结构并不表示其在显示面板000中制作时的实际形状结构，具体实施时，第一开关器202与第一电阻器201可以利用显示面板000本身的膜层结构制作，或者还可以集成设计于一个芯片上再绑定设置于显示面板上，或者还可以为其他方式，本实施例对此不作限定，具体实施时，可根据实际需求设置补偿模块的设计结构。

在一些可选实施例中，请结合参考图1、图3、图11和图12，图11是图1中像素电路和发光器件的另一种连接结构示意图，图12是图11中像素电路的一种工作时序图，本实施例中，补偿模块20包括至少两个并联的第三晶体管M3，至少两个第三晶体管M3的栅极电连接，可选的，至少两个第三晶体管M3的栅极均连接第四扫描信号Scan4，至少两个第三晶体管M3的第一极均连接数据信号线S，至少两个第三晶体管M3的第二极均连接驱动晶体管DT的栅极(第一节点N1)，可选的，数据写入模块10包括第一晶体管M1，第一晶体管M1的栅极连接第一扫描信号Scan1，第一晶体管M1的第一极连接数据信号线S，第一晶体管M1的第二极连接驱动晶体管DT的栅极(第一节点N1)。

本实施例解释说明了像素电路00中数据写入模块10可以包括第一晶体管M1的结构，补偿模块20可以为至少包括两个第三晶体管M3并联的结构，可选的，本实施例的图11中仅以补偿模块20包括两个并联的第三晶体管M3为例进行示意说明，具体实施时，补偿模块20包括的并联的第三晶体管M3的数量不局限于此，还可以包括其他数量的第三晶体管；至少两个第三晶体管M3的栅极电连接，且均连接第四扫描信号Scan4，至少两个第三晶体管M3的第一极均连接数据信号线S，至少两个第三晶体管M3的第二极均连接驱动晶体管DT的栅极(第一节点N1)，从而实现补偿模块20的至少两个第三晶体管M3并联的结构，通过第四扫描信号Scan4同时控制补偿模块20的至少两个第三晶体管M3的导通和截止，以实现整个补偿模块20在数据信号线S与驱动晶体管DT的栅极之间的导通和关闭。

可选的，本实施例的图11中以第一晶体管M1和第三晶体管M3均为N型晶体管，N型晶体管在其栅极为高电位时导通为例进行示例说明，如图12所示，在0-t1时间段，第一晶体管M1的栅极连接第一扫描信号Scan1为高电平的有效信号，第一晶体管M1处于导通状态，至少两个第三晶体管M3的栅极连接的第四扫描信号Scan4也为高电平的有效信号，补偿模块20的所有第三晶体管M3处于导通状态，则补偿模块20的至少两个第三晶体管M3相互并联在一起，又由于第四扫描信号Scan4为高电平的有效信号，因此数据写入模块10的第一晶体管M1与补偿模块20的至少两个第三晶体管M3并联导通，数据写入模块10第一晶体管M1与补偿模块20的至少两个第三晶体管M3两者并联后的整体电阻值较小，因此当检测电压VJ输入该并联的数据写入模块10的第一晶体管M1与补偿模块20的至少两个第三晶体管M3后，并联的数据写入模块10的与补偿模块20整体部分的电压损耗较少，由于给入的检测电压VJ为定值，因此写入驱动晶体管DT部分的电压较大，所以在数据写入模块10的与补偿模块20两者并联导通时，驱动晶体管DT的栅极(第一节点N1)的电压值较高，即驱动晶体管DT的栅极电压Vg较高，由于薄膜晶体管的栅极电压越高，薄膜晶体管的沟道电阻越小，薄膜晶体管导通的效果就更好，因此在驱动晶体管DT导通时，第一电源信号Vpvdd可以迅速的从驱动晶体管DT的第一极传输至驱动晶体管DT的第二极(第二节点N2)，驱动晶体管DT的第二极(第二节点N2)的电压Vs能够快速升高，如图3所示。在t1-t时间段，本实施例的第一晶体管M1的栅极连接第一扫描信号Scan1仍然为高电平的有效信号，第一晶体管M1处于导通状态，补偿模块20的至少两个第三晶体管M3的栅极连接的第四扫描信号Scan4变为低电平的非有效信号，所有的第三晶体管M3处于截止状态，补偿模块20的第三晶体管M3均不导通，则数据写入模块10与补偿模块20不并联，此时数据信号线S与驱动晶体管DT的栅极之间仅有第一晶体管M1导通，数据信号线S与驱动晶体管DT的栅极之间的仅有第一晶体管M1的电阻值远远大于两者并联时电阻值，而给入的检测电压VJ仍然为定值，则此时第一晶体管M1部分的电压损耗较大，则写入驱动晶体管DT部分的电压变得较小，第一节点N1的电位Vg在第一晶体管M1与至少两个第三晶体管M3不并联后不会再升高，驱动晶体管DT的栅极(第一节点N1)的电压值变小，即在阈值电压被感测之前，第一晶体管M1与第二晶体管M2不并联后驱动晶体管DT的栅极(第一节点N1)的电压值Vg不会再升高而且还会有一个迅速下降的过程(因为数据信号线S与驱动晶体管DT的栅极之间仅有第一晶体管M1导通的电阻值远远大于两者并联时电阻值)，如图3所示。正是由于数据写入模块10与补偿模块20并联导通时驱动晶体管DT的第二极(第二节点N2)的电压Vs快速升高，对第二节点N2的充电时间加快，数据写入模块10与补偿模块20不并联后驱动晶体管DT的栅极(第一节点N1)的电压Vg又迅速下降，而驱动晶体管DT的第二极(第二节点N2)的电位Vs仍然是被充到满足Vg-Vs等于阈值电压Vth即Vs＝Vg-Vth时完成阈值感测，因此在保证第一节点N1的电压Vg不会再升高且还会迅速下降的前提下，阈值电压Vth又是定值，则相当于增加了对第二节点N2的充电电流，进而加快了第二节点N2的充电速率，因此Vg与Vs两者的差值Vg-Vs可以迅速达到驱动晶体管DT的阈值电压Vth，驱动晶体管DT很快达到截止状态，驱动晶体管DT的阈值电压Vth就可以较快的被感测到，从而大大缩短了驱动晶体管DT的阈值电压被感测的时间，可以留出更多的时间用于发光显示，以实现更好的显示品质。

本实施例通过设置补偿模块20本身包括至少两个并联结构的第三晶体管M3，可以通过并联结构的至少两个第三晶体管M3减小补偿模块20的整体电阻值，从而在补偿模块20与数据写入模块10并联导通时，使得并联的补偿模块20与数据写入模块10整体部分的电阻进一步减小，该并联的补偿模块20与数据写入模块10整体部分的电压损耗也可以进一步减小，写入至驱动晶体管DT部分的电压可以进一步提高，进而可以进一步整体缩短驱动晶体管DT的阈值电压被感测到的时间。

可选的，本实施例通过将补偿模块20设置为包括至少两个并联结构的第三晶体管M3的结构，可以在显示面板000制作时，将第三晶体管M3与第一晶体管M1同层同材料同工艺制作，第三晶体管M3与第一晶体管M1的大小可以相同，无需分步骤制作第三晶体管M3与第一晶体管M1，进而有利于提高显示面板的制程效率。

可以理解的是，本实施例仅以第一晶体管M1和第三晶体管M3均为N型晶体管进行示例说明。可选的，第一晶体管M1和第三晶体管M3还可以为P型晶体管，当第一晶体管M1和第三晶体管M3选为P型晶体管时，P型晶体管在其栅极为低电位时导通，也就是说，当第一晶体管M1和第三晶体管M3选为P型晶体管时，P型晶体管在其栅极为低电位时导通，当第一晶体管M1和第三晶体管M3选为N型晶体管时，N型晶体管在其栅极为高电位时导通，即为实现晶体管的导通，具体实施时，可根据实际需求设置晶体管的类型，本实施例在此不作限定。

在一些可选实施例中，请结合参考图1、图3、图13和图14，图13是图1中像素电路和发光器件的另一种连接结构示意图，图14是图13中像素电路的一种工作时序图，本实施例中，像素电路00还包括第四晶体管M4和第一电容C1；

第四晶体管M4的栅极连接第三扫描信号Scan3，在检测阶段之前，第四晶体管M4的第一极连接复位信号Vref，在检测阶段中，第四晶体管M4的第一极连接输出端out，第四晶体管M4的第二极连接发光器件D的阳极；

第一电容C1的第一极连接驱动晶体管DT的栅极(第一节点N1)，第一电容C1的第二极连接驱动晶体管DT的第二极(第二节点N2)。

本实施例解释说明了像素电路00还可以包括第四晶体管M4和第一电容C1，其中，第四晶体管M4的栅极连接第三扫描信号Scan3，可选的，本实施例仅以第四晶体管M4为N型晶体管为例进行示例说明，则第四晶体管M4在第三扫描信号Scan3为高电平的有效信号时导通；在检测阶段之前，即本实施例的像素电路00进行阈值感测之前(可以理解为图14中的0-t时间段之前)，还可以包括像素电路00的复位阶段，在复位阶段，第四晶体管M4的第一极连接复位信号Vref，通过第三扫描信号Scan3的高电平有效信号的控制，使得复位信号Vref可以经第四晶体管M4传输至发光器件D的阳极，使得发光器件D的阳极初始化，从而可以改善上一帧数据信号的残留，改善残影现象，提升显示面板的显示效果。而在检测阶段中(可以理解为图14中的0-t时间段，即完成对发光器件D的阳极初始化后)，第四晶体管M4的第一极连接输出端out，第四晶体管M4的第二极连接发光器件D的阳极；可选的，输出端out可以与外部补偿电路CC电连接，第四晶体管M4的第一极可以连接有一个选通开关SW，通过选通开关SW的选择控制第四晶体管M4的第一极在检测阶段中连接输出端out，而在检测阶段之前的复位阶段连接复位信号Vref；可选的，复位信号Vref可以由显示面板000中的复位信号线(图中未示意)提供。

如图15所示，图15是本发明实施例提供的子像素与外部补偿电路的另一种电连接结构示意图(可以理解的是，由于一般外部补偿电路集成设置于驱动芯片中，像素电路00与其他显示面板000中的信号线共同连接至驱动芯片，由后续在显示面板000上绑定的驱动芯片提供各种驱动信号如扫描信号、数据信号、本实施例所需的阈值补偿信号等，因此本实施例中的外部补偿电路CC可以理解为不属于显示面板000本身包括的结构，图15仅是示意像素电路00在后续绑定驱动芯片后与外部补偿电路CC的电连接关系)，本实施例的像素电路00在进行阈值感测之前即检测阶段之前，第四晶体管M4的第一极连接的选通开关SW控制第四晶体管M4的第一极与复位信号Vref连接，即第四晶体管M4的第一极与显示面板000中的复位信号线连接，以通过第三扫描信号Scan3为高电平的有效信号的控制，将复位信号Vref传输至发光器件D的阳极，对发光器件D的阳极进行初始化操作。像素电路00在进行阈值感测中即检测阶段中，第四晶体管M4的第一极连接的选通开关SW控制第四晶体管M4的第一极与输出端out连接，输出端out可以与外部补偿电路CC电连接，当驱动晶体管DT的阈值电压Vth被感测后，驱动晶体管DT的源极电压Vs(第二节点N2的电位)可以通过第四晶体管M4的导通被检测并传输至输出端out，并通过输出端out传输至外部补偿电路CC(如集成于驱动芯片上的数据驱动电路、时序控制器等)，外部补偿电路CC进行内部计算得到阈值电压补偿值，然后在发光器件D的发光阶段再通过外部补偿电路CC将计算到的阈值电压补偿值补偿至数据信号线S上，完成外部阈值补偿，因此在发光器件D的发光阶段，数据信号线S为驱动晶体管DT提供的是阈值补偿后的数据电压，使得发光器件D能够正常发光，减少其本身与其他子像素P的发光器件D之间因各自驱动晶体管DT的电特性不同导致的亮度差异，进而不仅可以在缩短阈值电压感测时间的基础上增加发光显示的时间，还可以改善不同子像素之间的亮度差异，有效提升显示面板000的显示品质。

可以理解的是，如图14所示，本实施例的第四晶体管M4不仅在检测阶段(0-t时间段)之前导通，以将复位信号Vref传输至发光器件D的阳极进行初始化复位，在检测阶段(0-t时间段)中也导通，进而可以通过第四晶体管M4的导通将感测到阈值电压时的第二节点N2的电位通过输出端out传输至外部补偿电路CC进行补偿，进一步可选的，在第四晶体管M4在检测阶段之后(即完成外部阈值补偿之后的发光阶段)可通过第三扫描信号Scan3为低电平的非有效信号的控制截止，以避免影响发光器件D的发光效果。

可选的，本实施例的像素电路00还包括第一电容C1，第一电容C1的第一极连接驱动晶体管DT的栅极(第一节点N1)，第一电容C1的第二极连接驱动晶体管DT的第二极(第二节点N2)，第一电容C1连接在第一节点N1和第二节点N2之间，可以作为存储电容使用，有利于稳定驱动晶体管DT的栅极电位，使得驱动晶体管DT保持导通。

在一些可选实施例中，请结合参考图1、图3、图14、图15和图16，图16是图1中像素电路和发光器件的另一种连接结构示意图，本实施例中，像素电路00还包括第二电容C2，第二电容C2的第一极连接第四晶体管M4的第一极，第二电容C2的第二极接地信号GND。

本实施例解释说明了第四晶体管M4的第一极可以连接有第二电容C2，第二电容C2将第二节点N2的电位随第一节点N1的电位变化而变化的的电压储存在第二电容C2中，进而在阈值电压被感测后通过输出端out传输至外部补偿电路CC中，有利于稳定第二节点N2的电位，提升阈值感测的效果。

在一些可选实施例中，请结合参考图1、图2、图3、图5、图6、图17，图17是图6中像素电路的一种工作时序图，本实施例提供了一种显示面板的驱动方法，该驱动方法应用于上述实施例中的显示面板000进行驱动工作；

如图17所示，显示面板000的工作阶段至少包括检测阶段T1和发光阶段T2；驱动方法包括：

在检测阶段T1的第一阶段(图3中的0-t1时间段)，数据写入模块10和补偿模块20并联，向驱动晶体管DT的栅极(第一节点N1)提供检测电压VJ，此时驱动晶体管DT的栅极电压为第一电压值Vg1；

在检测阶段T1的第二阶段(图3中的t1-t时间段)，数据写入模块10向驱动晶体管DT的栅极提供检测电压VJ，此时驱动晶体管DT的栅极(第一节点N1)电压为第二电压值Vg2；其中第二电压值Vg2小于第一电压值Vg1；

驱动晶体管DT的栅极(第一节点N1)和第二极(第二节点N2)之间的电压差为驱动晶体管DT的阈值电压Vth时，阈值电压Vth被感测，检测阶段T1结束，进入发光阶段T2；

在发光阶段T2，数据写入模块10向驱动晶体管DT的栅极(第一节点N1)提供补偿阈值的数据电压，驱动晶体管DT产生驱动电流，驱动发光器件D发光。

本实施例提供了驱动上述实施例中的显示面板000进行工作的一种驱动方法，显示面板000的工作包括的工作阶段至少包括检测阶段T1和发光阶段T2，在检测阶段T1的第一阶段(图3中的0-t1时间段)，数据写入模块10和补偿模块20并联导通，此时通过数据信号线S向驱动晶体管DT的栅极(第一节点N1)提供检测电压VJ，驱动晶体管DT的栅极电压为第一电压值Vg1，然后进入检测阶段T1的第二阶段(图3中的t1-t时间段)，关闭补偿模块20，使得数据写入模块10与补偿模块20不并联，数据写入模块10向驱动晶体管DT的栅极仍然提供检测电压VJ，此时驱动晶体管DT的栅极(第一节点N1)电压为第二电压值Vg2；其中第二电压值Vg2小于第一电压值Vg1，由于检测阶段T1的第一阶段即0-t1时间段内补偿模块20与数据写入模块10并联导通时，驱动晶体管DT的第二极(第二节点N2)的电压Vs快速升高，对第二节点N2的充电时间加快，检测阶段T1的第一阶段即t1-t时间段内补偿模块20与数据写入模块10不并联后，驱动晶体管DT的栅极(第一节点N1)的电压Vg不会再升高而且还会迅速下降，相当于增加了对第二节点N2的充电电流，进而加快了第二节点N2的充电速率，因此驱动晶体管DT的栅极电位Vg与源极电位Vs的差值Vg-Vs可以迅速达到驱动晶体管DT的阈值电压Vth，驱动晶体管DT很快达到截止状态，其阈值电压Vth就可以较快的被感测到，有利于缩短阈值电压的感测时间，检测阶段T1在阈值电压Vth被感测后结束，进入发光阶段T2。

在发光阶段T2，数据写入模块10向驱动晶体管DT的栅极(第一节点N1)提供补偿阈值的数据电压，可选的，发光阶段T2在进行过程中外部补偿电路CC可以同步完成对驱动晶体管DT的阈值补偿，驱动晶体管DT的阈值电压Vth被感测后，此时驱动晶体管DT的源极电压Vs(第二节点N2的电位)可以传输至外部补偿电路CC，外部补偿电路CC进行内部计算得到阈值电压补偿值，在发光器件D的发光阶段T2同步通过外部补偿电路CC将计算到的阈值电压补偿值补偿至数据信号线S上，即在发光阶段T2，数据写入模块10向驱动晶体管DT的栅极(第一节点N1)提供补偿阈值的数据电压，该数据电压可以理解为阈值电压补偿传输至数据信号线S上后与数据信号线S本身传输的数据电压信号的叠加，该经过阈值补偿后的数据电压写入驱动晶体管DT的栅极后，驱动晶体管DT产生驱动电流，使得发光器件D能够实现预期的发光亮度，进而减少其本身与其他子像素P的发光器件D之间因各自驱动晶体管DT的电特性不同导致的亮度差异，改善不同子像素之间的亮度差异，有效提升显示面板000的显示品质。

可以理解的是，本实施例中的检测阶段T1可以理解为外部补偿电路未进行阈值补偿前的阶段，也可以理解为阈值电压被感测之前的阶段，在该检测阶段T1中，发光器件D一般为不发光状态，由于检测阶段T1中输入的检测电压VJ的值不高，驱动晶体管DT的栅极(第一节点N1)的电位Vg也相对不高，导致第二节点N2的电压Vs(Vs＝Vg-Vth)也较低，因此Vs与Vpvee之间的电压差还不足以驱动发光器件D发光；并且第二电容C2比较大，第二节点N2到第二电容C2之间形成的支路在导通时分走大量电流，导致通过发光器件D的电流很小，也不足以驱动发光器件D发光，即在检测阶段T1中发光器件D为不发光状态，仅在检测阶段T1结束，感测到阈值电压后，通过外部补偿电路完成对阈值电压的补偿，并将补偿值输入至数据信号线S一并写入驱动晶体管DT，此时第二节点N2的电压Vs相对升高，Vs与Vpvee之间的电压差足以满足发光器件D所需的驱动电流，即发光器件D发光，发光器件D处于发光阶段的亮度即为显示预定画面所需的亮度。

在一些可选实施例中，请结合参考图1、图2、图3、图5、图13、图18，图18是图13中像素电路的一种工作时序图，本实施例提供了一种显示面板的驱动方法，该驱动方法应用于上述实施例中的显示面板000进行驱动工作；本实施例提供的显示面板000中，数据写入模块10包括第一晶体管M1，补偿模块20包括第二晶体管M2；第一晶体管M1的栅极连接第一扫描信号Scan1，第一晶体管M1的第一极连接数据信号线S，第一晶体管M1的第二极连接驱动晶体管DT的栅极；第二晶体管M2的栅极连接第二扫描信号Scan2，第二晶体管M2的第一极连接数据信号线S，第二晶体管M2的第二极连接驱动晶体管DT的栅极；像素电路00还包括第四晶体管M4，第四晶体管M4的栅极连接第三扫描信号Scan3，在检测阶段T1之前，第四晶体管M4的第一极连接复位信号Vref，在检测阶段T1，第四晶体管M4的第一极连接输出端out，第四晶体管m4的第二极连接发光器件D的阳极；

如图18所示，显示面板000的工作阶段包括复位阶段T0、检测阶段T1和发光阶段T2；

在复位阶段T0，第四晶体管M4导通，复位信号Vref通过第四晶体管M4输入发光器件D的阳极，进行复位；复位信号Vref的电位可以为低电位信号，不仅可以对发光器件D的阳极初始化，还可以便于对发光器件D的阳极复位更彻底，避免发生相邻子像素P的发光器件D之间的横向漏电流引起的子像素偷亮的现象。

在检测阶段T1的第一阶段(图3中的0-t1时间段)，第一晶体管M1导通，第二晶体管M2导通，第一晶体管M1和第二晶体管M2并联，共同向驱动晶体管DT的栅极传输检测电压VJ，此时驱动晶体管DT的栅极电压Vg为第一电压值Vg1；驱动晶体管DT导通，第一电源信号Vpvdd传输至驱动晶体管DT的第二极(第二节点N2)。在检测阶段T1的第二阶段(图3中的t1-t时间段)，第一晶体管M1导通，第二晶体管M2截止，第一晶体管M1向驱动晶体管DT的栅极传输检测电压VJ，此时驱动晶体管DT的栅极电压Vg下降为第二电压值Vg2；其中第二电压值Vg2小于第一电压值Vg1；由于检测阶段T1的第一阶段即0-t1时间段内第一晶体管M1与第二晶体管M2并联导通时，驱动晶体管DT的第二极(第二节点N2)的电压Vs快速升高，检测阶段T1的第一阶段即t1-t时间段内补偿模块20与数据写入模块10不并联后，驱动晶体管DT的栅极(第一节点N1)的电压Vg不会再升高而且还会迅速下降，相当于增加了对第二节点N2的充电电流，进而加快了第二节点N2的充电速率，因此驱动晶体管DT的栅极电位Vg与源极电位Vs的差值Vg-Vs可以迅速达到驱动晶体管DT的阈值电压Vth，驱动晶体管DT很快达到截止状态，其阈值电压Vth就可以较快的被感测到，有利于缩短阈值电压的感测时间，检测阶段T1在阈值电压Vth被感测后结束，进入发光阶段T2。可以理解的是，本实施例在检测阶段T1中，第四晶体管M4一直处于导通状态，驱动晶体管DT第二极的电位Vs可以通过第四晶体管M4的第一极传输至输出端out，以通过外部补偿电路CC进行外部阈值电压补偿；当驱动晶体管DT的栅极和第二极之间的电压差Vg-Vs为驱动晶体管DT的阈值电压Vth时，阈值电压Vth被感测，驱动晶体管DT截止；由于第四晶体管M4处于导通状态，阈值电压Vth被感测时的驱动晶体管DT第二极的电位Vs可以通过第四晶体管M4的第一极传输至输出端out，并传输至外部补偿电路CC，因此外部补偿电路CC可以根据感测到的阈值电压，进行外部阈值电压补偿，且同步进入发光阶段T2。

在发光阶段T2，第一晶体管M1导通，第二晶体管M2截止，第四晶体管M4截止，驱动晶体管DT导通，外部补偿电路CC将计算到的阈值电压补偿值补偿至数据信号线S上，该经过阈值补偿后的数据电压写入驱动晶体管DT的栅极后，驱动晶体管DT产生驱动电流，使得发光器件D能够实现预期的发光亮度，进而减少其本身与其他子像素P的发光器件D之间因各自驱动晶体管DT的电特性不同导致的亮度差异，改善不同子像素之间的亮度差异，有效提升显示面板000的显示品质。

在一些可选实施例中，请参考图19，图19是本发明实施例提供的一种显示装置的结构示意图，本实施例提供的显示装置111，包括本发明上述实施例提供的显示面板000。图19实施例仅以手机为例，对显示装置111进行说明，可以理解的是，本发明实施例提供的显示装置111，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置111，本发明对此不作具体限制。本发明实施例提供的显示装置111，具有本发明实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。

通过上述实施例可知，本发明提供的显示面板及其驱动方法、显示装置，至少实现了如下的有益效果：

本发明提供的显示面板包括多个子像素，子像素中包括发光器件以及与发光器件连接的像素电路，像素电路至少包括驱动晶体管、数据写入模块、补偿模块，驱动晶体管的第一极连接第一电源信号，驱动晶体管的第二极连接发光器件，第一电源信号可以用于为像素电路提供电源信号。数据写入模块的第一端连接数据信号线，数据信号线可以为像素电路提供数据电压信号，数据写入模块的第二端连接驱动晶体管的栅极。本发明对驱动晶体管的阈值补偿可以采用外部补偿的方式，数据信号线在发光器件发光之前可以为驱动晶体管提供阈值补偿前的检测电压，该检测电压可以是由数据信号线提供的用于感测驱动晶体管阈值电压的电压信号，而在发光器件发光期间，由于驱动晶体管的阈值电压已被感测，因此此时数据信号线为驱动晶体管提供的是阈值补偿后的数据电压。本发明的像素电路还包括补偿模块，补偿模块的第一端也与数据信号线连接，补偿模块的第二端也与驱动晶体管的栅极连接，即补偿模块在其本身导通的情况下与数据写入模块形成并联结构，在阈值电压感测之前，补偿模块与数据写入模块并联导通，可以缩短阈值电压感测的时间，使得驱动晶体管的阈值电压可以较快的被感测到。本发明不仅可以通过外部阈值补偿的方式减少其本身与其他子像素的发光器件之间因各自驱动晶体管的电特性不同导致的亮度差异，还可以在缩短阈值电压感测时间的基础上增加发光显示的时间，有效提升显示面板的显示品质。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (16)

1.一种显示面板，其特征在于，所述显示面板包括发光器件以及与发光器件连接的像素电路，其中所述像素电路包括：

驱动晶体管、数据写入模块、补偿模块；

所述驱动晶体管的第一极连接第一电源信号，所述驱动晶体管的第二极连接所述发光器件；

所述数据写入模块的第一端连接数据信号线，所述数据写入模块的第二端连接所述驱动晶体管的栅极，用于向所述驱动晶体管提供检测电压；

所述补偿模块的第一端连接所述数据信号线，所述补偿模块的第二端连接所述驱动晶体管的栅极，在阈值电压感测之前，所述补偿模块与所述数据写入模块并联导通。

2.根据权利要求1所述的显示面板，其特征在于，所述驱动晶体管的第二极与所述发光器件的阳极连接；

所述发光器件的阴极连接第二电源信号，用于向所述像素电路提供所述第二电源信号；所述第一电源信号的值大于所述第二电源信号的值。

3.根据权利要求1所述的显示面板，其特征在于，所述数据写入模块包括第一晶体管，所述补偿模块包括第二晶体管；

所述第一晶体管的栅极连接第一扫描信号，所述第一晶体管的第一极连接所述数据信号线，所述第一晶体管的第二极连接所述驱动晶体管的栅极；

所述第二晶体管的栅极连接第二扫描信号，所述第二晶体管的第一极连接所述数据信号线，所述第二晶体管的第二极连接所述驱动晶体管的栅极。

4.根据权利要求3所述的显示面板，其特征在于，所述第二晶体管的电阻值小于所述第一晶体管的电阻值。

5.根据权利要求4所述的显示面板，其特征在于，所述第二晶体管的沟道的宽长比大于所述第一晶体管的沟道的宽长比。

6.根据权利要求3所述的显示面板，其特征在于，在检测阶段中，所述第二晶体管的导通时间少于所述第一晶体管的导通时间。

7.根据权利要求6所述的显示面板，其特征在于，

在所述检测阶段的第一阶段，所述第一晶体管和所述第二晶体管均导通，所述第一晶体管和所述第二晶体管并联；

在所述检测阶段的第二阶段，所述第一晶体管导通，所述第二晶体管截止；

其中，所述第二阶段晚于所述第一阶段执行。

8.根据权利要求3所述的显示面板，其特征在于，所述第一晶体管和所述第二晶体管均为N型晶体管。

9.根据权利要求1所述的显示面板，其特征在于，所述数据写入模块包括第一晶体管，所述补偿模块包括串联的第一电阻器和第一开关器；

所述第一晶体管的栅极连接第一扫描信号，所述第一晶体管的第一极连接所述数据信号线，所述第一晶体管的第二极连接所述驱动晶体管的栅极；

其中，所述第一电阻器为固定电阻，所述第一电阻器的电阻值小于所述第一晶体管的电阻值。

10.根据权利要求1所述的显示面板，其特征在于，所述补偿模块包括至少两个并联的第三晶体管，至少两个所述第三晶体管的栅极电连接，至少两个所述第三晶体管的第一极均连接所述数据信号线，至少两个所述第三晶体管的第二极均连接所述驱动晶体管的栅极。

11.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括第四晶体管和第一电容；

所述第四晶体管的栅极连接第三扫描信号，在检测阶段之前，所述第四晶体管的第一极连接复位信号，在检测阶段中，所述第四晶体管的第一极连接输出端，所述第四晶体管的第二极连接所述发光器件的阳极；

所述第一电容的第一极连接所述驱动晶体管的栅极，所述第一电容的第二极连接所述驱动晶体管的第二极。

12.根据权利要求11所述的显示面板，其特征在于，所述像素电路还包括第二电容，所述第二电容的第一极连接所述第四晶体管的第一极，所述第二电容的第二极接地信号。

13.根据权利要求11所述的显示面板，其特征在于，所述第四晶体管在检测阶段均导通。

14.一种显示面板的驱动方法，其特征在于，所述驱动方法应用于权利要求1-13任一项所述的显示面板进行驱动工作；

所述显示面板的工作阶段至少包括检测阶段和发光阶段；所述驱动方法包括：

在所述检测阶段的第一阶段，所述数据写入模块和所述补偿模块并联，向所述驱动晶体管的栅极提供检测电压，此时所述驱动晶体管的栅极电压为第一电压值；

在所述检测阶段的第二阶段，所述数据写入模块向所述驱动晶体管的栅极提供所述检测电压，此时所述驱动晶体管的栅极电压为第二电压值；其中第二电压值小于所述第一电压值；

所述驱动晶体管的栅极和第二极之间的电压差为所述驱动晶体管的阈值电压时，阈值电压被感测，所述检测阶段结束，进入所述发光阶段；

在所述发光阶段，所述数据写入模块向所述驱动晶体管的栅极提供补偿阈值的数据电压，所述驱动晶体管产生驱动电流，驱动所述发光器件发光。

15.根据权利要求14所述的驱动方法，其特征在于，

所述数据写入模块包括第一晶体管，所述补偿模块包括第二晶体管；所述第一晶体管的栅极连接第一扫描信号，所述第一晶体管的第一极连接所述数据信号线，所述第一晶体管的第二极连接所述驱动晶体管的栅极；所述第二晶体管的栅极连接第二扫描信号，所述第二晶体管的第一极连接所述数据信号线，所述第二晶体管的第二极连接所述驱动晶体管的栅极；所述像素电路还包括第四晶体管，所述第四晶体管的栅极连接第三扫描信号，在检测阶段之前，所述第四晶体管的第一极连接复位信号，在检测阶段，所述第四晶体管的第一极连接输出端，所述第四晶体管的第二极连接所述发光器件的阳极；

所述显示面板的工作阶段还包括复位阶段；

在所述复位阶段，所述第四晶体管导通，所述复位信号通过所述第四晶体管输入所述发光器件的阳极，进行复位；

在所述检测阶段的第一阶段，所述第一晶体管导通，所述第二晶体管导通，所述第一晶体管和所述第二晶体管并联，共同向所述驱动晶体管的栅极传输所述检测电压，此时所述驱动晶体管的栅极电压为第一电压值；所述驱动晶体管导通，所述第一电源信号传输至所述驱动晶体管的第二极；

在所述检测阶段的第二阶段，所述第一晶体管导通，所述第二晶体管截止，所述第一晶体管向所述驱动晶体管的栅极传输所述检测电压，此时所述驱动晶体管的栅极电压下降为第二电压值；其中第二电压值小于所述第一电压值；

在所述检测阶段，所述第四晶体管导通，所述驱动晶体管第二极的电位通过所述第四晶体管的第一极传输至所述输出端；当所述驱动晶体管的栅极和第二极之间的电压差为所述驱动晶体管的阈值电压时，阈值电压被感测，所述驱动晶体管截止；

根据感测到的所述阈值电压，进行外部阈值电压补偿，进入所述发光阶段；

在所述发光阶段，所述第一晶体管导通，所述第二晶体管截止，所述第四晶体管截止，所述驱动晶体管导通，产生驱动电流，驱动所述发光器件发光。

16.一种显示装置，其特征在于，包括权利要求1-13任一项所述的显示面板。

Images