CN213583766U - 半导体封装结构和电子产品 - Google Patents

半导体封装结构和电子产品 Download PDF

Info

Publication number
CN213583766U
CN213583766U CN202022619632.XU CN202022619632U CN213583766U CN 213583766 U CN213583766 U CN 213583766U CN 202022619632 U CN202022619632 U CN 202022619632U CN 213583766 U CN213583766 U CN 213583766U
Authority
CN
China
Prior art keywords
power chip
lead frame
semiconductor package
package structure
frame body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022619632.XU
Other languages
English (en)
Inventor
郑明祥
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202022619632.XU priority Critical patent/CN213583766U/zh
Application granted granted Critical
Publication of CN213583766U publication Critical patent/CN213583766U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开一种半导体封装结构和电子产品，半导体封装结构包括：引线框架，包括框架本体以及凸台，所述凸台沿所述框架本体的侧边周缘设置在所述引线框架的四周，与所述框架本体共同组成芯片安装槽；功率芯片，设置于所述芯片安装槽中；胶体，所述胶体用于包覆所述引线框架、功率芯片的周部，且所述引线框架背离所述功率芯片的表面和所述凸台背离所述功率芯片的表面均暴露在所述胶体的外部。本实用新型的半导体封装结构，旨在提升半导体封装结构的散热性能。

Description

半导体封装结构和电子产品
技术领域
本实用新型属于半导体结构技术领域，更具体地说，它涉及一种半导体封装结构和电子产品。
背景技术
随着集成电路特别是超大规模集成电路的迅速发展，高功率半导体封装结构的体积越来越小，与此同时，高功率半导体封装结构内的芯片的功率却越来越大，从而导致高功率半导体封装结构内的热流密度(即单位面积的截面内单位时间通过的热量)日益提高。随着热流密度的不断提高，如果不能进行有效地热设计与热管理就很容易导致芯片或系统由于温度过高而不能正常使用。发热问题已被确认为高功率半导体结构设计所面临的三大问题之一。
目前，芯片的一表面贴装于引线框架的表面，并采用封装材料将芯片和引线框架封装起来，以形成芯片封装结构，芯片装贴于引线框架的表面用于散热，但是，该散热效率并不理想。
实用新型内容
本实用新型实施例的一个目的在于：提升半导体封装结构的散热性能。
本实用新型的上述技术目的是通过以下技术方案得以实现的：
提供一种半导体封装结构，包括：
引线框架，包括框架本体以及凸台，所述凸台沿所述框架本体的侧边周缘设置在所述引线框架的四周，与所述框架本体共同组成芯片安装槽；
功率芯片，设置于所述芯片安装槽中；
胶体，所述胶体用于包覆所述引线框架、功率芯片的周部，且所述引线框架背离所述功率芯片的表面和所述凸台背离所述功率芯片的表面均暴露在所述胶体的外部。
作为所述的半导体封装结构的一种优选的技术方案，所述半导体封装结构还包括散热铜片，所述散热铜片设于所述功率芯片的上表面，并周部包覆有所述胶体，所述散热铜片背离所述功率芯片的表面暴露在所述胶体的外部。
作为所述的半导体封装结构的一种优选的技术方案，所述凸台为多个，多个所述凸台分布于所述框架本体的周部。
作为所述的半导体封装结构的一种优选的技术方案，定义单个所述凸台的在所述引线框架的周部方向的连续长度为h1，则1.5mm≤h1。
作为所述的半导体封装结构的一种优选的技术方案，所述凸台凸出于所述框架本体的上表面的高度高于所述功率芯片高出所述框架本体上表面的高度。
作为所述的半导体封装结构的一种优选的技术方案，定义所述凸台凸出于所述框架本体上表面的高度为h2，则0.3mm≤h2。
作为所述的半导体封装结构的一种优选的技术方案，所述引线框架呈矩形结构，并具有第一侧边、第二侧边、第三侧边以及第四侧边，所述凸台沿所述第一侧边、所述第二侧边、所述第三侧边以及所述第四侧边的长度方向设置。
作为所述的半导体封装结构的一种优选的技术方案，所述散热铜片侧边具有连接部，所述连接部焊接于所述引线框架的上表面。
作为所述的半导体封装结构的一种优选的技术方案，所述引线框架与所述功率芯片之间和所述散热铜片与所述功率芯片之间焊接连接。
另一方面，提供一种电子产品，具有如上所述的半导体封装结构。
综上所述，本实用新型具有以下有益效果：
本实用新型提出的半导体封装结构，其包括引线框架、功率芯片以及包覆封装引线框架、功率芯片设置的胶体，通过将功率芯片安装于引线框架上表面，引线框架的下表面暴露于外界，以使功率芯片产生的热量由下表面传递至功率芯片，并由功率芯片传递至外界，引线框架的上表面凸设有凸台，其与功率芯片的侧面相对，并且凸台背对功率芯片侧面的表面暴露在外界，以将功率芯片侧面产生的热量向外界传递，从而功率芯片在工作过程中，其各个表面所产生的热量能够通过本封装结构同时进行散热，如此，通过有效地提高了功率芯片的散热效率，以提高本半导体封装结构的散热性能。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本实用新型半导体封装结构的结构示意图；
图2是图1中A-A向剖视图。
图3是图1中B-B向剖视图。
图中：100、半导体封装结构；10、引线框架；11、凸台；20、功率芯片；30、胶体；40、散热铜片；41、连接部。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
本实用新型提出一种半导体封装结构100，以解决目前半导体封装结构100的散热性能较差的技术问题。
以下，具体描述该半导体封装结构100的结构，请结合参阅图1至图3，该半导体封装结构100，包括：
本实用新型的上述技术目的是通过以下技术方案得以实现的：一种半导体封装结构100，包括：
引线框架10，包括框架本体以及凸台11，所述凸台11沿所述框架本体的侧边周缘设置在所述引线框架10的四周，与所述框架本体共同组成芯片安装槽；
功率芯片20，设置于所述芯片安装槽中；
胶体30，所述胶体30用于包覆所述引线框架10、功率芯片20的周部，且所述引线框架10背离所述功率芯片20的表面和所述凸台11背离所述功率芯片20的表面均暴露在所述胶体的外部。
在本实施例中，引线框架10呈矩形结构，功率芯片20通过导电粘合材料粘合在引线框架10的上表面，以使其在工作过程中，其产生的热量通过其下表面传递至引线框架10，并由引线框架10传递至外界以进行散热，同样的，其产生的热量通过其上表面传递至外界以进行散热。
在引线框架10的上表面凸设有凸台11，并且凸台11沿其侧边周缘设置，具体的，引线框架10具有第一侧边、第二侧边、第三侧边以及第四侧边，所述凸台11沿所述第一侧边、所述第二侧边、所述第三侧边以及所述第四侧边的长度方向设置。进一步，凸台11与功率芯片20的侧面相对，以使功率芯片20在工作过程中产生的热量由其侧面向凸台11传递，也即，功率芯片20在工作过程中，其产生的热量由其侧面传递至凸台11，并由凸台11传递至外界以进行散热。
胶体30包覆所述引线框架10和功率芯片20，以形成封装结构，其中，胶体30具体是绝缘材料，进一步的，为了保证其散热性能，引线框架10背离功率芯片20的表面和凸台11背离所述功率芯片20的表面均暴露在所述胶体30的外部，如此，引线框架10的下表面以及凸台11背离功率芯片20的表面所产生的热量直接传递至外界，以进行散热。
如此，在功率芯片20工作过程中，其产生的热量通过其上表面向外界散热，其下表面的热量传递至引线框架10，并由引线框架10传递至外界进行散热，其侧面的热量传递至凸台11，并由凸台11传递至外界以进行散热，通过将功率芯片20的上表面、下表面以及侧面产生的热量分别由不同结构将热量散热至外界，实现其每个侧面均同时进行散热的效果，以提高其散热效率。
本实用新型提出的半导体封装结构100，其包括引线框架10、功率芯片20以及包覆封装引线框架10、功率芯片20设置的胶体30，通过将功率芯片20安装于引线框架10上表面，引线框架10的下表面暴露于外界，以使功率芯片20产生的热量由下表面传递至功率芯片20，并由功率芯片20传递至外界，引线框架10的上表面凸设有凸台11，其与功率芯片20的侧面相对，并且凸台11背对功率芯片20侧面的表面暴露在外界，以将功率芯片20侧面产生的热量向外界传递，从而功率芯片20在工作过程中，其各个表面所产生的热量能够通过本封装结构同时进行散热，如此，通过有效地提高了功率芯片20的散热效率，以提高本半导体封装结构100的散热性能。
所述凸台11可以为整体结构，整圈环绕设置，也可以为多个，多个所述凸台11分布于所述框架本体的周部。当所述凸台11的数量为多个时，定义单个所述凸台11在所述引线框架的周部方向的连续长度为h1，则1.5mm≤h1。
为了进一步提高凸台11的散热性能，所述凸台11背离所述功率芯片20的表面朝外凸出于所述胶体30的外部，以使凸台11更大面积凸出于胶体30的外部，也即，凸台11具有更大的面积与外界接触，具有较大的散热面积，以提高其散热效果。
通过如此设置，在保证凸台11的散热性能的同时，也有效地保证了凸台11的结构稳定性以及可靠性。
通过将凸台11凸出于所述胶体30的外部的高度有效地保证了凸台11凸出于胶体30外部的面积，从而保证其散热面积，以保证其散热性能；
为了进一步保证凸台11的散热性能，所述凸台11凸出于所述引线框架10上表面的高度高于所述功率芯片20高出所述引线框架10上表面的高度。
如此设置，凸台11面向功率芯片20侧面的面积大于功率芯片20的侧面落于凸台11表面的阴影面积，以使功率芯片20的侧面落在凸台11的阴影完全落在凸台11的表面，也即，功率芯片20的侧面所产生的热量能够较为全面地传递至凸台11，并由凸台11向外界传递，以进行散热，以更进一步保证功率芯片20的侧面散热效果。
具体的，定义所述凸台11凸出于所述框架本体的上表面的高度为h2，则0.3mm≤h2。
通过如此设置，不仅保证凸台11凸出于框架本体的高度高于功率芯片20高于框架本体的高度，也能够保证凸台11的使用率。
现有功率芯片20的厚度一般为0.3mm，通过将凸台11凸出于所述框架本体上表面的高度h2，以保证凸台11凸出于框架本体的高度高于功率芯片20高于框架本体的高度，若h2<0.3mm，则功率芯片20的侧面落在凸台11的阴影并不能完全落在凸台11的表面，其散热效果并不足够。
此外，为了保证功率芯片20上表面的散热性能，所述半导体封装结构100还包括散热铜片40，所述散热铜片40设于所述功率芯片20的上表面，并周部包覆有所述胶体30，所述散热铜片40背离所述功率芯片20的表面暴露在所述胶体30的外部。
通过散热铜片40的设置，以将功率芯片20上表面产生的热量向外界传递，以进行散热，具体的，散热铜片40面向功率芯片20的表面面积大于功率芯片20的表面，以保证散热铜片40的散热性能以及功率芯片20的散热效果。
为了保证散热铜片40的安装稳定性，所述散热铜片40侧边具有连接部41，所述连接部41焊接于所述引线框架10的上表面，通过将散热铜片40的连接部41焊接在引线框架10，提高引线框架10与散热铜片40的连接强度，以提高散热铜片40在引线框架10的安装稳定性以及连接稳定性。
同样的，所述引线框架10与所述功率芯片20之间和所述散热铜片40与所述功率芯片20之间焊接连接。
可以理解的是，功率芯片20焊接连接于所述引线框架10，散热铜片40焊接连接于功率芯片20以及引线框架10，再将环氧树脂材料涂覆引线框架10、功率芯片20以及散热铜片40之间的间隙处和周缘外侧，形成整个封装结构，引线框架10与功率芯片20之间、功率芯片20与散热铜片40之间均通过导电粘合材料粘合连接，当然，对于其他具有导电粘合材料也同样适用。
本实用新型还提出一种电子产品，具有上述的半导体封装结构100，由于本电子产品采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
引线框架，包括框架本体以及凸台，所述凸台沿所述框架本体的侧边周缘设置在所述引线框架的四周，与所述框架本体共同组成芯片安装槽；
功率芯片，设置于所述芯片安装槽中；
胶体，所述胶体用于包覆所述引线框架、功率芯片的周部，且所述引线框架背离所述功率芯片的表面和所述凸台背离所述功率芯片的表面均暴露在所述胶体的外部。
2.如权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括散热铜片，所述散热铜片设于所述功率芯片的上表面，并周部包覆有所述胶体，所述散热铜片背离所述功率芯片的表面暴露在所述胶体的外部。
3.如权利要求1所述的半导体封装结构，其特征在于，所述凸台为多个，多个所述凸台分布于所述框架本体的周部。
4.如权利要求3所述的半导体封装结构，其特征在于，定义单个所述凸台的在所述引线框架的周部方向的连续长度为h1，则1.5mm≤h1。
5.如权利要求1所述的半导体封装结构，其特征在于，所述凸台凸出于所述框架本体的上表面的高度高于所述功率芯片高出所述框架本体上表面的高度。
6.如权利要求2或3所述的半导体封装结构，其特征在于，定义所述凸台凸出于所述框架本体上表面的高度为h2，则0.3mm≤h2。
7.如权利要求1所述半导体封装结构，其特征在于，所述引线框架呈矩形结构，并具有第一侧边、第二侧边、第三侧边以及第四侧边，所述凸台沿所述第一侧边、所述第二侧边、所述第三侧边以及所述第四侧边的长度方向设置。
8.如权利要求2所述的半导体封装结构，其特征在于，所述散热铜片侧边具有连接部，所述连接部焊接于所述引线框架的上表面。
9.如权利要求8所述的半导体封装结构，其特征在于，所述引线框架与所述功率芯片之间和所述散热铜片与所述功率芯片之间焊接连接。
10.一种电子产品，其特征在于，具有权利要求1-9中任一项所述的半导体封装结构。
CN202022619632.XU 2020-11-13 2020-11-13 半导体封装结构和电子产品 Active CN213583766U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022619632.XU CN213583766U (zh) 2020-11-13 2020-11-13 半导体封装结构和电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022619632.XU CN213583766U (zh) 2020-11-13 2020-11-13 半导体封装结构和电子产品

Publications (1)

Publication Number Publication Date
CN213583766U true CN213583766U (zh) 2021-06-29

Family

ID=76537076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022619632.XU Active CN213583766U (zh) 2020-11-13 2020-11-13 半导体封装结构和电子产品

Country Status (1)

Country Link
CN (1) CN213583766U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440686A (zh) * 2022-11-09 2022-12-06 华羿微电子股份有限公司 一种铜片及粘片结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440686A (zh) * 2022-11-09 2022-12-06 华羿微电子股份有限公司 一种铜片及粘片结构

Similar Documents

Publication Publication Date Title
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
TW201411788A (zh) 集成電路封裝件及其裝配方法
JPH10200021A (ja) ボトムリード半導体パッケージ
CN109616452A (zh) 一种散热组件、相应的散热装置以及相应的电路板
CN213583766U (zh) 半导体封装结构和电子产品
CN217239446U (zh) 散热器、电路板和电子设备
CN105099564B (zh) 封装结构及光模块
JP2003031744A (ja) 半導体装置
CN109904139B (zh) 带有柔性转接板的大尺寸芯片系统封装结构及其制作方法
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
CN102194774A (zh) 散热型覆晶封装结构及其应用
JPH05275580A (ja) 半導体装置
CN210073824U (zh) 散热主板及光模块
CN211858627U (zh) 一种半导体封装结构
JPH08264688A (ja) 半導体用セラミックパッケージ
CN210926001U (zh) 半导体封装结构和电子产品
CN218123402U (zh) 用于半导体器件的汇流条、芯片封装结构
CN212625548U (zh) 一种散热型半导体封装件
CN211980603U (zh) 一种具有底面散热板的半导体产品及电子产品
CN221103630U (zh) 一种线路板及液体加热器
CN216902910U (zh) 一种芯片表面冷胶封装的结构
CN220796734U (zh) 一种半桥功率模块封装结构
CN210984717U (zh) 散热封装结构
CN218827096U (zh) 一种封装结构
CN220796724U (zh) 一种双面半桥功率模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant