CN211858627U - 一种半导体封装结构 - Google Patents

一种半导体封装结构 Download PDF

Info

Publication number
CN211858627U
CN211858627U CN202020763680.3U CN202020763680U CN211858627U CN 211858627 U CN211858627 U CN 211858627U CN 202020763680 U CN202020763680 U CN 202020763680U CN 211858627 U CN211858627 U CN 211858627U
Authority
CN
China
Prior art keywords
chip
fin
package structure
chip unit
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020763680.3U
Other languages
English (en)
Inventor
吴忠武
何颖彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Hangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Hangzhou Co Ltd filed Critical Joulwatt Technology Hangzhou Co Ltd
Priority to CN202020763680.3U priority Critical patent/CN211858627U/zh
Application granted granted Critical
Publication of CN211858627U publication Critical patent/CN211858627U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型提出了一种半导体封装结构,包括封装主体,位于该封装主体底部的散热片,所述散热片由所述封装主体内部向一侧延伸至外部,所述封装主体的另一侧设有若干个引脚,该封装主体内部设有至少一个芯片单元,所述散热片位于所述封装主体内部的部分设置在所述芯片单元的下方。本实用新型让承担散热功能的散热片取代原先的部分引脚所在的区域,使得散热片可以不受两侧引脚的干扰,从而可以让散热片不受拘束的扩展,提高封装结构的整体散热性能。

Description

一种半导体封装结构
技术领域
本实用新型涉及半导体技术领域,尤其是涉及一种半导体散热片装置、封装结构及封装方法。
背景技术
在半导体封装中,散热片(heat slug),包括内藏型及外露型作为封装可选组件,因以下用途而被广泛应用:a.良好的导热性,作为高发热量半导体的有效散热途径;b.良好的导电性,可通过接地连接形成屏蔽效应,能有效的增加半导体抗电磁波干扰(EMI)的能力。
目前半导体封装体系中有多种封装结构,它们分别适用于不同的应用和生产工艺体系,传统的SOP封装使用方便既适用于红胶生产工艺也适用于锡膏生产工艺,但是其封装结构散热情况差应用功率密度非常有限,后来又推出了ESOP封装结构改善了封装的散热情况,但其只适用于锡膏工艺,在红胶工艺中散热情况没有得到很好解决,并且其增加的散热焊盘在封装底部并且两边皆有引脚不利于通过增加敷铜的方式加强整体散热性能。
为了提高散热能力,在中国专利CN207474443U中,公开了一种16引脚高密度集成电路封装结构,在封装壳体的底部设有半导体散热器,半导体散热器的一半设置在壳体内部,半导体散热器设置在壳体内部的一半顶部与基板相连接,基板与壳体底部相互平行,基板的两侧连接有围板且两者与壳体之间行成密封的空腔,半导体散热器设置在壳体内部的一半位于空腔内,在封装壳体的外部还设有散热风机,通过散热风机和散热器结合,能够提高芯片的散热性能。
然而该专利中的散热结构,需要极大的散热空间,势必导致对封装结构体积的整体扩大,在一些篇平状封装结构中不能适用,同时这样的封装结构由于内部结构繁琐,导致封装工艺复杂化,且成本较大,不利于市场化推广。
由此,有必要对现有技术中的封装结构散热技术进行改进,从而克服现有技术中存在的技术问题。
发明内容
有鉴于此,本实用新型的目的在于提出一种新的半导体封装结构,在封装主体的底部设计新的散热结构,让承担散热功能的散热片取代原先的部分引脚所在的区域,使得散热片可以不受两侧引脚的干扰,从而可以让散热片不受拘束的扩展,提高封装结构的整体散热性能。
根据本实用新型的目的提出的一种半导体封装结构,包括封装主体,位于该封装主体底部的散热片,所述散热片由所述封装主体内部向一侧延伸至外部,所述封装主体的另一侧设有若干个引脚,该封装主体内部设有至少一个芯片单元,所述散热片位于所述封装主体内部的部分设置在所述芯片单元的下方。
优选的,所述散热片的底面露出在所述封装主体底部的外面,且与该封装主体的底部齐平。
优选的,所述散热片伸出所述封装主体的一侧还设有至少一个引脚。
优选的,所述封装主体内部设有一个高功率芯片单元和一个控制芯片单元,其中所述散热片位于所述高功率芯片单元的下方。
优选的,所述芯片单元包括至少一块芯片和放置该芯片的引线框架,所述散热片埋入所述封装主体的一面与所述引线框架接触。
优选的,所述芯片单元包括至少一块芯片和放置该芯片的引线框架,所述散热片埋入所述封装主体的一面与所述引线框架之间设有间距。
优选的,所述若干个引脚向内延伸至所述引线框架上,所述芯片上设有若干个输入/输出端口,所述若干个输入/输出端口通过引线连接到对应的引脚上。
优选的,所述封装主体包括由封装胶固化形成的封装壳体,所述封装壳体扁平状长方体,其中所述散热片的面积至少大于所述封装壳体底部面积的1/4。
与现有技术相比,本实用新型的技术方案由于让散热片单独占据一块区域,并且在引脚的设计上也区别于现有技术中均匀分布在封装体两侧的方案,使得本实用新型中的引脚与散热片能够互不干扰,这种设计有利于散热片本身的散热以及后续对散热结构的扩展,从而提高封装结构整体的散热能力。此外,由于本实用新型的散热片结构简单,易于实现,能够提升产片的市场竞争能力。
附图说明
图1是本实用新型的第一实施方式下的封装结构仰视图。
图2是本实用新型的第一实施方式下的封装结构俯视图。
图3是本实用新型的第一实施方式下的封装结构主视图。
图4是本实用新型的第一实施方式下的封装结构内部结构示意图。
图5是图4中AA线的剖视图。
图6是本实用新型第二实施方式下的封装结构内部示意图。
图7是本实用新型的第三实施方式下的封装结构仰视图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述,但这些实施方式并不限制本实用新型,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
如背景技术中所述的,现有的半导体封装结构中的散热结构,受限于两侧管脚的约束,无法做到非常理想的散热能力,又或者通过复杂的散热结构,以牺牲封装结构的体积为前提来提升散热能力,不仅影响产品的使用,而且提高了生产成本,不利于市场竞争。
因此,本实用新型为了解决该问题,提出了一种结构简单、易于实现的散热方案,能够即可以解决现有技术中,器件管脚对散热片的约束问题,提高器件整体的散热能力,又可以避免器件的体积增加,成本上升的问题。
下面将通过具体实施方式对本实用新型的技术方案做详细描述。
请参见图1-图3,图1-图3分别是本实用新型第一实施方式下半导体封装结构的仰视图、俯视图和主视图。如图所示,该半导体封装结构,包括封装主体10,所述封装主体10包括由封装胶固化形成的封装壳体13,该封装壳体13通常为扁平状长方体,在其它应用中,封装壳体13也可以为其它几何形状,如扁平状圆柱体、扁平状三角柱体等。
在该封装主体10的底部,设有散热片11,所述散热片11由所述封装主体10内部向一侧延伸至外部,伸出部分小于留在封装主体10内部的部分。与现有技术不同的是,在本实用新型中,散热片11伸出的部分占据了原先若干个引脚所在的位置,使得这一块区域的引脚被散热片11取代。这样一来,即使在散热片11上涂敷其它散热材料,或者在散热片11上增加其它散热结构,比如散热鳍片、风冷散热件、水冷散热件等,都不会被原先的两侧引脚给约束。
如图1所示的实施方式中,散热片11的底面露出在所述封装主体10底部的外面,且与该封装主体10的底部齐平。露出的散热片11地面,不仅更加有利于热量的散发,同时也可以在该露出的地面上,怎加额外的散热手段,比如增加风冷或散热鳍片等外部散热结构,从而提升器件的散热能力。当然,在其它实施方式下,该散热片11的上下表面都可以被包覆在封装主体10内,仅露出一侧伸出的部分,这样一来,散热片11与封装主体10的机械结合强度可以得到提升。
该散热片11可以为金属片或其它材质的散热片。较优地,散热片11的面积至少大于所述封装壳体13底部面积的1/4,如图中所示。通常散热片面积越大,散热效果越好,当然过大的散热面积下会牺牲部分封装体的空间以及内部器件的位置安排,所以需要针对器件性能以及散热需求的综合考虑,来设计散热片的实际大小。
请再参见图1,在本实施方式中,所述封装主体10的另一侧设有若干个引脚12,同时,在散热片11伸出所述封装主体10的同侧还设有至少一个引脚12。位于同侧的引脚12,与散热片11之间留有一定的间隔,以确保散热片11的散热空间,该同侧的引脚12数量,一方面视内部器件的需求,另一方面,也需要考虑封装壳体13侧边的长度。
请参见图4和图5,图4是第一实施方式下的器件内部示意图,图5是图4中AA线的剖视图。如图所示,该封装主体10内部设有两个芯片单元15和16,其中芯片单元15为控制芯片单元,芯片单元16为高功率芯片单元,比如高功率MOS管等。在该实施方式中,由于芯片单元16的工作热量较大,而芯片单元15的热量相对较小,所以将散热片11位于所述封装主体10内部的部分设置在所述芯片单元16的下方,这样一来由高功率芯片单元发出的热量可以借由散热片11进行散热。当然该散热片11也可以延展到芯片单元15的下方。在其它实施方式中,芯片单元的数量可以视实际使用情况而定,当然至少应包含一块芯片单元。
请再参见图5,在封装主体10的内部,芯片单元16包括至少一块芯片161和放置该芯片161的引线框架162,所述散热片11埋入所述封装主体的一面与所述引线框架162接触。通常,引线框架162为铜质材料构成,其本身具有较好的热传导能力,芯片161上产生的热量,可以借由引线框架162直接传导至散热片11上。在实际制作时,散热片11可以通过粘接层与所述引线框架162进行固定。
在封装主体10一侧的若干个引脚12向内延伸的部分上设有供引线焊接的焊盘,所述芯片161上设有若干个输入/输出端口,所述若干个输入/输出端口通过引线163连接到对应的引脚上。图示的实施方式中,引线163从引线框架162中引出,在其它实施方式下,该引线163也可以直接从芯片161上直接引出,此时该芯片161往往是表面贴片式芯片,其输入/输出端口背向引线框架162。
请参见图6,图6是本实用新型第二实施方式下的封装结构内部示意图。如图所示,在该第二实施方式中,散热片21埋入所述封装主体20的一面与所述引线框架262之间设有间距,而非直接接触的方式,这样一来对于散热片21而言,由于其并没有直接接触引线框架262,所以不用考虑散热片21的电气性能对芯片261产生影响。制作该实施方式下的封装结构,需要在涂敷封装胶的时候将散热片21插入预设的位置,然后固化封装胶,使得散热片21进行相对的固定。其它与实施方式一相同之处,不再赘述。
请参见图7,图7是本实用新型第三实施方式下的封装结构仰视图。如图所示,在该第三实施方式中,散热片31占据了封装主体30的一个侧面,即一脚32全部设置在封装主体30的另一侧,而散热片31所在的一侧,则没有引脚设置。这样一来,可以让封装主体30内部的所有芯片都在散热片31的作用范围内,同时对于引脚32的设计,可以仅考虑一侧的简化方式,当然引脚的数量可以视器件的整体需求而定,相对第一实施方式,该第三实施方式下的封装结构,不仅具有更大面积的散热片,而且由于散热片占据整个单侧的设计,可以让散热片的外部延伸引用更加多样化。其它与实施方式一相同之处,不再赘述。
综上所述,本实用新型提出了一种新的半导体封装结构,通过让散热片单独占据一块区域,并且在引脚的设计上也区别于现有技术中均匀分布在封装体两侧的方案,使得本实用新型中的引脚与散热片能够互不干扰,这种设计有利于散热片本身的散热以及后续对散热结构的扩展,从而提高封装结构整体的散热能力。此外,由于本实用新型的散热片结构简单,易于实现,能够提升产片的市场竞争能力。
尽管为示例目的,已经公开了本实用新型的优选实施方式,但是本领域的普通技术人员将意识到,在不脱离由所附的权利要求书公开的本实用新型的范围和精神的情况下,各种改进、增加以及取代是可能的。

Claims (8)

1.一种半导体封装结构,其特征在于:包括封装主体,位于该封装主体底部的散热片,所述散热片由所述封装主体内部向一侧延伸至外部,所述封装主体的另一侧设有若干个引脚,该封装主体内部设有至少一个芯片单元,所述散热片位于所述封装主体内部的部分设置在所述芯片单元的下方。
2.如权利要求1所述的半导体封装结构,其特征在于:所述散热片的底面露出在所述封装主体底部的外面,且与该封装主体的底部齐平。
3.如权利要求1所述的半导体封装结构,其特征在于:所述散热片伸出所述封装主体的一侧还设有至少一个引脚。
4.如权利要求1所述的半导体封装结构,其特征在于:所述封装主体内部设有一个高功率芯片单元和一个控制芯片单元,其中所述散热片位于所述高功率芯片单元的下方。
5.如权利要求1所述的半导体封装结构,其特征在于:所述芯片单元包括至少一块芯片和放置该芯片的引线框架,所述散热片埋入所述封装主体的一面与所述引线框架接触。
6.如权利要求1所述的半导体封装结构,其特征在于:所述芯片单元包括至少一块芯片和放置该芯片的引线框架,所述散热片埋入所述封装主体的一面与所述引线框架之间设有间距。
7.如权利要求5或6所述的半导体封装结构,其特征在于:所述若干个引脚向内延伸至所述引线框架上,所述芯片上设有若干个输入/输出端口,所述若干个输入/输出端口通过引线连接到对应的引脚上。
8.如权利要求1所述的半导体封装结构,其特征在于:所述封装主体包括由封装胶固化形成的封装壳体,所述封装壳体扁平状长方体,其中所述散热片的面积至少大于所述封装壳体底部面积的1/4。
CN202020763680.3U 2020-05-11 2020-05-11 一种半导体封装结构 Active CN211858627U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020763680.3U CN211858627U (zh) 2020-05-11 2020-05-11 一种半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020763680.3U CN211858627U (zh) 2020-05-11 2020-05-11 一种半导体封装结构

Publications (1)

Publication Number Publication Date
CN211858627U true CN211858627U (zh) 2020-11-03

Family

ID=73178540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020763680.3U Active CN211858627U (zh) 2020-05-11 2020-05-11 一种半导体封装结构

Country Status (1)

Country Link
CN (1) CN211858627U (zh)

Similar Documents

Publication Publication Date Title
JP4422323B2 (ja) 半導体装置
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US6369455B1 (en) Externally-embedded heat-dissipating device for ball grid array integrated circuit package
TWI478479B (zh) 整合功率模組封裝結構
CN108990362B (zh) 一种散热结构
CN102683302A (zh) 一种用于单芯片封装和系统级封装的散热结构
CN109616452B (zh) 一种散热组件、相应的散热装置以及相应的电路板
TWI391084B (zh) 具有散熱件之電路板結構
CN217214695U (zh) 芯片封装结构
JP2004031650A (ja) リードレスパッケージおよび半導体装置
WO2007147366A1 (en) Ic packages with internal heat dissipation structures
CN211858627U (zh) 一种半导体封装结构
JPH05275580A (ja) 半導体装置
CN213583766U (zh) 半导体封装结构和电子产品
CN210379025U (zh) 功率器件封装结构
CN107749408B (zh) 一种弹性导热件露出封装结构
CN218918876U (zh) 一种芯片封装结构
CN218827096U (zh) 一种封装结构
CN212810277U (zh) 一种半导体封装体
CN211980603U (zh) 一种具有底面散热板的半导体产品及电子产品
CN211980602U (zh) 一种具有底部散热板的高散热半导体产品及电子产品
CN212587495U (zh) 一种半导体产品电连接结构及电子产品
CN212587484U (zh) 一种双重散热半导体产品及电子产品
CN217134355U (zh) 一种半导体功率器件封装结构
CN212587483U (zh) 一种高散热半导体产品及电子产品

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Patentee after: Jiehuate Microelectronics Co.,Ltd.

Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Patentee before: JOULWATT TECHNOLOGY (HANGZHOU) Co.,Ltd.