CN213243951U

CN213243951U - 一种硅栅边沿触发器和移位寄存器

Info

Publication number: CN213243951U
Application number: CN202022403210.9U
Authority: CN
Inventors: 张玉枚; 张薇; 邢康伟; 刘刚
Original assignee: Beijing Ruidaxin Integrated Circuit Design Co ltd
Current assignee: Beijing Ruidaxin Integrated Circuit Design Co ltd
Priority date: 2020-10-26
Filing date: 2020-10-26
Publication date: 2021-05-18
Anticipated expiration: 2030-10-26

Abstract

本实用新型公开了一种硅栅边沿触发器和移位寄存器。其中硅栅边沿触发器包括：时钟电路和两个回路；每个回路包括第一传输门、第二传输门、第一或非门、第二或非门和RC滤波电路；每个回路的数据输入端经第一传输门、RC滤波电路与第一或非门第一输入端相连，第一或非门的输出端与第二或非门的第一输入端相连，第二或非门的输出端经第二传输门与第一或非门的第一输入端连接；第一传输门、第二传输门的控制端信号由时钟电路提供。本实用新型提供的移位寄存器，包括多级串联的边沿触发器。本实用新型从电路结构和工艺版图两个方向分别进行抗辐射加固，成功提高该类时序逻辑电路的抗辐射能力和工作的可靠性。

Description

一种硅栅边沿触发器和移位寄存器

技术领域

本实用新型属于微电子技术领域，具体涉及一种硅栅边沿触发器和移位寄存器，尤其涉及一种抗辐射加固的硅栅边沿触发器和移位寄存器。

背景技术

凭借制造成本和功耗较低、集成度较高等优势，CMOS电路已占据集成电路产品市场的主导地位。但CMOS电路对辐射尤为敏感，成为导致空间电子设备失效的主要原因之一。

常见的辐射效应一般分为两类，一类是总剂量效应，另一类是单粒子效应。

总剂量效应是集成电路因长期处在辐射环境中而累积的一种效应，如果超过这个剂量就会造成元器件的损伤，进而影响其工作寿命和可靠性。未经加固的CMOS电路的抗总剂量辐射能力远低于实际空间运行中所遭受的实际辐射总剂量。

单粒子效应是空间中的高能粒子进入电路以后瞬时引起的一些效应。如辐射环境中存在的质子、中子、电子和伽玛射线会使CMOS器件中的栅氧化层中瞬间引入高密度的氧化层电荷和界面电荷，从而引起半导体器件的电特性发生变化，导致器件受到不同程度的损伤，如阈值电压偏离、跨导减小、衬底的漏电流增加等，甚至造成电路完全失效。

移位寄存器不仅能存储二值信息，还能对存储的信息进行移位，从而实现数据转换、数据运算处理等功能，广泛用于各类数字系统中。在通常的时序逻辑电路中，存储单元占的比例一般高达40％～70％，同时存储单元又是对单粒子效应最为敏感的部分，当未经抗辐射加固的移位寄存器工作于辐射环境中时，敏感节点会收集高能带电粒子产生的电荷，当电荷收集达到一定程度，会导致移位寄存器的逻辑状态发生非正常翻转导致软错误，甚至永久性损伤，从而影响整个电子设备的正常工作。因此，必须对移位寄存器进行抗辐射加固。

实用新型内容

本实用新型的目的在于提供一种硅栅边沿触发器和移位寄存器，以缓解现有移位寄存器受辐射作用而产生的电路逻辑状态错误翻转、甚至电路损伤和功能失效等问题，提高该类时序逻辑电路的抗辐射能力和可靠性。

为实现上述目的，本实用新型采用的技术方案是：

本实用新型的一个方面提供了一种硅栅边沿触发器，包括：

时钟电路和两个回路；每个回路包括第一传输门、第二传输门、第一或非门、第二或非门和RC滤波电路；每个回路的数据输入端经第一传输门、RC滤波电路与第一或非门第一输入端相连，第一或非门的输出端与第二或非门的第一输入端相连，第二或非门的输出端经第二传输门与第一或非门的第一输入端连接；第一传输门、第二传输门的控制端信号由时钟电路提供。

优选地，两个回路为第一回路和第二回路；第一回路中，第一或非门的第二输入端为异步置位端，第二或非门的第二输入端为异步复位端；第二回路中，第一或非门的第二输入端为异步复位端，第二或非门的第二输入端为异步置位端。

优选地，前述硅栅边沿触发器中的MOS管的栅长为3.0μm至5.5μm。

优选地，前述硅栅边沿触发器中的MOS管的栅氧化层厚度小于或等于500埃。

本实用新型的另一个方面提供了一种移位寄存器，包括多级串联的如前任一项所述的硅栅边沿触发器。

优选地，每级硅栅边沿触发器的时钟信号端、异步置位端和异步复位端分别连接在一起；除最后一级硅栅边沿触发器外，每级硅栅边沿触发器的信号输出端连接至下一级硅栅边沿触发器的信号输入端，最后一级硅栅边沿触发器的信号输出端作为移位寄存器的串行输出端。

优选地，多级硅栅边沿触发器被配置为阵列式排布。

优选地，多级硅栅边沿触发器按照翻折堆叠排布。

优选地，所述移位寄存器包括八级硅栅边沿触发器，八级硅栅边沿触发器被配置为两行四列的阵列式排布。

优选地，数据输入信号与时钟电路产生的时钟信号的传输方向被配置为相反。

本实用新型的有益效果如下：

本实用新型在硅栅边沿触发器结构内部加入了两个RC滤波电路，创建了多路电流泄放通道，减小高能粒子入射有源区产生的电子空穴对所携带的能量，有效解决单粒子效应造成的电荷或能量对移位寄存器结构的影响。

进一步，将硅栅边沿寄存器结构中晶体管的栅长提高到3μm至5.5μm，降低了MOS管的开启速度，能进一步解决单粒子效应对器件逻辑功能的影响。此外，将晶体管的栅氧化层厚度减小到500埃以下，解决总剂量辐射对开启电压甚至器件整体性能的影响。

另外，时钟信号与输入数据信号相反的传输方向可以减轻电路的竞争冒险。用这种结构设计生产的移位寄存器结构可满足现阶段航空航天对元器件的抗辐射能力的要求。

附图说明

图1为未经过抗辐射加固的边沿触发器的电路结构图；

图2为本实用新型实施例提供的经抗辐射加固的边沿触发器的电路结构图；

图3为未经过抗辐射加固的八位移位寄存器的电路结构图；

图4为本实用新型实施例提供的经抗辐射加固的八位移位寄存器的电路结构图。

具体实施方式

以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型的保护范围。

本实施例提供一种抗辐射加固的硅栅边沿触发器和移位寄存器的具体实现方式。以下以八位移位寄存器为例进行说明。八位移位寄存器结构具体包括：八级子单元，每级子单元又叫硅栅边沿触发器，每个硅栅边沿触发器包含时钟电路和两个回路，每个回路又包含两个传输门、两个或非门，并在每个回路的第一传输门后面加入了RC滤波电路，这样单个硅栅边沿触发器结构中就加入了两个RC滤波电路，从而创建了多路电流泄放通道，并能在信号一开始进入触发器之前就对其进行滤波，从而减小高能粒子入射有源区产生的电子空穴对所携带的能量，使能量流入RC滤波电路中而不是直接作用于晶体管，有效解决单粒子效应对移位寄存器结构的影响。

每级硅栅边沿触发器的两个回路中，数据输入端经第一传输门与第一或非门第一输入端相连，第一或非门数据输出端与第二或非门第一输入端相连，第二或非门数据输出端经第二传输门、RC滤波电路连接至第一或非门的第一输入端。传输门的控制端C和C′是由时钟产生电路提供。

每级硅栅边沿触发器第一回路中第一或非门的第二输入端为异步置位端，第二或非门的第二输入端为异步复位端，第二回路中第一或非门的第二输入端为异步复位端，第二或非门的第二输入端为异步置位端。

同时，八级硅栅边沿触发器的时钟信号信号端、异步置位端和异步复位端分别接在一起，除最后一级外，前面每级硅栅边沿触发器的信号输出端接入下一级的信号输入端，最后一级的输出端作为最终的串行输出端。

对CMOS时序逻辑电路来说，当高能粒子入射到时序电路敏感区域，即触发器密集区时，高能粒子入射到触发器模块的源漏区，产生高密度的电子空穴对，这些电子空穴对所蕴含的能量达到一定程度时，会对当前逻辑门或下一级逻辑门产生影响，使一些本应处于关断状态下的晶体管导通，甚至会被一些敏感的PN结吸收，使一些本应处于反偏状态的PN结导通，从而使电路逻辑状态发生翻转、或者诱发寄生结构导通造成器件本身永久性损伤。随着CMOS电路中晶体管的尺寸越来越小，其开启电压和耐压也越来越低，这也使得高能粒子入射产生的能量越来越容易对电路产生影响。

除了在回路中加入RC滤波电路以减少单粒子的影响，为了进一步降低单粒子效应对器件逻辑功能的影响，还可以增大晶体管尺寸并设置特殊结构以解决单粒子效应。本实用新型将硅栅边沿触发器中MOS管的栅长提高到3.0μm至5.5μm，即沟道长度增大为3.0μm至5.5μm，降低了MOS管的开启速度，当单粒子入射到MOS管有源区时产生的电压尖峰的脉宽比较小，不足以使MOS管完全导通就恢复正常，可有效降低单粒子效应造成的影响。

对CMOS器件来说，总剂量辐射引起的效应主要是在氧化物中产生电子-空穴对及在Si-SiO₂界面产生界面态。即使是在室温下，SiO₂中的电子也是可以移动的，它能够迅速运动并会离开SiO₂层，向着正偏压的栅电极运动；另一方面，在SiO₂层中的空穴会产生氧化物电荷Q_OX，这些正氧化物电荷会引起开启电压漂移，开启电压的漂移正比于栅氧化层厚度的平方。

为解决总剂量辐射对开启电压甚至器件整体性能的影响，应适当减薄晶体管的栅氧化层厚度。本实用新型采用多晶硅作为栅极，相比于传统的铝栅工艺可以将栅氧化层控制在500埃以下，且不会影响移位寄存器的整体性能。进一步，将多晶硅栅设计成封闭环形栅，可以有效避免在有源区形成漏电通道，从而减小有源区的漏电问题。另外，多晶硅栅特有的自对准工艺可以保证导电沟道长度的精确性，提高设计仿真结果的参考价值。

除了对移位寄存器的每个子单元即单个硅栅边沿触发器结构进行抗辐射加固，还可以对整个移位寄存器结构在版图布局布线上进行加固和优化。首先，时钟电路产生的时钟信号从最后一级向第一级传输，这样就与输入信号的传输方向相反，避免由于竞争而在电路中产生尖峰脉冲。同时，让两个硅栅边沿触发器之间隔开一定距离，使信号在传输时有一定的间隔，且这个间隔最好相等，保证每一级硅栅边沿触发器处理信号的时间一致。将八位移位寄存器进行两行四列的阵列式排布，置位、复位信号经过第一排的四级硅栅边沿触发器后进入下一组四级硅栅边沿触发器，时钟信号经过第二排的四级硅栅边沿触发器后进入上一组四级硅栅边沿触发器，这样可以增大子单元之间的间隔，延长信号的传输路径，当单粒子入射MOS管有源区时产生的电子-空穴对不会在瞬间对下一级结构和部分反向PN结产生冲击，从而进一步减小单粒子效应的影响。

以下结合图1和图2，进一步说明本实施例经过抗辐射加固的硅栅边沿触发器结构相对于现有技术中的改进之处。

图1为传统硅栅边沿触发器的电路结构图，图2为本实用新型实施例提供的硅栅边沿触发器的电路结构图，两者功能一致，但是图2相比图1有如下三处改进：

第一、在图2中，边沿触发器的两个回路中增加了两个RC滤波结构。本实施例中，RC滤波电路包括电阻和电容，电阻约为3KΩ，电容约为5pF；第一传输门的输出端经RC滤波电路的电阻与第一或非门的第一输入端相连；电容一端连接至第一传输门的输出端，另一端接地。

RC滤波结构不仅起到了限流和滤波的作用，更可以将高能粒子入射到有源区所产生的电荷及能量泄放掉，防止能量直接作用于MOS管或PN结上，避免对电路造成损伤。第二、图1结构未经过任何的抗辐射加固处理，栅长仅为2.6μm左右，在进行单粒子辐射试验时单粒子翻转非常严重。而图2中，硅栅边沿触发器中的MOS管的栅长增加到3.0～5.5μm，从而扩大了器件的整体面积，使单粒子入射产生的能量难以对下一级晶体管及敏感反向PN结产生影响，有效控制了单粒子效应的影响。以栅长为5.0μm为例，单粒子辐射试验时单粒子效应很微弱，试验全程未发生单粒子翻转。

第三、图1中硅栅边沿触发器结构中的栅氧化层厚度大于500埃。进行总剂量辐射试验后，晶体管的阈值电压及电源漏电有较为明显的变化。将图2中硅栅边沿触发器结构中的栅氧化层厚度控制在500埃以下，在进行总剂量辐射试验后，晶体管的阈值电压及电源漏电只有很微小的变化，阈值电压变化量在0.1V以下，辐照后漏电不超过5μA。因此，栅氧化层厚度的减薄有效的降低了阈值电压的漂移及有源区漏电。

以下结合图3和图4，以八位寄存器为例，对比描述未经过抗辐射加固的八位移位寄存器和经过抗辐射加固的八位寄存器结构。

图3为未经过抗辐射加固的八位移位寄存器，其中的单个硅栅边沿触发器结构也为未经抗辐射加固的硅栅边沿触发器结构，总剂量辐射和单粒子辐射试验后该八位移位寄存器出现了严重的电参数超差及单粒子翻转现象。另外，由于时钟信号和数据信号传输方向相同，因为路径不同传输延时也不同，有可能出现某级硅栅边沿触发器的时钟信号与数据输入信号出现竞争-冒险现象，导致数据移位错误。

图4为经过抗辐射加固的八位移位寄存器，每一位移位寄存器均使用本实用新型实施例经过抗辐射加固的硅栅边沿触发器结构(参考图2)。功能上与未加固的寄存器一致，但在布局布线上进行了特殊处理，将时钟信号与数据输入信号传输方向设为相反，即数据信号从第一级移位寄存器输入，然后依次流向最后一级，而时钟信号从最后一级移位寄存器开始输入，然后依次流向前一级。这样能避免因为时钟信号和数据信号传输延时不同而出现的竞争-冒险现象，降低数据移位的错误率。

经过单个硅栅边沿触发器结构的抗辐射加固处理，总剂量辐射所产生的阈值电压漂移及漏电问题已经得到解决，但组成移位寄存器后抗单粒子效应的效果却未达到预期效果，因此在结构上进行了翻折堆叠处理，每四级硅栅边沿触发器结构进行一次翻折堆叠处理，扩大了每一级硅栅边沿触发器的间隔，并且每四级硅栅边沿触发器之间的走线进行了回转，延长了信号的传输时间，防止了单粒子产生的能量瞬间作用于下一级的栅极或敏感PN结导致逻辑错误或器件损伤。另外，版图上的紧凑中心式布局上可以有效抑制梯度效应，提高电路的可靠性。

值得说明的是，本领域技术人员应当理解，以上所具体描述的内容是说明性的而非限制性的，不应以此限制本实用新型的保护范围。本实用新型的说明书中采用的“第一”、“第二”等描述方式是用于区别不同的对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定，对于本领域技术人员而言，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。

Claims

1.一种硅栅边沿触发器，其特征在于，包括：

时钟电路和两个回路；

每个回路包括第一传输门、第二传输门、第一或非门、第二或非门和RC滤波电路；每个所述回路的数据输入端经第一传输门、RC滤波电路与第一或非门第一输入端相连，第一或非门的输出端与第二或非门的第一输入端相连，第二或非门的输出端经第二传输门与第一或非门的第一输入端连接；第一传输门、第二传输门的控制端信号由时钟电路提供。

2.根据权利要求1所述的硅栅边沿触发器，其特征在于：

两个回路为第一回路和第二回路；

第一回路中,第一或非门的第二输入端为异步置位端，第二或非门的第二输入端为异步复位端；

第二回路中,第一或非门的第二输入端为异步复位端，第二或非门的第二输入端为异步置位端。

3.根据权利要求1所述的硅栅边沿触发器，其特征在于：所述硅栅边沿触发器中的MOS管的栅长为3.0μm至5.5μm。

4.根据权利要求3所述的硅栅边沿触发器，其特征在于：所述硅栅边沿触发器中的MOS管的栅氧化层厚度小于或等于500埃。

5.一种移位寄存器，其特征在于：包括多级串联的如权利要求1-4中任一项所述的硅栅边沿触发器。

6.根据权利要求5所述的移位寄存器，其特征在于：

每级硅栅边沿触发器的时钟信号端、异步置位端和异步复位端分别连接在一起；

除最后一级所述硅栅边沿触发器外，每级硅栅边沿触发器的信号输出端连接至下一级硅栅边沿触发器的信号输入端，最后一级硅栅边沿触发器的信号输出端作为移位寄存器的串行输出端。

7.根据权利要求5所述的移位寄存器，其特征在于：多级所述硅栅边沿触发器被配置为阵列式排布。

8.根据权利要求7所述的移位寄存器，其特征在于：多级所述硅栅边沿触发器按照翻折堆叠排布。

9.根据权利要求8所述的移位寄存器，其特征在于：所述移位寄存器包括八级硅栅边沿触发器，八级所述硅栅边沿触发器被配置为两行四列的阵列式排布。

10.根据权利要求5所述的移位寄存器，其特征在于：数据输入信号与时钟电路产生的时钟信号的传输方向被配置为相反。