CN212848367U - 一种堆叠式封装结构 - Google Patents
一种堆叠式封装结构 Download PDFInfo
- Publication number
- CN212848367U CN212848367U CN202021975407.3U CN202021975407U CN212848367U CN 212848367 U CN212848367 U CN 212848367U CN 202021975407 U CN202021975407 U CN 202021975407U CN 212848367 U CN212848367 U CN 212848367U
- Authority
- CN
- China
- Prior art keywords
- chip
- package
- adhesive layer
- welding
- adhesive linkage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Packaging Frangible Articles (AREA)
Abstract
本实用新型提供了一种堆叠式封装结构，包括依次层叠设置的基板、第一芯片、第一粘接层、第二芯片、第二粘接层、第三芯片和第三粘接层，所述基板上设有第一焊接件、第二焊接件和第三焊接件，所述第一芯片与所述第一焊接件电连接，所述第二芯片与所述第二焊接件电连接，所述第三芯片与所述第三焊接件电连接，所述第二芯片与所述第一粘接层交错设置，所述第三芯片与所述第一芯片的中心在竖直方向上的投影重合。通过将第一芯片、第二芯片和第三芯片交替设置，并在芯片之间设置黏胶层，既能避免芯片打线时断裂的风险，同时也能缩小封装体积。
Description
技术领域
本实用新型涉及封装技术领域，特别是涉及一种堆叠式封装结构。
背景技术
将多个半导体芯片封装在一个封装体中，可以提高电子组件的密度，缩短电子组件间的电性连接路径，不仅可减少多个芯片使用上所占用的体积，更可提高整体的性能。
将多个半导体芯片堆叠封装技术中，多个相同尺寸芯片的堆叠封装技术是常见的封装技术。
现有的封装结构，其加工制造过程中打线时，其芯片容易断裂，影响加工效率，造成浪费。
实用新型内容
鉴于上述问题，提出了本实用新型以便提供一种克服上述问题或者至少部分地解决上述问题的一种堆叠式封装结构。
为了解决上述问题，本实用新型公开了一种堆叠式封装结构，包括依次层叠设置的基板、第一芯片、第一粘接层、第二芯片、第二粘接层、第三芯片和第三粘接层，所述基板上设有第一焊接件、第二焊接件和第三焊接件，所述第一芯片与所述第一焊接件电连接，所述第二芯片与所述第二焊接件电连接，所述第三芯片与所述第三焊接件电连接，所述第二芯片与所述第一粘接层交错设置，所述第三芯片与所述第一芯片的中心在竖直方向上的投影重合。
进一步地，所述第一粘接层和所述第一芯片重合设置。
进一步地，所述第二芯片和所述第二粘接层重合设置。
进一步地，所述第三粘接层和所述第三芯片重合设置。
进一步地，所述第一粘接层为粘晶胶层。
进一步地，所述第二粘接层为粘晶胶层。
进一步地，所述第三粘接层为粘晶胶层。
进一步地，所述第一芯片与所述第一焊接件通过第一连接线连接。
进一步地，所述第二芯片与所述第二焊接件通过第二连接线连接。
进一步地，所述第三芯片与所述第三焊接件通过第三连接线连接。
本实用新型包括以下优点：通过将第一芯片、第二芯片和第三芯片交替设置，并在芯片之间设置黏胶层，既能避免芯片打线时断裂的风险，同时也能缩小封装体积。
附图说明
图1是本实用新型的一种堆叠式封装结构的结构框图。
2第三连接线、3第二连接线、4第一连接线、6第三焊接件、7第二焊接件、8第一焊接件、9基板、10第一芯片、11第一粘接层、12第二芯片、13第二粘接层、14第三芯片、15第三粘接层。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
本实用新型的核心构思之一在于，提供了一种堆叠式封装结构，包括依次层叠设置的基板9、第一芯片10、第一粘接层11、第二芯片12、第二粘接层13、第三芯片14和第三粘接层15，所述基板9上设有第一焊接件8、第二焊接件7和第三焊接件6，所述第一芯片10与所述第一焊接件8电连接，所述第二芯片12与所述第二焊接件7电连接，所述第三芯片14与所述第三焊接件6电连接，所述第二芯片12与所述第一粘接层11交错设置，所述第三芯片14与所述第一芯片10的中心在竖直方向上的投影重合。通过将第一芯片10、第二芯片12和第三芯片14交替设置，并在芯片之间设置黏胶层，既能避免芯片打线时断裂的风险，同时也能缩小封装体积。
参照图1，示出了本实用新型的一种堆叠式封装结构的结构框图，具体可以包括：依次层叠设置的基板9、第一芯片10、第一粘接层11、第二芯片12、第二粘接层13、第三芯片14和第三粘接层15，所述基板9上设有第一焊接件8、第二焊接件7和第三焊接件6，所述第一芯片10与所述第一焊接件8电连接，所述第二芯片12与所述第二焊接件7电连接，所述第三芯片14与所述第三焊接件6电连接，所述第二芯片12与所述第一粘接层11交错设置，所述第三芯片14与所述第一芯片10的中心在竖直方向上的投影重合。本申请中的第一粘接层11用于粘接第一芯片10和第二芯片12，第二粘接层13用于粘接第二芯片12和第三芯片14，第三粘接层15用于粘接第三芯片14和外部壳体。通过将第一芯片10、第二芯片12和第三芯片14交替设置，同时采用粘接层包覆连接线，有利于提高封装结构的稳定性，避免加工过程中芯片的断裂，降低了生成成本。
在本实施例中，所述第一粘接层11和所述第一芯片10重合设置。
在本实施例中，所述第二芯片12和所述第二粘接层13重合设置。
在本实施例中，所述第三粘接层15和所述第三芯片14重合设置。
在本实施例中，所述第一粘接层11为粘晶胶层。
在本实施例中，所述第二粘接层13为粘晶胶层。
在本实施例中，所述第三粘接层15为粘晶胶层。
在本实施例中，所述第一芯片10与所述第一焊接件8通过第一连接线4连接。
在本实施例中，所述第二芯片12与所述第二焊接件7通过第二连接线3连接。
在本实施例中，所述第三芯片14与所述第三焊接件6通过第三连接线2连接。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本实用新型所提供的一种堆叠式封装结构，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
Claims (10)
1.一种堆叠式封装结构，其特征在于，包括依次层叠设置的基板、第一芯片、第一粘接层、第二芯片、第二粘接层、第三芯片和第三粘接层，所述基板上设有第一焊接件、第二焊接件和第三焊接件，所述第一芯片与所述第一焊接件电连接，所述第二芯片与所述第二焊接件电连接，所述第三芯片与所述第三焊接件电连接，所述第二芯片与所述第一粘接层交错设置，所述第三芯片与所述第一芯片的中心在竖直方向上的投影重合。
2.根据权利要求1所述的堆叠式封装结构，其特征在于，所述第一粘接层和所述第一芯片重合设置。
3.根据权利要求1所述的堆叠式封装结构，其特征在于，所述第二芯片和所述第二粘接层重合设置。
4.根据权利要求1所述的堆叠式封装结构，其特征在于，所述第三粘接层和所述第三芯片重合设置。
5.根据权利要求1所述的堆叠式封装结构，其特征在于，所述第一粘接层为粘晶胶层。
6.根据权利要求1所述的堆叠式封装结构，其特征在于，所述第二粘接层为粘晶胶层。
7.根据权利要求1所述的堆叠式封装结构，其特征在于，所述第三粘接层为粘晶胶层。
8.根据权利要求1所述的堆叠式封装结构，其特征在于，所述第一芯片与所述第一焊接件通过第一连接线连接。
9.根据权利要求1所述的堆叠式封装结构，其特征在于，所述第二芯片与所述第二焊接件通过第二连接线连接。
10.根据权利要求1所述的堆叠式封装结构，其特征在于，所述第三芯片与所述第三焊接件通过第三连接线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021975407.3U CN212848367U (zh) | 2020-09-10 | 2020-09-10 | 一种堆叠式封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021975407.3U CN212848367U (zh) | 2020-09-10 | 2020-09-10 | 一种堆叠式封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212848367U true CN212848367U (zh) | 2021-03-30 |
Family
ID=75146991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021975407.3U Active CN212848367U (zh) | 2020-09-10 | 2020-09-10 | 一种堆叠式封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212848367U (zh) |
-
2020
- 2020-09-10 CN CN202021975407.3U patent/CN212848367U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101656248A (zh) | 具有凹槽的基板的芯片堆叠封装结构及其封装方法 | |
| CN103250246A (zh) | 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统 | |
| CN102931174A (zh) | 一种微型表面贴装单相全波桥式整流器及其制造方法 | |
| CN102176450B (zh) | 高密度系统级封装结构 | |
| CN212848367U (zh) | 一种堆叠式封装结构 | |
| CN101246877B (zh) | 多晶片面对面堆叠封装构造 | |
| CN203774319U (zh) | 堆叠式封装结构 | |
| CN114823642A (zh) | 一种双芯片堆叠封装结构及方法 | |
| US20040238924A1 (en) | Semiconductor package | |
| CN201994292U (zh) | 高密度系统级封装结构 | |
| CN102176448B (zh) | 扇出系统级封装结构 | |
| CN101320719A (zh) | 线路载板及其制作方法 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| CN111048479B (zh) | 一种多芯片堆叠封装结构及其封装方法 | |
| CN208284496U (zh) | 具有堆叠芯片的封装体 | |
| CN101236962A (zh) | 多芯片堆叠结构及其制法 | |
| CN101667545B (zh) | 多芯片堆叠结构及其制法 | |
| CN104103605A (zh) | 半导体封装件及其制法 | |
| CN212182318U (zh) | 大功率桥堆整流器 | |
| CN211629076U (zh) | 一种异质异构的WiFiSiP封装结构 | |
| CN218585987U (zh) | 一种芯片堆叠封装结构 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| CN114551367B (zh) | 并联结构的半导体器件 | |
| CN111063664B (zh) | 一种模块化多芯片封装结构及其封装方法 | |
| CN218939663U (zh) | 一种芯片堆叠封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |