CN212677134U - 一种低相位噪声的晶体振荡器及电子计时器 - Google Patents

Abstract

本实用新型公开了一种低相位噪声的晶体振荡器，包括振荡电路、振幅检测电路及电压控制电路；所述振幅检测电路与所述振荡电路的输出端相连，用于检测所述振荡电路的输出信号的振幅是否超过预设的幅值阈值；所述电压控制电路与所述振幅检测电路的输出端相连，用于根据所述振幅检测电路的输出信号确定所述振荡电路的输入电压。本实用新型通过增设所述振幅检测电路及所述电压控制电路，实现了当所述振荡电路的振幅超过阈值后，自动降低所述振荡电路的工作电压，达到了控制振荡幅度的目的，大大降低了其功耗与输出信号的相位噪声。本实用新型同时还提供了一种具有上述有益效果的电子计时器。

Description

一种低相位噪声的晶体振荡器及电子计时器

技术领域

本实用新型涉及晶体振荡器控制领域，特别是涉及一种低相位噪声的晶体振荡器、电子计时器及一种低相位噪声的晶体振荡器及电子计时器。

背景技术

当今社会的很多领域都会用到时钟，尤其是通讯、控制等领域。而作为时钟产生的关键电路，晶振振荡器的作用是把石英晶体的本振信号放大，并生成可供锁相环等模块使用的参考时钟。既然是作为参考时钟，它的性能就显得尤其重要。如果由晶体振荡器产生的参考时钟噪声不够小，那么依靠参考时钟才能工作的锁相环定不能得到高性能的输出时钟；如果功耗不够低，那么势必会对上级电源管理芯片的供电能力提出更高的要求。

由于晶体振荡器一旦起振，其幅度将会越来越大，直到幅度达到供电电压的幅度，这时提供振荡能量的跨导MOS管(金属氧化物半导体)由于幅度过大而进入线性区，这时产生的振荡信号是含有很多谐波成分的信号，相位噪声较大，而且功耗也较大，不能作为理想的参考时钟提供给锁相环等需要低抖动的时钟发生模块。而且大的振荡幅度甚至会烧毁石英晶体。

因此，如何在保障晶体振荡器谐波成分少、相位噪声低的同时，降低功耗，是本领域技术人员亟待解决的问题。

实用新型内容

本实用新型的目的是提供一种低相位噪声的晶体振荡器及电子计时器，以解决现有技术中的震荡信号谐波成分多、相位噪声大及功耗较大的问题。

为解决上述技术问题，本实用新型提供一种低相位噪声的晶体振荡器，包括振荡电路、振幅检测电路及电压控制电路；

所述振幅检测电路与所述振荡电路的输出端相连，用于检测所述振荡电路的输出信号的振幅是否超过预设的幅值阈值；

所述电压控制电路与所述振幅检测电路的输出端相连，用于根据所述振幅检测电路的输出信号确定所述振荡电路的输入电压。

可选地，在所述的低相位噪声的晶体振荡器中，所述电压控制电路包括幅度管理电路、释放决定电路及调压电路；

所述幅度管理电路的输入端与所述振荡电路的输出端相连，用于通过所述振荡电路的输出信号得到电压调整信号；

所述释放决定电路的输入端与所述振幅检测电路的输出端及振幅检测电路的输出端相连，用于根据所述振幅检测电路的输出信号确定是否输出所述电压调整信号；

所述调压电路的输入端与所述释放决定电路的输出端相连，用于根据所述电压调整信号确定所述振荡电路的输入电压。

可选地，在所述的低相位噪声的晶体振荡器中，所述振幅检测电路包括第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管及第十八PMOS管，第五电容及第六电容，第四电阻；

所述第十六PMOS管的栅极及所述第十八PMOS管的栅极与第一正向电源相连，且所述第十六PMOS管的漏极分别与所述第十五PMOS管的栅极及所述第十七PMOS管的栅极相连，所述第十五PMOS管的源极及所述第十七PMOS管的源极与VDD相连，所述第十五PMOS管的漏极与所述第十六PMOS管的源极相连，所述第十七PMOS管的漏极与所述第十八PMOS管的源极相连；

所述第十三NMOS管的栅极及所述第十五NMOS管的栅极与第一反向电源相连，所述第十三NMOS管的漏极与所述第十六PMOS管的漏极相连，所述第十五NMOS管的漏极与所述第十八PMOS管的漏极相连，且所述第十五NMOS管的漏极与所述第十八PMOS管的漏极通过第五电容接地；

所述第十六NMOS管的栅极及所述第十七NMOS管的栅极与第三反向电源相连，且所述第十六NMOS管的漏极与所述第十五NMOS管的源极相连，所述第十六NMOS管的源极与所述第十七NMOS管的漏极相连，所述第十七NMOS管的源极接地；

所述振荡电路的输出端通过所述第六电容连接至所述第十四NMOS管的栅极，且所述第十四NMOS管的栅极通过所述第四电阻与第四反向电源相连，所述第十四NMOS管的源极接地，所述第十四NMOS管的漏极与所述第十三NMOS管的源极相连。

可选地，在所述的低相位噪声的晶体振荡器中，所述振幅检测电路还包括第一缓冲器；

所述振幅检测电路通过所述第一缓冲器与所述电压控制电路相连。

可选地，在所述的低相位噪声的晶体振荡器中，所述幅度管理电路包括第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管及第十二NMOS管，第三电阻，第零电容及第三电容；

所述第十二PMOS管的栅极、所述第十四PMOS管的栅极、所述第八PMOS管的栅极及所述第九PMOS管的栅极与所述第一正向电源相连，且所述第八PMOS管的源极、所述第十一PMOS管的源极及所述第十三PMOS管的源极与VDD相连，所述第十三PMOS管的漏极与所述第十四PMOS管的源极相连，所述第十一PMOS管的漏极与所述第十二PMOS管的源极相连，所述第八PMOS管的漏极与所述第九PMOS管的源极相连，所述第十四PMOS管的漏极分别与所述第十三PMOS管的栅极及所述第十一PMOS管的栅极相连；

所述第八NMOS管的栅极及所述第九NMOS管的栅极与所述第一反向电源相连，所述第八NMOS管的漏极与所述第十四PMOS管的漏极相连，所述第九NMOS管的漏极与所述第十二PMOS管的漏极相连，且所述第十二PMOS管的漏极与所述第十PMOS管的栅极相连，所述第十二PMOS管的漏极与所述第十PMOS管的栅极之间通过所述第零电容接地，所述第十PMOS管的漏极为所述幅度管理电路的输出端；

所述第十NMOS管的栅极及所述第十一NMOS管的栅极与所述第三反向电源相连，且所述第十一NMOS管的漏极与所述第十NMOS管的源极相连，所述第十NMOS管的漏极与所述第九NMOS管的源极相连，所述第十一NMOS管的源极接地；

所述振荡电路的输出端通过所述第三电容连接至所述第十二NMOS管的栅极，且所述第十二NMOS管的栅极通过所述第三电阻与所述第四反向电源相连，所述第十二NMOS管的源极接地，所述第十二NMOS管的漏极与所述第八NMOS管的源极相连。

可选地，在所述的低相位噪声的晶体振荡器中，所述释放决定电路与所述振幅检测电路之间通过施密特触发器连接；

所述释放决定电路包括第四PMOS管、第五PMOS管、第六PMOS管及第七PMOS管，第一电阻及第二电阻，第四NMOS管、第五NMOS管、第六NMOS管及第七NMOS管；

所述第四PMOS管的源极、所述第五PMOS管的源极、所述第六PMOS管的源极及所述第七PMOS管的漏极与所述VDD相连，所述第六PMOS管的漏极依次通过所述第一电阻及所述第二电阻接地，所述第六PMOS管的栅极与所述振幅检测电路的输出端相连；

所述第五PMOS管的栅极分别与所述第五PMOS管的漏极、所述第四PMOS管的栅极及所述第五NMOS管的漏极相连，所述第四PMOS管的漏极与所述第四NMOS管的漏极、所述第七PMOS管的栅极及所述第十PMOS管的漏极相连；

所述第七PMOS管的源极与所述第七NMOS管的漏极相连，所述第七NMOS管的源极接地，所述第七NMOS管的栅极与所述第一反向电源相连；

所述第六NMOS管的栅极与所述第一反向电源相连，所述第六NMOS管的源极接地，所述第六NMOS管的漏极与所述第四NMOS管的源极相连，所述第四NMOS管的栅极与所述第七PMOS管的源极相连；

所述第五NMOS管的源极与所述第六NMOS管的漏极相连，所述第五NMOS管的栅极连接于所述第一电阻及所述第二电阻之间。

可选地，在所述的低相位噪声的晶体振荡器中，所述幅度管理电路还包括滤波电容。

可选地，在所述的低相位噪声的晶体振荡器中，还包括整形电路；

所述整形电路与所述振荡电路的输出端相连；

所述晶体振荡器通过所述整形电路与外部电路相连。

可选地，在所述的低相位噪声的晶体振荡器中，所述整形电路还包括第二缓冲器；

所述整形电路通过所述第二缓冲器与外部电路相连。

一种电子计时器，所述电子计时器包括如上述任一种所述的低相位噪声的晶体振荡器。

本实用新型所提供的低相位噪声的晶体振荡器，包括振荡电路、振幅检测电路及电压控制电路；所述振幅检测电路与所述振荡电路的输出端相连，用于检测所述振荡电路的输出信号的振幅是否超过预设的幅值阈值；所述电压控制电路与所述振幅检测电路的输出端相连，用于根据所述振幅检测电路的输出信号确定所述振荡电路的输入电压。本实用新型通过增设所述振幅检测电路及所述电压控制电路，实现了当所述振荡电路的振幅超过阈值后，自动降低所述振荡电路的工作电压，达到了控制振荡幅度，使所述振荡电路的跨导MOS管始终工作于饱和区。这样，所述振荡电路不仅能输出单频的正弦波，同时也大大降低了其功耗与输出信号的相位噪声。本实用新型同时还提供了一种具有上述有益效果的电子计时器及晶体振荡器的控制方法、装置、设备及计算机可读存储介质。

附图说明

为了更清楚的说明本实用新型实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型提供的低相位噪声的晶体振荡器的一种具体实施方式的结构示意图；

图2为本实用新型提供的低相位噪声的晶体振荡器的另一种具体实施方式的结构示意图；

图3为本实用新型提供的低相位噪声的晶体振荡器的一种具体实施方式的振荡电路的结构示意图；

图4为本实用新型提供的低相位噪声的晶体振荡器的一种具体实施方式的振荡电路的石英晶体的等效电路；

图5为本实用新型提供的低相位噪声的晶体振荡器的一种具体实施方式的振幅检测电路的结构示意图；

图6为本实用新型提供的低相位噪声的晶体振荡器的一种具体实施方式的电压控制电路的结构示意图；

图7为本实用新型提供的低相位噪声的晶体振荡器的一种具体实施方式的整形电路的结构示意图；

图8为本实用新型提供的晶体振荡器的控制方法的一种具体实施方式的流程示意图；

图9为本实用新型提供的晶体振荡器的控制装置的一种具体实施方式的结构示意图；

图10为本实用新型提供的低相位噪声的晶体振荡器的一种具体实施方式中XA点的瞬态波形；

图11为本实用新型提供的低相位噪声的晶体振荡器的一种具体实施方式中XB点的瞬态波形。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面结合附图和具体实施方式对本实用新型作进一步的详细说明。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要预先说明的是本实用新型的说明书中的有时会采用电路图标记代指电路元件，比如用MN表示NMOS管，用MP表示PMOS管，用R表示电阻，用C表示电容，序号加在电路图标记后面，如MN12表示第十二NMOS管MN12，MP7表示第七PMOS管MP7，R4表示第四电阻R4等。

本实用新型的核心是提供一种低相位噪声的晶体振荡器，其一种具体实施方式的结构示意图如图1所示，称其为具体实施方式一，包括振荡电路01、振幅检测电路02及电压控制电路03；

所述振幅检测电路02与所述振荡电路01的输出端相连，用于检测所述振荡电路01的输出信号的振幅是否超过预设的幅值阈值；

所述电压控制电路03与所述振幅检测电路02的输出端相连，用于根据所述振幅检测电路02的输出信号确定所述振荡电路01的输入电压。

所述振荡电路01由振荡核心电路和偏置电路组成，如图3所示。该电路的供电电压由受控制的MN2的源极VDD_2nd提供。图3中还包含了片外石英晶体和负载电路。振荡核心电路包括产生跨导Gm的晶体管MP1和MN1，反馈电阻Rf，隔直电容C1和C2。

图4为石英晶体的等效电路，其中Ls，Cs，Rs表示晶体的等效串联电感，串联电容和串联电阻(内阻)；Cp表示并联在晶体两端的电容，包括封装电容和PCB(印刷电路板)上寄生电容等等。

除Ls，Cs，Rs之外，XA和XB两点之间的等效小信号交流阻抗为：

其中Gm是MN1的跨导Gmn1和MP1跨导Gmp1的和，且

上述两式中I_d是流过MN1和MP1的电流；k_N和k_P是NMOS管和PMOS管的工艺参数；

和

分别是NMOS和PMOS管的栅长与栅宽的比值。

等效交流阻抗是关于变量Gm的函数，其实部为：

因为石英晶体内阻Rs是正值，它消耗能量，为了起振并且维持振荡，上式的实部应该是负阻且其绝对值必须大于等于Rs，令下式成立：

Re[Zeq]＝-Rs；

由于实际中外部负载电容CL1和CL2远大于寄生电容Cp，所以临界跨导近似为：

Gm(临界)＝ω²·Rs·(CL1+C1+C2)²；

等效阻抗的表达式对Gm求导，可得到最大的跨导为：

根据Gm(最大)，并选择合适的

和

值，得到起振所需要的最大电流I_d。

优选地，还包括整形电路；

所述整形电路与所述振荡电路01的输出端相连；

所述晶体振荡器通过所述整形电路与外部电路相连。

另外，所述整形电路还包括第二缓冲器；

所述整形电路通过所述第二缓冲器与外部电路相连。

所述整形电路的一种具体实施方式的电路结构示意图如图7所示，所述整形电路由三部分组成，分别是高通滤波器、比较器和输出缓冲器。高通滤波器由C7和R5组成，确保振荡信号通过。比较器由尾电流偏置管MN28，差分输入管MN24，MN23，第一级负载管MP23，MP24，第二级输出管MP26，MN26，MP25，MN25组成。缓冲器由第一级反相器MP27，MN27和第二级反相器MP28，MN28组成，目的是向后级提供适当的驱动能力。

VBN5确定了比较器输入级尾电流，比较器的正向输入端VIP的共模电压VB由偏置电路提供，并通过一个大电阻R5传递到比较器的负向输入端VIN。这样，比较器的正负输入端具有相同的共模电压，当振荡信号XA经隔直电容C7到达VIN时，正弦波信号刚好以共模电压为中心振荡，所述比较器输出50％方波。当然，也可以输出其它占空比的波形，可根据实际需要做相应调整；增设所述整形电路后，可根据实际需要对所述振荡电路01的输出信号作调整，提高所述晶体振荡器的泛用性。

本实用新型所提供的低相位噪声的晶体振荡器，包括振荡电路01、振幅检测电路02及电压控制电路03；所述振幅检测电路02与所述振荡电路01的输出端相连，用于检测所述振荡电路01的输出信号的振幅是否超过预设的幅值阈值；所述电压控制电路03与所述振幅检测电路02的输出端相连，用于根据所述振幅检测电路02的输出信号确定所述振荡电路01的输入电压。本实用新型通过增设所述振幅检测电路02及所述电压控制电路03，实现了当所述振荡电路01的振幅超过阈值后，自动降低所述振荡电路01的工作电压，达到了控制振荡幅度，使所述振荡电路01的跨导MOS管始终工作于饱和区。这样，所述振荡电路01不仅能输出单频的正弦波，同时也大大降低了其功耗与输出信号的相位噪声。

在上述具体实施方式的基础上，进一步对所述电压控制电路03做改进，得到具体实施方式二，其结构示意图如图2所示，包括振荡电路01、振幅检测电路02及电压控制电路03；

所述振幅检测电路02与所述振荡电路01的输出端相连，用于检测所述振荡电路01的输出信号的振幅是否超过预设的幅值阈值；

所述电压控制电路03与所述振幅检测电路02的输出端相连，用于根据所述振幅检测电路02的输出信号确定所述振荡电路01的输入电压；

所述电压控制电路03包括幅度管理电路031、释放决定电路032及调压电路033；

所述幅度管理电路031的输入端与所述振荡电路01的输出端相连，用于通过所述振荡电路01的输出信号得到电压调整信号；

所述释放决定电路032的输入端与所述振幅检测电路02的输出端及振幅检测电路02的输出端相连，用于根据所述振幅检测电路02的输出信号确定是否输出所述电压调整信号；

所述调压电路033的输入端与所述释放决定电路032的输出端相连，用于根据所述电压调整信号确定所述振荡电路01的输入电压。

本具体实施方式与上述具体实施方式的不同之处在于，本具体实施方式中限定了所述电压控制电路03的具体结构，其余结构均与上述具体实施方式相同，在此不再展开赘述。

作为一种具体实施方式，所述调压电路033为放大电路，具体地，所述放大电路为三极管放大电路，所述电压调整信号经过所述放大电路发达后作为所述振荡电路01的工作电压。

作为一种优选实施方式，所述振幅检测电路02包括第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17及第十八PMOS管MP18，第五电容C5及第六电容C6，第四电阻R4，其具体结构示意图如图5所示；

所述第十六PMOS管MP16的栅极及所述第十八PMOS管MP18的栅极与第一正向电源相连，且所述第十六PMOS管MP16的漏极分别与所述第十五PMOS管MP15的栅极及所述第十七PMOS管MP17的栅极相连，所述第十五PMOS管MP15的源极及所述第十七PMOS管MP17的源极与VDD相连，所述第十五PMOS管MP15的漏极与所述第十六PMOS管MP16的源极相连，所述第十七PMOS管MP17的漏极与所述第十八PMOS管MP18的源极相连；

所述第十三NMOS管MN13的栅极及所述第十五NMOS管MN15的栅极与第一反向电源相连，所述第十三NMOS管MN13的漏极与所述第十六PMOS管MP16的漏极相连，所述第十五NMOS管MN15的漏极与所述第十八PMOS管MP18的漏极相连，且所述第十五NMOS管MN15的漏极与所述第十八PMOS管MP18的漏极通过第五电容C5接地；

所述第十六NMOS管MN16的栅极及所述第十七NMOS管MN17的栅极与第三反向电源相连，且所述第十六NMOS管MN16的漏极与所述第十五NMOS管MN15的源极相连，所述第十六NMOS管MN16的源极与所述第十七NMOS管MN17的漏极相连，所述第十七NMOS管MN17的源极接地；

所述振荡电路01的输出端通过所述第六电容C6连接至所述第十四NMOS管MN14的栅极，且所述第十四NMOS管MN14的栅极通过所述第四电阻R4与第四反向电源相连，所述第十四NMOS管MN14的源极接地，所述第十四NMOS管MN14的漏极与所述第十三NMOS管MN13的源极相连。

图5中的振幅检测电路02，在上述结构的后面，还增设了施密特触发器，将Q点的高电压在输出时转换为低电压，请结合下面的电压控制电路03的具体结构阅读。

优选地，图5中的振幅检测电路02还包括第一缓冲器；

所述振幅检测电路02通过所述第一缓冲器与所述电压控制电路03相连。

图5中的振幅检测电路02包括MOS管MN13，MN14，MN15，MN16，MN17，MP15，MP16，MP17，MP18，电阻R4，以及电容C6，C5。MOS管MP19，MP20，MN19，MN20，MP40，MN40构成施密特触发器。引入施密特触发器的目的是防止Q点纹波造成的输出错误。MP21，MN21构成缓冲器的第一级反相器，MP22，MN22构成缓冲器的第二级反相器。

偏置电压VBP1，VBN1，VBN3，VBN4由分别由所述第一正向电源、所述第一反向电源、所述第三反向电源及所述第四反向电源提供。所述振荡电路01的输出信号从XA端进入，经过隔直电容C6传递到MN14的栅极XA_INT。XA_INT点偏置电压由VBN2经一个大电阻R4提供，且MN14和MN17被偏置在亚阈值区域，因此在没有振荡时，P点输出较大的电压，而Q点输出为低电压，STARTUP_OUT输出高电压，控制幅度管理电路031输出高电压。

随着振荡幅度的增大，P点的电压幅度逐渐增大，由于工作在亚阈值区域，幅度的增大导致该点直流电平逐渐减小，致使Q点电压升高直到接近电源电压VDD。由于滤波电容C5的存在，Q点只含直流成分。最终STARTUP_OUT输出低电压，控制幅度管理电路031输出预设的较低电压。

起振检测与幅度管理电路031有一定的时序要求，即一定要使起振检测电路中Q点电压变高的时间早于幅度管理电路031中B点电压变高的时间。

作为一种优选实施方式，所述电压控制电路03的电路结构示意图如图6所示，包括所述幅度管理电路031及所述释放决定电路032。

所述幅度管理电路031包括第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11及第十二NMOS管MN12，第三电阻R3，第零电容C0及第三电容C3；

所述第十二PMOS管MP12的栅极、所述第十四PMOS管MP14的栅极、所述第八PMOS管MP8的栅极及所述第九PMOS管MP9的栅极与所述第一正向电源相连，且所述第八PMOS管MP8的源极、所述第十一PMOS管MP11的源极及所述第十三PMOS管MP13的源极与VDD相连，所述第十三PMOS管MP13的漏极与所述第十四PMOS管MP14的源极相连，所述第十一PMOS管MP11的漏极与所述第十二PMOS管MP12的源极相连，所述第八PMOS管MP8的漏极与所述第九PMOS管MP9的源极相连，所述第十四PMOS管MP14的漏极分别与所述第十三PMOS管MP13的栅极及所述第十一PMOS管MP11的栅极相连；

所述第八NMOS管MN8的栅极及所述第九NMOS管MN9的栅极与所述第一反向电源相连，所述第八NMOS管MN8的漏极与所述第十四PMOS管MP14的漏极相连，所述第九NMOS管MN9的漏极与所述第十二PMOS管MP12的漏极相连，且所述第十二PMOS管MP12的漏极与所述第十PMOS管MP10的栅极相连，所述第十二PMOS管MP12的漏极与所述第十PMOS管MP10的栅极之间通过所述第零电容C0接地，所述第十PMOS管MP10的漏极为所述幅度管理电路031的输出端；

所述第十NMOS管MN10的栅极及所述第十一NMOS管MN11的栅极与所述第三反向电源相连，且所述第十一NMOS管MN11的漏极与所述第十NMOS管MN10的源极相连，所述第十NMOS管MN10的漏极与所述第九NMOS管MN9的源极相连，所述第十一NMOS管MN11的源极接地；

所述振荡电路01的输出端通过所述第三电容C3连接至所述第十二NMOS管MN12的栅极，且所述第十二NMOS管MN12的栅极通过所述第三电阻R3与所述第四反向电源相连，所述第十二NMOS管MN12的源极接地，所述第十二NMOS管MN12的漏极与所述第八NMOS管MN8的源极相连。

所述释放决定电路032与所述振幅检测电路02之间通过施密特触发器连接；

所述释放决定电路032包括第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6及第七PMOS管MP7，第一电阻R1及第二电阻R2，第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6及第七NMOS管MN7；

所述第四PMOS管MP4的源极、所述第五PMOS管MP5的源极、所述第六PMOS管MP6的源极及所述第七PMOS管MP7的漏极与所述VDD相连，所述第六PMOS管MP6的漏极依次通过所述第一电阻R1及所述第二电阻R2接地，所述第六PMOS管MP6的栅极与所述振幅检测电路02的输出端相连；

所述第五PMOS管MP5的栅极分别与所述第五PMOS管MP5的漏极、所述第四PMOS管MP4的栅极及所述第五NMOS管MN5的漏极相连，所述第四PMOS管MP4的漏极与所述第四NMOS管MN4的漏极、所述第七PMOS管MP7的栅极及所述第十PMOS管MP10的漏极相连；

所述第七PMOS管MP7的源极与所述第七NMOS管MN7的漏极相连，所述第七NMOS管MN7的源极接地，所述第七NMOS管MN7的栅极与所述第一反向电源相连；

所述第六NMOS管MN6的栅极与所述第一反向电源相连，所述第六NMOS管MN6的源极接地，所述第六NMOS管MN6的漏极与所述第四NMOS管MN4的源极相连，所述第四NMOS管MN4的栅极与所述第七PMOS管MP7的源极相连；

所述第五NMOS管MN5的源极与所述第六NMOS管MN6的漏极相连，所述第五NMOS管MN5的栅极连接于所述第一电阻R1及所述第二电阻R2之间。

图6中，所述振荡电路01的输出信号从XB端进入，经过隔直电容C3传递到MN12的栅极XB_INT。XB_INT点偏置电压由VBN2经一个大电阻R3提供，且MN12和MN11被偏置在亚阈值区域，因此在没有振荡时，A点输出较大的电压，而B点输出为低电压，这样MP10完全导通。由于此时起振检测电路的输出STARTUP_OUT输出高电压，MN5的栅极电压VREF为0，致使MN5，MP5，MP4，MP7和MN4都关闭。这样控制MN2的电压，AMP_REG因为MP8，MP9，MP10的导通而接近电源电压VDD。

随着振荡幅度的增大，A点的电压幅度逐渐增大，由于工作在亚阈值区域，幅度的增大导致该点DC电平逐渐减小，B点电压开始升高。由于B点滤波电容C0的存在，该点振荡幅度近似为0。振荡幅度增大到一定值，B点会迅速的增大到接近电源电压VDD，从而关断MP10。另一方面，起振检测电路的输出STARTUP_OUT输出低电压，VREF变成了R1和R2分压的值，由MN5，MP5，MP4，MP7，MN4，MN7和MN6组成的两级运算跨导放大器建立起来，C点电压等于VREF，AMP_REG点电压也因此确定，该节点就是被调整的电压，控制着振荡器的幅度。

优选地，所述幅度管理电路031还包括滤波电容C4，起到过滤AMP_REG点毛刺的作用。

本具体实施方式中，所述电压控制电路03无需外部电源，而是从所述振荡电路01的输出信号中获得所述电压调整信号，简化了所述晶体振荡器的结构，且节约了所属晶体振荡器能耗。

图10为XA点的瞬态波形，图11为XB点的瞬态波形，图10、11中的转折点即是所述电压控制电路03控制振荡电路01的偏置形成的。

本实用新型还提供了一种电子计时器，所述电子计时器包括如上述任一种所述的低相位噪声的晶体振荡器。本实用新型所提供的低相位噪声的晶体振荡器，包括振荡电路01、振幅检测电路02及电压控制电路03；所述振幅检测电路02与所述振荡电路01的输出端相连，用于检测所述振荡电路01的输出信号的振幅是否超过预设的幅值阈值；所述电压控制电路03与所述振幅检测电路02的输出端相连，用于根据所述振幅检测电路02的输出信号确定所述振荡电路01的输入电压。本实用新型通过增设所述振幅检测电路02及所述电压控制电路03，实现了当所述振荡电路01的振幅超过阈值后，自动降低所述振荡电路01的工作电压，达到了控制振荡幅度，使所述振荡电路01的跨导MOS管始终工作于饱和区。这样，所述振荡电路01不仅能输出单频的正弦波，同时也大大降低了其功耗与输出信号的相位噪声。

本实用新型还提供了一种晶体振荡器的控制方法，其一种具体实施方式的流程示意图如图8所示，称其为具体实施方式三，包括：

S301：接收电压振荡信号。

S302：根据所述电压振荡信号，确定幅值信息。

S303：判断所述幅值信息是否超过幅值阈值。

S304：当所述幅值信息超过所述幅值阈值时，降低所述晶体振荡器的工作电压，使所述晶体振荡器在低振幅状态下工作。

作为一种优选实施方式，所述S303步骤具体包括：

判断所述幅值信息是否超过幅值阈值及工作阈值。

相应地，所述S304包括：

S3041：当所述幅值信息超过所述工作阈值时，根据所述电压振荡信号得到电压调整信号。

S3042：当所述幅值信息超过所述幅值阈值时，发送所述电压调整信号至调压电路033，使所述调压电路033根据所述电压调整信号降低所述晶体振荡器的工作电压，实现所述晶体振荡器在低振幅状态下工作。

本实用新型提供的晶体振荡器的控制方法，通过接收电压振荡信号；根据所述电压振荡信号，确定幅值信息；判断所述幅值信息是否超过幅值阈值；当所述幅值信息超过所述幅值阈值时，降低所述晶体振荡器的工作电压，使所述晶体振荡器在低振幅状态下工作。本实用新型通过监控所述电压振荡信号的幅值信息，实现了当所述振荡电路01的振幅超过阈值后，自动降低所述振荡电路01的工作电压，达到了控制振荡幅度，使所述振荡电路01的跨导MOS管始终工作于饱和区。这样，所述振荡电路01不仅能输出单频的正弦波，同时也大大降低了其功耗与输出信号的相位噪声。

下面对本实用新型实施例提供的晶体振荡器的控制装置进行介绍，下文描述的晶体振荡器的控制装置与上文描述的晶体振荡器的控制方法可相互对应参照。

图9为本实用新型实施例提供的晶体振荡器的控制装置的结构框图，称其为具体实施方式四，参照图9晶体振荡器的控制装置可以包括：

接收模块100，用于接收电压振荡信号；

幅值确定模块200，用于根据所述电压振荡信号，确定所述幅值信息；

判断模块300，用于判断所述幅值信息是否超过幅值阈值；

降压模块400，用于当所述幅值信息超过所述幅值阈值时，降低所述晶体振荡器的工作电压，使所述晶体振荡器在低振幅状态下工作。

作为一种优选实施方式，所述判断模块300包括双阈值判断单元，用于判断所述幅值信息是否超过幅值阈值及工作阈值。

作为一种优选实施方式，所述降压模块400包括：

低压单元，用于当所述幅值信息超过所述工作阈值时，根据所述电压振荡信号得到电压调整信号。

发送单元，用于当所述幅值信息超过所述幅值阈值时，发送所述电压调整信号至调压电路033，使所述调压电路033根据所述电压调整信号降低所述晶体振荡器的工作电压，实现所述晶体振荡器在低振幅状态下工作。

本实用新型提供的晶体振荡器的控制装置通过接收模块100，用于接收电压振荡信号；幅值确定模块200，用于根据所述电压振荡信号，确定所述幅值信息；判断模块300，用于判断所述幅值信息是否超过幅值阈值；降压模块400，用于当所述幅值信息超过所述幅值阈值时，降低所述晶体振荡器的工作电压，使所述晶体振荡器在低振幅状态下工作。本实用新型通过监控所述电压振荡信号的幅值信息，实现了当所述振荡电路01的振幅超过阈值后，自动降低所述振荡电路01的工作电压，达到了控制振荡幅度，使所述振荡电路01的跨导MOS管始终工作于饱和区。这样，所述振荡电路01不仅能输出单频的正弦波，同时也大大降低了其功耗与输出信号的相位噪声。

本实施例的晶体振荡器的控制装置用于实现前述的晶体振荡器的控制方法，因此晶体振荡器的控制装置中的具体实施方式可见前文中的晶体振荡器的控制方法的实施例部分，例如，接收模块100，幅值确定模块200，判断模块300，降压模块400，分别用于实现上述晶体振荡器的控制方法中步骤S101，S102，S103和S104，所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再赘述。

本实用新型还提供了一种具有上述有益效果的瞬时残压检测设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如所述的晶体振荡器的控制方法的步骤。本实用新型提供的晶体振荡器的控制方法，通过接收电压振荡信号；根据所述电压振荡信号，确定幅值信息；判断所述幅值信息是否超过幅值阈值；当所述幅值信息超过所述幅值阈值时，降低所述晶体振荡器的工作电压，使所述晶体振荡器在低振幅状态下工作。本实用新型通过监控所述电压振荡信号的幅值信息，实现了当所述振荡电路01的振幅超过阈值后，自动降低所述振荡电路01的工作电压，达到了控制振荡幅度，使所述振荡电路01的跨导MOS管始终工作于饱和区。这样，所述振荡电路01不仅能输出单频的正弦波，同时也大大降低了其功耗与输出信号的相位噪声。

本实用新型还提供了一种具有上述有益效果的计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如所述的晶体振荡器的控制方法的步骤。本实用新型提供的晶体振荡器的控制方法，通过接收电压振荡信号；根据所述电压振荡信号，确定幅值信息；判断所述幅值信息是否超过幅值阈值；当所述幅值信息超过所述幅值阈值时，降低所述晶体振荡器的工作电压，使所述晶体振荡器在低振幅状态下工作。本实用新型通过监控所述电压振荡信号的幅值信息，实现了当所述振荡电路01的振幅超过阈值后，自动降低所述振荡电路01的工作电压，达到了控制振荡幅度，使所述振荡电路01的跨导MOS管始终工作于饱和区。这样，所述振荡电路01不仅能输出单频的正弦波，同时也大大降低了其功耗与输出信号的相位噪声。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本实用新型的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上对本实用新型所提供的低相位噪声的晶体振荡器、电子计时器进行了详细介绍。本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。

Claims (10)

1.一种低相位噪声的晶体振荡器，其特征在于，包括振荡电路、振幅检测电路及电压控制电路；

所述振幅检测电路与所述振荡电路的输出端相连，用于检测所述振荡电路的输出信号的振幅是否超过预设的幅值阈值；

所述电压控制电路与所述振幅检测电路的输出端相连，用于根据所述振幅检测电路的输出信号确定所述振荡电路的输入电压。

2.如权利要求1所述的低相位噪声的晶体振荡器，其特征在于，所述电压控制电路包括幅度管理电路、释放决定电路及调压电路；

所述幅度管理电路的输入端与所述振荡电路的输出端相连，用于通过所述振荡电路的输出信号得到电压调整信号；

所述释放决定电路的输入端与所述振幅检测电路的输出端及振幅检测电路的输出端相连，用于根据所述振幅检测电路的输出信号确定是否输出所述电压调整信号；

所述调压电路的输入端与所述释放决定电路的输出端相连，用于根据所述电压调整信号确定所述振荡电路的输入电压。

3.如权利要求2所述的低相位噪声的晶体振荡器，其特征在于，所述振幅检测电路包括第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管及第十八PMOS管，第五电容及第六电容，第四电阻；

所述第十六PMOS管的栅极及所述第十八PMOS管的栅极与第一正向电源相连，且所述第十六PMOS管的漏极分别与所述第十五PMOS管的栅极及所述第十七PMOS管的栅极相连，所述第十五PMOS管的源极及所述第十七PMOS管的源极与VDD相连，所述第十五PMOS管的漏极与所述第十六PMOS管的源极相连，所述第十七PMOS管的漏极与所述第十八PMOS管的源极相连；

所述第十三NMOS管的栅极及所述第十五NMOS管的栅极与第一反向电源相连，所述第十三NMOS管的漏极与所述第十六PMOS管的漏极相连，所述第十五NMOS管的漏极与所述第十八PMOS管的漏极相连，且所述第十五NMOS管的漏极与所述第十八PMOS管的漏极通过第五电容接地；

所述第十六NMOS管的栅极及所述第十七NMOS管的栅极与第三反向电源相连，且所述第十六NMOS管的漏极与所述第十五NMOS管的源极相连，所述第十六NMOS管的源极与所述第十七NMOS管的漏极相连，所述第十七NMOS管的源极接地；

所述振荡电路的输出端通过所述第六电容连接至所述第十四NMOS管的栅极，且所述第十四NMOS管的栅极通过所述第四电阻与第四反向电源相连，所述第十四NMOS管的源极接地，所述第十四NMOS管的漏极与所述第十三NMOS管的源极相连。

4.如权利要求3所述的低相位噪声的晶体振荡器，其特征在于，所述振幅检测电路还包括第一缓冲器；

所述振幅检测电路通过所述第一缓冲器与所述电压控制电路相连。

5.如权利要求3所述的低相位噪声的晶体振荡器，其特征在于，所述幅度管理电路包括第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管及第十二NMOS管，第三电阻，第零电容及第三电容；

所述第十二PMOS管的栅极、所述第十四PMOS管的栅极、所述第八PMOS管的栅极及所述第九PMOS管的栅极与所述第一正向电源相连，且所述第八PMOS管的源极、所述第十一PMOS管的源极及所述第十三PMOS管的源极与VDD相连，所述第十三PMOS管的漏极与所述第十四PMOS管的源极相连，所述第十一PMOS管的漏极与所述第十二PMOS管的源极相连，所述第八PMOS管的漏极与所述第九PMOS管的源极相连，所述第十四PMOS管的漏极分别与所述第十三PMOS管的栅极及所述第十一PMOS管的栅极相连；

所述第八NMOS管的栅极及所述第九NMOS管的栅极与所述第一反向电源相连，所述第八NMOS管的漏极与所述第十四PMOS管的漏极相连，所述第九NMOS管的漏极与所述第十二PMOS管的漏极相连，且所述第十二PMOS管的漏极与所述第十PMOS管的栅极相连，所述第十二PMOS管的漏极与所述第十PMOS管的栅极之间通过所述第零电容接地，所述第十PMOS管的漏极为所述幅度管理电路的输出端；

所述第十NMOS管的栅极及所述第十一NMOS管的栅极与所述第三反向电源相连，且所述第十一NMOS管的漏极与所述第十NMOS管的源极相连，所述第十NMOS管的漏极与所述第九NMOS管的源极相连，所述第十一NMOS管的源极接地；

所述振荡电路的输出端通过所述第三电容连接至所述第十二NMOS管的栅极，且所述第十二NMOS管的栅极通过所述第三电阻与所述第四反向电源相连，所述第十二NMOS管的源极接地，所述第十二NMOS管的漏极与所述第八NMOS管的源极相连。

6.如权利要求5所述的低相位噪声的晶体振荡器，其特征在于，所述释放决定电路与所述振幅检测电路之间通过施密特触发器连接；

所述释放决定电路包括第四PMOS管、第五PMOS管、第六PMOS管及第七PMOS管，第一电阻及第二电阻，第四NMOS管、第五NMOS管、第六NMOS管及第七NMOS管；

所述第四PMOS管的源极、所述第五PMOS管的源极、所述第六PMOS管的源极及所述第七PMOS管的漏极与所述VDD相连，所述第六PMOS管的漏极依次通过所述第一电阻及所述第二电阻接地，所述第六PMOS管的栅极与所述振幅检测电路的输出端相连；

所述第五PMOS管的栅极分别与所述第五PMOS管的漏极、所述第四PMOS管的栅极及所述第五NMOS管的漏极相连，所述第四PMOS管的漏极与所述第四NMOS管的漏极、所述第七PMOS管的栅极及所述第十PMOS管的漏极相连；

所述第七PMOS管的源极与所述第七NMOS管的漏极相连，所述第七NMOS管的源极接地，所述第七NMOS管的栅极与所述第一反向电源相连；

所述第六NMOS管的栅极与所述第一反向电源相连，所述第六NMOS管的源极接地，所述第六NMOS管的漏极与所述第四NMOS管的源极相连，所述第四NMOS管的栅极与所述第七PMOS管的源极相连；

所述第五NMOS管的源极与所述第六NMOS管的漏极相连，所述第五NMOS管的栅极连接于所述第一电阻及所述第二电阻之间。

7.如权利要求5所述的低相位噪声的晶体振荡器，其特征在于，所述幅度管理电路还包括滤波电容。

8.如权利要求1所述的低相位噪声的晶体振荡器，其特征在于，还包括整形电路；

所述整形电路与所述振荡电路的输出端相连；

所述晶体振荡器通过所述整形电路与外部电路相连。

9.如权利要求8所述的低相位噪声的晶体振荡器，其特征在于，所述整形电路还包括第二缓冲器；

所述整形电路通过所述第二缓冲器与外部电路相连。

10.一种电子计时器，其特征在于，所述电子计时器包括如权利要求1至9任一项所述的低相位噪声的晶体振荡器。

Images