CN212209498U - Gpp单向瞬间电压抑制二极管芯片 - Google Patents

Gpp单向瞬间电压抑制二极管芯片 Download PDF

Info

Publication number
CN212209498U
CN212209498U CN202021242844.4U CN202021242844U CN212209498U CN 212209498 U CN212209498 U CN 212209498U CN 202021242844 U CN202021242844 U CN 202021242844U CN 212209498 U CN212209498 U CN 212209498U
Authority
CN
China
Prior art keywords
layer
gpp
unidirectional
glass
voltage suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021242844.4U
Other languages
English (en)
Inventor
王军明
盛锋
李晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sunray Technology Co ltd
Original Assignee
Shanghai Sunray Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sunray Technology Co ltd filed Critical Shanghai Sunray Technology Co ltd
Priority to CN202021242844.4U priority Critical patent/CN212209498U/zh
Application granted granted Critical
Publication of CN212209498U publication Critical patent/CN212209498U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本实用新型提供了一种GPP单向瞬间电压抑制二极管芯片,包括:N++层4、P+层5和P++层6;所述P++层6的上表面包括平面部分和沿所述平面部分的边缘环绕设置的腐蚀沟槽1;所述P+层5设置于所述P++层6的上侧,所述N++层4设置于所述P+层5的上侧;所述N++层4的侧面、所述P+层5的侧面以及所述腐蚀沟槽1内设置有钝化玻璃2。采用P+衬底,由于P+衬底均一性更佳,产品VB更加均匀,符合瞬间电压抑制二极管特性。采用倒梯形沟槽形状,避免了光刻胶掩膜的鸟嘴形状,提高电泳玻璃的均一性,减少尖端放电的风险。

Description

GPP单向瞬间电压抑制二极管芯片
技术领域
本实用新型涉及电子元器件领域,具体地,涉及一种GPP单向瞬间电压抑制二极管芯片。
背景技术
Gpp(Glassivation passivation parts,玻璃钝化元件),玻璃钝化工艺由于具有较高的可靠性和稳定性,被广泛应用在高反压大功率二极管的台面钝化。
专利文献CN203150557U公开了一种汽车模组中反向GPP高压二极管芯片,该反向GPP高压二极管芯片结构为P++-P+-N-N+型;反向GPP高压二极管芯的正面截层结构依次为腐蚀沟槽,钝化玻璃,金属层;反向GPP高压二极管芯的剖面截层结构结构依次为腐蚀沟槽,钝化玻璃,金属层,N+区,基区N,P+区,高浓度P++区。
传统GPP单向瞬间电压抑制二极管一般采用N+为衬底,导致击穿电压VB均一性差;同时,在挖槽过程中容易造成光刻胶掩膜的鸟嘴形状,降低了电泳玻璃的均一性,存在尖端放电的风险。
实用新型内容
针对现有技术中的缺陷,本实用新型的目的是提供一种GPP单向瞬间电压抑制二极管芯片。
根据本实用新型提供的一种GPP单向瞬间电压抑制二极管芯片,包括:N++层(4)、P+层(5)和P++层(6);
所述P++层(6)的上表面包括平面部分和沿所述平面部分的边缘环绕设置的腐蚀沟槽(1);
所述P+层(5)设置于所述P++层(6)的上侧,所述N++层(4)设置于所述P+层(5)的上侧;
所述N++层(4)的侧面、所述P+层(5)的侧面以及所述腐蚀沟槽(1)内设置有钝化玻璃(2)。
优选地,所述腐蚀沟槽(1)呈半个倒梯形。
优选地,所述平面部分的的宽度与所述所述N++层(4)、所述P+层(5)的宽度相同。
优选地,所述所述N++层(4)的侧面的钝化玻璃(2)的高度高于所述N++层(4)的上表面。
优选地,所述所述N++层(4)的上表面设置有第一金属层以及环绕所述第一金属层的边缘设置的二氧化硅层(7)。
优选地,所述N++层(4)的侧面的钝化玻璃(2)的高度高于所述N++层(4)的上表面,且覆盖在所述N++层(4)的上表面边缘,与所述二氧化硅层(7)连接。
优选地,所述P++层(6)的下表面设置有第二金属层。
优选地,所述腐蚀沟槽(1)的深度为80±3微米。
优选地,所述腐蚀沟槽(1)的最宽处宽度为280±10微米。
与现有技术相比,本实用新型具有如下的有益效果:
1、采用P+衬底,由于P+衬底均一性更佳,产品VB更加均匀,符合瞬间电压抑制二极管特性。
2、采用倒梯形沟槽形状,避免了光刻胶掩膜的鸟嘴形状,提高电泳玻璃的均一性,减少尖端放电的风险。
3、钝化玻璃与第一金属层间预留氧化层,有效消除焊接时焊锡压到玻璃造成的可靠性风险。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本实用新型的其它特征、目的和优点将会变得更明显:
图1为本实用新型的剖视图;
图2为本实用新型的工艺流程框图;
图3至图14为本实用新型的工艺过程示意图。
具体实施方式
下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型,但不以任何形式限制本实用新型。应当指出的是,对本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变化和改进。这些都属于本实用新型的保护范围。
如图1所示,本实施例提供的一种GPP单向瞬间电压抑制二极管芯片,包括:N++层4、P+层5和P++层6。
其中,P++层6的上表面包括平面部分和沿平面部分的边缘环绕设置的腐蚀沟槽1,P+层5设置于P++层6的上侧,N++层4设置于P+层5的上侧,N++层4的侧面、P+层5的侧面以及腐蚀沟槽1内设置有钝化玻璃2。
在本实施例中,腐蚀沟槽1的形状呈半个倒梯形。腐蚀沟槽1的深度为80微米,腐蚀沟槽1的宽度为280微米。
平面部分的的宽度与N++层4、P+层5的宽度相同,N++层4的侧面的钝化玻璃2的高度高于N++层4的上表面。N++层4的上表面设置有第一金属层以及环绕第一金属层的边缘设置的二氧化硅层7。N++层4的侧面的钝化玻璃2的高度高于N++层4的上表面,且覆盖在N++层4的上表面边缘,与二氧化硅层7连接。P++层6的下表面设置有第二金属层。
如图3至图14所示,本实用新型一实施例的生产工艺流程如下:
1)扩散清洗:SC1、SC2、去离子水喷淋快排清洗等工序,对图3所示硅片表面进行清洗。SC1,SC2是一号清洗液(氨水双氧水)和二号清洗液(盐酸双氧水)。
2)POCl3扩散:4英寸使用3L/min氮气携带10℃的三氯氧磷,在1000℃扩散2小时,得到图4所示的N++层。
3)去氧化层:使用氢氟酸浸泡30min,去除扩散造成的氧化层。
4)背面减薄:如图5所示,硅片反面使用喷砂机,去除30微米,去掉扩散造成的反源,即去除底部N++层。
5)扩散清洗:SC1,SC2、去离子水喷淋快排清洗等工序,对硅片表面进行清洗。
6)背硼扩散:背面涂10%浓度的液态硼源,使用3000转/min的速度涂源,1250℃扩散20小时,得到图6所示P++层。
7)去氧化层:使用氢氟酸浸泡30min,去除扩散造成的氧化层。
8)湿氧化:在1150℃情况下通入水蒸气进行氧化24小时,使氧化层厚度达到3微米,如图7所示。
9)划片:使用Disco321划片机划出需要芯片的尺寸,宽度200微米,深度40微米,如图8所示。
10)挖槽:使用台硝酸(硝酸:氢氟酸:冰乙酸:硫酸=9:9:12:4)在-10℃的情况下腐蚀10min,使用氧化层作为掩膜,腐蚀后,沟槽深度达到80微米,宽度道道280微米,如图9所示。
11)沟槽清洗:SC1,SC2、去离子水喷淋快排清洗等工序,洗净沟槽,留待电泳玻璃。
12)电泳:使用100gNEG的GP230玻璃粉倒入硝酸镧溶液中,电压180V情况下电泳2分钟,玻璃粉厚度达到20微米,如图10所示。
13)烧玻璃:在800℃炉温下烧30min,玻璃融化。
14)清洗:SC1,SC2、去离子水喷淋快排清洗等工序。
15)MTO:800℃下采用LPCVD在表面生长3000埃氧化层,补足挖槽对原始氧化层的损伤。
16)涂胶:在硅片表面涂敷粘度450的负性光刻胶,膜厚8微米。
17)光刻:使用光刻板在光刻机下曝光,在生长的玻璃粉外围留下20微米宽度。
18)显影:显影液洗掉未曝光的部分。
19)坚膜:135℃烘烤30min,使光刻胶彻底硬化。
20)硅刻蚀:如图11所示,去掉没有光刻胶保护部分的氧化层,留待镀镍。
21)去胶:使用硫酸和双氧水20%溶液80℃去除光刻胶。
22)化学镀镍,厚度1微米,如图12所示。
23)烧渗:600℃下镍扩散入硅中部分,形成硅镍合金。
24)测试:使用探针台进行测试,打点不良品。
25)划片:如图13所示,使用激光划片机划片得到图14所示的单个芯片。
26)包装入库:芯片称重包装入成品库,流程完。
经过测试,本实用新型生产的GPP单向瞬间电压抑制二极管芯片的参数如下:
Figure BDA0002563509660000041
本实用新型的GPP单向瞬间电压抑制二极管的芯片生产工艺,通过采用气体携带源扩散,形成平坦性、均一性良好的高浓度PN扩散结,增强了电压的稳定性均一性及抗浪涌能力,同时增强了与金属的欧姆接触;采用二氧化硅进行掩膜划片后挖槽工艺,形成了倒梯形沟槽,去除沟槽鸟嘴,更适合进行玻璃钝化,提高电泳玻璃的均一性,消除了尖端放电问题;光刻去氧化层在玻璃与金属间预留20微米氧化层,有效消除焊接时焊锡压到玻璃造成的可靠性风险。
在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
以上对本实用新型的具体实施例进行了描述。需要理解的是,本实用新型并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本实用新型的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。

Claims (9)

1.一种GPP单向瞬间电压抑制二极管芯片,其特征在于,包括:N++层(4)、P+层(5)和P++层(6);
所述P++层(6)的上表面包括平面部分和沿所述平面部分的边缘环绕设置的腐蚀沟槽(1);
所述P+层(5)设置于所述P++层(6)的上侧,所述N++层(4)设置于所述P+层(5)的上侧;
所述N++层(4)的侧面、所述P+层(5)的侧面以及所述腐蚀沟槽(1)内设置有钝化玻璃(2)。
2.根据权利要求1所述的GPP单向瞬间电压抑制二极管芯片,其特征在于,所述腐蚀沟槽(1)呈半个倒梯形。
3.根据权利要求1所述的GPP单向瞬间电压抑制二极管芯片,其特征在于,所述平面部分的宽度与所述N++层(4)、所述P+层(5)的宽度相同。
4.根据权利要求1所述的GPP单向瞬间电压抑制二极管芯片,其特征在于,所述N++层(4)的侧面的钝化玻璃(2)的高度高于所述N++层(4)的上表面。
5.根据权利要求1所述的GPP单向瞬间电压抑制二极管芯片,其特征在于,所述N++层(4)的上表面设置有第一金属层以及环绕所述第一金属层的边缘设置的二氧化硅层(7)。
6.根据权利要求5所述的GPP单向瞬间电压抑制二极管芯片,其特征在于,所述N++层(4)的侧面的钝化玻璃(2)的高度高于所述N++层(4)的上表面,且覆盖在所述N++层(4)的上表面边缘,与所述二氧化硅层(7)连接。
7.根据权利要求1所述的GPP单向瞬间电压抑制二极管芯片,其特征在于,所述P++层(6)的下表面设置有第二金属层。
8.根据权利要求1所述的GPP单向瞬间电压抑制二极管芯片,其特征在于,所述腐蚀沟槽(1)的深度为80±3微米。
9.根据权利要求1所述的GPP单向瞬间电压抑制二极管芯片,其特征在于,所述腐蚀沟槽(1)的最宽处宽度为280±10微米。
CN202021242844.4U 2020-06-30 2020-06-30 Gpp单向瞬间电压抑制二极管芯片 Active CN212209498U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021242844.4U CN212209498U (zh) 2020-06-30 2020-06-30 Gpp单向瞬间电压抑制二极管芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021242844.4U CN212209498U (zh) 2020-06-30 2020-06-30 Gpp单向瞬间电压抑制二极管芯片

Publications (1)

Publication Number Publication Date
CN212209498U true CN212209498U (zh) 2020-12-22

Family

ID=73817760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021242844.4U Active CN212209498U (zh) 2020-06-30 2020-06-30 Gpp单向瞬间电压抑制二极管芯片

Country Status (1)

Country Link
CN (1) CN212209498U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116959979A (zh) * 2023-07-14 2023-10-27 常州银河电器有限公司 耐高温的gpp芯片的生产工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116959979A (zh) * 2023-07-14 2023-10-27 常州银河电器有限公司 耐高温的gpp芯片的生产工艺
CN116959979B (zh) * 2023-07-14 2024-02-23 常州银河电器有限公司 耐高温的gpp芯片的生产工艺

Similar Documents

Publication Publication Date Title
CN111640788A (zh) Gpp单向瞬间电压抑制二极管芯片及其生产方法
CN104201102B (zh) 一种快恢复二极管frd芯片及其制作工艺
CN104078353B (zh) 一种汽车模组中反向gpp高压二极管芯片及生产工艺
JPWO2009157079A1 (ja) 太陽電池セルの製造方法
CN105609549B (zh) 双向放电管芯片的制造方法
CN212209498U (zh) Gpp单向瞬间电压抑制二极管芯片
WO2023045393A1 (zh) Tvs芯片及其生产方法
CN114335190A (zh) 一种简化制程的刀刮二极管芯片及其制作方法
JPH0415962A (ja) 太陽電池及びその製造方法
CN105355654A (zh) 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法
WO2016068237A1 (ja) 太陽電池モジュール
CN203150557U (zh) 一种汽车模组中反向gpp高压二极管芯片
JP3430068B2 (ja) 太陽電池の電極
CN111446308A (zh) 一种太阳电池及激光切片方法
JP2010010493A (ja) 太陽電池セルおよびその製造方法
CN109742160B (zh) 浅沟槽高压gpp芯片及其制备方法
JP2000164901A (ja) 太陽電池
CN111446193A (zh) 一种中央部分去除的玻璃载板
TWI529972B (zh) 具有護封體的半導體二極體晶片及其製作方法
CN114267584A (zh) 一种适用于深沟槽蚀刻的芯片制作工艺
JPH10270735A (ja) 太陽電池セルおよびその製造方法
CN112397624B (zh) 一种GaAs基LED晶片GaP粗糙表面的制作方法
CN210607274U (zh) 浅沟槽高压gpp芯片
JP2005136062A (ja) 太陽電池の製造方法
JPH0244729A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant