CN105355654A - 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 - Google Patents
低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 Download PDFInfo
- Publication number
- CN105355654A CN105355654A CN201510659005.XA CN201510659005A CN105355654A CN 105355654 A CN105355654 A CN 105355654A CN 201510659005 A CN201510659005 A CN 201510659005A CN 105355654 A CN105355654 A CN 105355654A
- Authority
- CN
- China
- Prior art keywords
- diffusion
- specially
- time
- oxide layer
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000009792 diffusion process Methods 0.000 claims abstract description 106
- 238000001962 electrophoresis Methods 0.000 claims abstract description 22
- 238000005516 engineering process Methods 0.000 claims abstract description 22
- 239000011521 glass Substances 0.000 claims abstract description 14
- 230000007797 corrosion Effects 0.000 claims abstract description 5
- 238000005260 corrosion Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 75
- 229910052710 silicon Inorganic materials 0.000 claims description 75
- 239000010703 silicon Substances 0.000 claims description 75
- 230000001629 suppression Effects 0.000 claims description 45
- 230000001052 transient effect Effects 0.000 claims description 45
- 230000003647 oxidation Effects 0.000 claims description 40
- 238000007254 oxidation reaction Methods 0.000 claims description 40
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 26
- 238000012958 reprocessing Methods 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000005245 sintering Methods 0.000 claims description 18
- 239000008367 deionised water Substances 0.000 claims description 14
- 229910021641 deionized water Inorganic materials 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 14
- 238000004026 adhesive bonding Methods 0.000 claims description 12
- 238000006396 nitration reaction Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 12
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- 229960000583 acetic acid Drugs 0.000 claims description 5
- 239000012362 glacial acetic acid Substances 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- 239000003513 alkali Substances 0.000 claims description 4
- 239000012459 cleaning agent Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000003892 spreading Methods 0.000 claims description 2
- 230000007480 spreading Effects 0.000 claims description 2
- -1 wherein Chemical compound 0.000 claims description 2
- 239000000843 powder Substances 0.000 abstract 1
- 230000002035 prolonged effect Effects 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000002203 pretreatment Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000010186 staining Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供了一种低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法包括单向和双向的结构及生产方法，具体为，在N+扩散结下部增加多个单独的P+扩散结，使芯片击穿时首先在芯片体中击穿，避免台面击穿，降低了漏电，同时可以使电压均一性较好，保证了二极管的反向浪涌能力稳定性及可靠性，延长了二极管的寿命。本发明采用气态源扩散工艺，低温沟槽腐蚀，玻璃粉双面一次电泳等工艺，设计新的瞬态抑制二极管芯片的结构及生产工艺，从而使芯片击穿时，首先在芯片体中击穿，避免台面击穿，同时可以使电压均一致性较好。
Description
技术领域
本发明涉及晶体二极管芯片生产技术，具体地，涉及一种低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法。
背景技术
目前半导体行业内生产低电压瞬态抑制二极管(TVS)芯片通常采用纸源两次扩散单个结的生产工艺。现有技术存在问题：生产瞬态抑制二极管芯片使用单个扩散结时，反向击穿时，台面的表面击穿电压低于体内击穿电压，造成表面击穿先于体内击穿，击穿电流集中分布在台面附近，台面由硅与玻璃层组成，之间应力较大，造成反向击穿漏电较大，所以行业内低压瞬态抑制二极管反向击穿电压小于10V的产品有反向漏电较大，一般为500～1000μA，以及因为漏电变大造成结温升高，产品可靠性变差等问题。同时采用纸源扩散的结深不平坦，导致击穿电压不够稳定，抗浪涌能力差。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种低漏电高可靠性的低压瞬态抑制二极管芯片及生产工艺。
根据本发明第一个方面提供的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，包括如下步骤：
步骤1：第一次氧化，具体为，将第一次清洗后的硅片氧化出第一氧化层，得到第一次氧化后的硅片；
步骤2：第一次光刻，具体为，将第一次氧化后的硅片的正面依次进行涂胶、曝光、显影、去第一氧化层，在硅片正面刻出扩散图形，并去除光刻胶；
步骤3：第一次扩散，具体为，把去除光刻胶后的硅片的正面进行扩散依次形成P+扩散结、第一N+扩散结；
步骤4：第一次扩散后处理，具体为，去除因一次扩散工艺生成的第二氧化层；
步骤5：去除硅片反面的磷源；
步骤6：第二次扩散，具体为，在硅片的反面进行扩散依次形成第二N+扩散结和P++扩散结；
步骤7：第二次扩散后处理，具体为，去除因第二次扩散工艺生成的第三氧化层；
步骤8：第二次氧化，具体为，把去除因第二次扩散工艺生成的第三氧化层的硅片经过第二次清洗后氧化出第四氧化层；
步骤9：第二次光刻，具体为，把第二次氧化后的硅片依次进行涂胶、曝光、显影、去氧化层工序，刻出台面腐蚀图形；
步骤10：台面腐蚀，具体为，用混酸在所述台面腐蚀图形中刻蚀台面沟槽并去除光刻胶；
步骤11：电泳，具体为，通过电泳在所述台面沟槽中沉积玻璃；
步骤12：烧结，具体为，把电泳后的硅片进行烧结，并去除因烧结在硅片表面形成的第五氧化层；
步骤13：镀电极及切割，具体为，将去除第五氧化层后的硅片进行镀电极后，沿台面沟槽处切割成单个芯片。
根据本发明第二个方面提供的双向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，包括如下步骤：
步骤1：第一次氧化，具体为，将第一次清洗后的硅片氧化出第一氧化层,得到第一次氧化后的硅片；
步骤2：第一次光刻，具体为，将第一次氧化后的硅片的正面依次进行涂胶、曝光、显影、去氧化层，在硅片正面刻出扩散图形，并去除光刻胶；
步骤3：第一次扩散，具体为，把去除光刻胶后的硅片的双面进行扩散依次形成P+扩散结和第一N+扩散结；
步骤4：第一次扩散后处理，具体为，去除因第一次扩散工艺生成的第二氧化层；
步骤5：第二次扩散，具体为，在硅片的双面进行扩散形成第二N+扩散结；
步骤6：第二次扩散后处理，具体为，去除因二次扩散工艺生成的第三氧化层；
步骤7：第二次氧化，具体为，把去除因二次扩散工艺生成的第三氧化层的硅片，经过第二次清洗进行氧化生成第四氧化层；
步骤8：第二次光刻，具体为，把第二次氧化后的硅片依次进行涂胶、曝光、显影、去氧化层工序，刻出双面台面腐蚀图形；
步骤9：台面腐蚀，具体为，用混酸在所述双面台面腐蚀图形中刻蚀台面沟槽并去除光刻胶；
步骤10：电泳，具体为，通过电泳在所述台面沟槽中沉积玻璃；
步骤11：烧结，具体为，把电泳后的硅片进行烧结，并去除因烧结在硅片表面形成的第五氧化层；
步骤12：镀电极及切割，具体为，将去除第五氧化层后的硅片进行镀电极后，沿台面沟槽处切割成单个芯片。
优选地，所述第一氧化层为在1100～1200℃的氧化炉内形成的厚度为的氧化层；
所述第四氧化层为在1100～1200℃的氧化炉内形成的厚度为的氧化层。
优选地，所述第一次清洗为通过酸、碱、去离子水超声清洗对硅片表面进行化学处理进行清洗；
所述第二次清洗为通过电子清洗剂对硅片表面进行清洗。
优选地，在台面腐蚀时，所述混酸为硝酸、氢氟酸和冰乙酸的混合物，其中，硝酸：氢氟酸：冰乙酸＝8:3:3；
所述混酸温度控制在8～12℃，腐蚀深度为40-50um。
优选地，所述烧结，具体为，在800～820℃的烧结炉中进行烧结。
优选地，其特征在于，
所述P+扩散结深5～10um；
所述第一N+扩散结深5～10um；
所述第二N+扩散结深20～30um；
所述P++扩散结深20～30um。
优选地，其特征在于，
所述P+扩散结深5～10um；
所述第一N+扩散结深5～10um；
所述第二N+扩散结深20～30um。
根据本发明第三个方面提供的单向低漏电高可靠性的低压瞬态抑制二极管芯片，采用所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法制成。
根据本发明第四个方面提供的双向低漏电高可靠性的低压瞬态抑制二极管芯片，采用所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法制成。
与现有技术相比，本发明具有如下的有益效果：
1、本发明采用气态源扩散工艺，低温沟槽腐蚀，玻璃粉双面一次电泳等工艺，设计新的瞬态抑制二极管芯片的结构及生产工艺，从而使芯片击穿时，首先在芯片体中击穿，避免台面击穿，同时可以使电压均一致性较好；
2、本发明制成的二极管芯片反向电流分布均匀，避免因局部电流过大，造成局部过热而失效，提高可靠性，在降低反向漏电流的同时，保证了二极管的反向浪涌能力稳定性及可靠性，延长了二极管的寿命。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明中单向/双向低漏电高可靠性的低压瞬态抑制二极管芯片正面结构；
图中：1-芯片；2-腐蚀台面；3-玻璃沿；4-P+扩散结；5-金属层；
图2为本发明中单向低漏电高可靠性的低压瞬态抑制二极管芯片工艺流程图；
图3为本发明中双向低漏电高可靠性的低压瞬态抑制二极管芯片工艺流程图；
图4为本发明中单向低漏电高可靠性的低压瞬态抑制二极管(TVS)芯片剖面结构；
图中：1-芯片；3-玻璃沿；4-P+扩散结；5-金属层；6-N+扩散结；7-背面P++扩散结。
图5为本发明中双向低漏电高可靠性的低压瞬态抑制二极管(TVS)芯片剖面结构；
图中：1-芯片；3-玻璃沿；4-P+扩散结；5-金属层；6-N+扩散结。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。
实施例1
在本实施例中，本发明提供的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，如图1所示，单向/双向低漏电高可靠性的低压瞬态抑制二极管芯片的正面结构依次为，芯片1；腐蚀台面2；玻璃沿3；P+扩散结4；金属层5。
如图4所示，单向低漏电高可靠性的低压瞬态抑制二极管芯片剖面结构依次为，芯片1；玻璃沿2；P+扩散结4；金属层5；N+扩散结6；P++扩散结7。
如图2所示，本发明提供的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，流程如下：
步骤1：扩散前处理：通过酸、碱、去离子水超声清洗等工序，对硅片表面进行化学处理，使硅片表面无玷污；
步骤2：第一次氧化，把经过扩散前处理的硅片在1100～1200℃的氧化炉中长一层第一氧化层；氧化层厚度
步骤3：第一次光刻，把氧化后的硅片进行涂胶、曝光、显影、去第一氧化层等工序，在正面刻出硼源扩散图形，并去光刻胶；
步骤4：第一次扩散中的硼源扩散，把去胶后的硅片清洗干净，采用气态硼源(三溴化硼)扩散，放入1150～1250℃的扩散炉中进行扩散形成P+，P+结深5～10um
步骤5：硼源扩散后处理：用氢氟酸浸泡、去离子水超声清洗，使去除表面在扩散炉中的第二氧化层；
步骤6：第一次扩散中的磷源一次扩散，把扩散后处理的硅片清洗干净，采用气态磷源(三氯氧磷)扩散，放入1200～1250℃的扩散炉中进行扩散形成N+，N+结深5～10um；
步骤7：第一次扩散后处理：用氢氟酸浸泡、去离子水超声清洗，使去除表面第三氧化层；
步骤8：打砂，在反面打砂，去除反面的磷源，打砂去除量15～20um；
步骤9：磷源/硼源的第二次扩散，把打砂后硅片清洗干净，在反面涂液态硼源(B153)，放入1200～1250℃的扩散炉中进行扩散形成N+及背面P++，N+结深20～30um，P++结深20～30um；
步骤10：第二次扩散后处理：用氢氟酸浸泡、去离子水超声清洗，使去除表面第三氧化层；
步骤11：第二次氧化：把经过扩散后处理的硅片经过电子清洗剂(SC2)处理的硅片在1100～1200℃的氧化炉中长一层第四氧化层，第四氧化层厚度
步骤12：第二次光刻：把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，刻出台面腐蚀图形；
步骤13：台面腐蚀，用混酸(硝酸：氢氟酸：冰乙酸＝8:3:3)刻蚀台面沟槽，混酸温度控制在8～12℃，腐蚀深度为40-50um，去光刻胶并用去离子水冲净；
步骤14：电泳，把硅片放在配置好的电泳液中，根据台面沟槽需沉积的玻璃重量设置时间，进行电泳；
步骤15：烧结，把电泳后的硅片在800～820℃的烧结炉中进行烧结；
步骤16：去氧化层：用稀释的氢氟酸浸泡、去离子水超声清洗去除烧结后硅片表面第五氧化层；
步骤17：镀镍、镀金：将去第五氧化层后的硅片在专用镀槽中进行镀镍、镀金、干燥；
步骤18：芯片切割：用划片机把镀金后的硅片从台面沟槽处划成单个芯片。
在本实施例中，本发明提供的单向低漏电高可靠性的低压瞬态抑制二极管芯片，采用所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法制成。
单向低漏电高可靠性的低压瞬态抑制二极管芯片工艺改善后的参数为：反向击穿电压VB为6.8V-10V；反向漏电流IR<100μA；结温Tj为150℃；HTRB(高温反向偏压，hightemperaturereversebias)合格，条件：VR＝VBR，temp＝125℃，time＝168h。
实施例2
如图5所示，在本实施例中，本发明提供的双向低漏电高可靠性的低压瞬态抑制二极管芯片剖面结构依次为：芯片1；玻璃沿3；P+扩散结4；金属层5；N+扩散结6。
本发明提供的双向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，包括如下步骤：
步骤1：扩散前处理，通过酸、碱、去离子水超声清洗等工序，对硅片表面进行化学处理，使硅片表面无玷污；
步骤2：第一次氧化，把经过扩散前处理的硅片在1100～1200℃的氧化炉中长一层第一氧化层；第一氧化层厚度
步骤3：第一次光刻，把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，在两面刻出硼源扩散图形，并去光刻胶；
步骤4：第一次扩散中的硼源扩散，把去胶后的硅片清洗干净，采用气态硼源(三溴化硼)扩散，放入1150～1250℃的扩散炉中进行扩散形成P+，双面P+结深5～10um
步骤5：硼源扩散后处理：用氢氟酸浸泡、去离子水超声清洗，使去除在扩散炉中生成的表面氧化层；
步骤6：第一次扩散中的磷源扩散，把扩散后处理的硅片清洗干净，采用气态磷源(三氯氧磷)扩散，放入1200～1250℃的扩散炉中进行扩散形成N+，双面N+结深5～10um；
步骤7：第一次扩散后处理，用氢氟酸浸泡、去离子水超声清洗，使去除在扩散炉中生成的第二氧化层；
步骤8：第二次扩散中的磷源扩散，把扩散后处理硅片清洗干净，放入1200～1250℃的扩散炉中进行扩散形成N+，N+结深20～30um；
步骤9：第二次扩散后处理，用氢氟酸浸泡、去离子水超声清洗，使去除在扩散炉中生成的第三氧化层；
步骤10：第二次氧化，把经过扩散后处理的硅片经过电子清洗剂(SC2)处理的硅片在1100～1200℃的氧化炉中长一层第四氧化层，第四氧化层厚度
步骤11：第二次光刻，把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，刻出双面台面腐蚀图形；
步骤12：台面腐蚀，用混酸刻蚀双面台面沟槽，混酸温度控制在8～12℃，腐蚀深度为40-50um，去光刻胶并用去离子水冲净；
步骤13：电泳，把硅片放在配置好的电泳液中，根据台面沟槽需沉积的玻璃重量设置时间，进行双面电泳；
步骤14：烧结，把电泳后的硅片在800～820℃的烧结炉中进行烧结；
步骤15：去氧化层，用稀释的氢氟酸浸泡、去离子水超声清洗去除烧结后硅片表面形成的第五氧化层；
步骤16：镀镍、镀金，将去除第五氧化层后的硅片在专用镀槽中进行镀镍、镀金、干燥；
步骤17：芯片切割，用划片机把镀金后的硅片从台面沟槽处划成单个芯片。
本发明提供的双向低漏电高可靠性的低压瞬态抑制二极管芯片，采用所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法制成。双向低漏电高可靠性的低压瞬态抑制二极管(TVS)芯片工艺改善后的参数：双向击穿电压VB1/VB2为6.8V-10V；反向漏电流IR<100μA；结温Tj为150℃；HTRB合格，条件：VR＝VBR，temp＝125℃，time＝168h
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
Claims (10)
1.一种单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，其特征在于，包括如下步骤：
步骤1：第一次氧化，具体为，将第一次清洗后的硅片氧化出第一氧化层，得到第一次氧化后的硅片；
步骤2：第一次光刻，具体为，将第一次氧化后的硅片的正面依次进行涂胶、曝光、显影、去第一氧化层，在硅片正面刻出扩散图形，并去除光刻胶；
步骤3：第一次扩散，具体为，把去除光刻胶后的硅片的正面进行扩散依次形成P+扩散结、第一N+扩散结；
步骤4：第一次扩散后处理，具体为，去除因一次扩散工艺生成的第二氧化层；
步骤5：去除硅片反面的磷源；
步骤6：第二次扩散，具体为，在硅片的反面进行扩散依次形成第二N+扩散结和P++扩散结；
步骤7：第二次扩散后处理，具体为，去除因第二次扩散工艺生成的第三氧化层；
步骤8：第二次氧化，具体为，把去除因第二次扩散工艺生成的第三氧化层的硅片经过第二次清洗后氧化出第四氧化层；
步骤9：第二次光刻，具体为，把第二次氧化后的硅片依次进行涂胶、曝光、显影、去氧化层工序，刻出台面腐蚀图形；
步骤10：台面腐蚀，具体为，用混酸在所述台面腐蚀图形中刻蚀台面沟槽并去除光刻胶；
步骤11：电泳，具体为，通过电泳在所述台面沟槽中沉积玻璃；
步骤12：烧结，具体为，把电泳后的硅片进行烧结，并去除因烧结在硅片表面形成的第五氧化层；
步骤13：镀电极及切割，具体为，将去除第五氧化层后的硅片进行镀电极后，沿台面沟槽处切割成单个芯片。
2.一种双向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，其特征在于，包括如下步骤：
步骤1：第一次氧化，具体为，将第一次清洗后的硅片氧化出第一氧化层,得到第一次氧化后的硅片；
步骤2：第一次光刻，具体为，将第一次氧化后的硅片的正面依次进行涂胶、曝光、显影、去氧化层，在硅片正面刻出扩散图形，并去除光刻胶；
步骤3：第一次扩散，具体为，把去除光刻胶后的硅片的双面进行扩散依次形成P+扩散结和第一N+扩散结；
步骤4：第一次扩散后处理，具体为，去除因第一次扩散工艺生成的第二氧化层；
步骤5：第二次扩散，具体为，在硅片的双面进行扩散形成第二N+扩散结；
步骤6：第二次扩散后处理，具体为，去除因二次扩散工艺生成的第三氧化层；
步骤7：第二次氧化，具体为，把去除因二次扩散工艺生成的第三氧化层的硅片，经过第二次清洗进行氧化生成第四氧化层；
步骤8：第二次光刻，具体为，把第二次氧化后的硅片依次进行涂胶、曝光、显影、去氧化层工序，刻出双面台面腐蚀图形；
步骤9：台面腐蚀，具体为，用混酸在所述双面台面腐蚀图形中刻蚀台面沟槽并去除光刻胶；
步骤10：电泳，具体为，通过电泳在所述台面沟槽中沉积玻璃；
步骤11：烧结，具体为，把电泳后的硅片进行烧结，并去除因烧结在硅片表面形成的第五氧化层；
步骤12：镀电极及切割，具体为，将去除第五氧化层后的硅片进行镀电极后，沿台面沟槽处切割成单个芯片。
3.根据权利要求1所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法或权利要求2所述的双向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，其特征在于，所述第一氧化层为在1100～1200℃的氧化炉内形成的厚度为的氧化层；
所述第四氧化层为在1100～1200℃的氧化炉内形成的厚度为的氧化层。
4.根据权利要求1所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，其特征在于，
所述第一次清洗为通过酸、碱、去离子水超声清洗对硅片表面进行化学处理进行清洗；
所述第二次清洗为通过电子清洗剂对硅片表面进行清洗。
5.根据权利要求1所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法或权利要求2所述的双向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，其特征在于，在台面腐蚀时，所述混酸为硝酸、氢氟酸和冰乙酸的混合物，其中，硝酸：氢氟酸：冰乙酸＝8:3:3；
所述混酸温度控制在8～12℃，腐蚀深度为40-50um。
6.根据权利要求1所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法或权利要求2所述的双向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，其特征在于，所述烧结，具体为，在800～820℃的烧结炉中进行烧结。
7.根据权利要求1所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，其特征在于，
所述P+扩散结深5～10um；
所述第一N+扩散结深5～10um；
所述第二N+扩散结深20～30um；
所述P++扩散结深20～30um。
8.根据权利要求2所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法，其特征在于，
所述P+扩散结深5～10um；
所述第一N+扩散结深5～10um；
所述第二N+扩散结深20～30um。
9.一种单向低漏电高可靠性的低压瞬态抑制二极管芯片，其特征在于，采用权利要求1、3至6任一项所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法制成。
10.一种双向低漏电高可靠性的低压瞬态抑制二极管芯片，其特征在于，采用权利要求2、3至5、7任一项所述的单向低漏电高可靠性的低压瞬态抑制二极管芯片生产方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510659005.XA CN105355654B (zh) | 2015-10-13 | 2015-10-13 | 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510659005.XA CN105355654B (zh) | 2015-10-13 | 2015-10-13 | 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105355654A true CN105355654A (zh) | 2016-02-24 |
| CN105355654B CN105355654B (zh) | 2019-01-18 |
Family
ID=55331587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510659005.XA Active CN105355654B (zh) | 2015-10-13 | 2015-10-13 | 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105355654B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783949A (zh) * | 2016-12-19 | 2017-05-31 | 东莞市阿甘半导体有限公司 | 单向tvs结构及其制造方法 |
| CN107346790A (zh) * | 2016-05-06 | 2017-11-14 | 杭州东沃电子科技有限公司 | 一种瞬态电压抑制器（tvs）芯片及制造方法 |
| CN108987458A (zh) * | 2018-07-03 | 2018-12-11 | 西安卫光科技有限公司 | 一种双向低压平面瞬态电压抑制二极管及其制造方法 |
| CN109755116A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种采用印刷工艺制作单向tvs芯片的方法 |
| CN109755111A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种采用印刷工艺制作双向tvs芯片的方法 |
| CN109755114A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种双向tvs芯片玻钝前双面扩散工艺 |
| CN111276393A (zh) * | 2020-03-11 | 2020-06-12 | 天水天光半导体有限责任公司 | 一种晶圆级封装瞬态电压抑制二极管的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004303927A (ja) * | 2003-03-31 | 2004-10-28 | Sanken Electric Co Ltd | 半導体素子 |
| US20090218662A1 (en) * | 2008-02-29 | 2009-09-03 | Shinji Kudoh | Semiconductor device |
| CN102543722A (zh) * | 2011-12-26 | 2012-07-04 | 天津中环半导体股份有限公司 | 一种高电压瞬态电压抑制器芯片及生产工艺 |
-
2015
- 2015-10-13 CN CN201510659005.XA patent/CN105355654B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004303927A (ja) * | 2003-03-31 | 2004-10-28 | Sanken Electric Co Ltd | 半導体素子 |
| US20090218662A1 (en) * | 2008-02-29 | 2009-09-03 | Shinji Kudoh | Semiconductor device |
| CN102543722A (zh) * | 2011-12-26 | 2012-07-04 | 天津中环半导体股份有限公司 | 一种高电压瞬态电压抑制器芯片及生产工艺 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107346790A (zh) * | 2016-05-06 | 2017-11-14 | 杭州东沃电子科技有限公司 | 一种瞬态电压抑制器（tvs）芯片及制造方法 |
| CN106783949A (zh) * | 2016-12-19 | 2017-05-31 | 东莞市阿甘半导体有限公司 | 单向tvs结构及其制造方法 |
| CN109755116A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种采用印刷工艺制作单向tvs芯片的方法 |
| CN109755111A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种采用印刷工艺制作双向tvs芯片的方法 |
| CN109755114A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种双向tvs芯片玻钝前双面扩散工艺 |
| CN109755111B (zh) * | 2017-11-01 | 2021-04-20 | 天津环鑫科技发展有限公司 | 一种采用印刷工艺制作双向tvs芯片的方法 |
| CN109755114B (zh) * | 2017-11-01 | 2022-03-18 | 天津环鑫科技发展有限公司 | 一种双向tvs芯片玻钝前双面扩散工艺 |
| CN109755116B (zh) * | 2017-11-01 | 2022-09-23 | 天津环鑫科技发展有限公司 | 一种采用印刷工艺制作单向tvs芯片的方法 |
| CN108987458A (zh) * | 2018-07-03 | 2018-12-11 | 西安卫光科技有限公司 | 一种双向低压平面瞬态电压抑制二极管及其制造方法 |
| CN108987458B (zh) * | 2018-07-03 | 2021-09-17 | 西安卫光科技有限公司 | 一种双向低压平面瞬态电压抑制二极管及其制造方法 |
| CN111276393A (zh) * | 2020-03-11 | 2020-06-12 | 天水天光半导体有限责任公司 | 一种晶圆级封装瞬态电压抑制二极管的制造方法 |
| CN111276393B (zh) * | 2020-03-11 | 2022-10-04 | 天水天光半导体有限责任公司 | 一种晶圆级封装瞬态电压抑制二极管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105355654B (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105355654A (zh) | 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 | |
| CN104201102B (zh) | 一种快恢复二极管frd芯片及其制作工艺 | |
| CN102543722B (zh) | 一种高电压瞬态电压抑制器芯片及生产工艺 | |
| CN102082093B (zh) | 一种双向稳压二极管db3芯片的生产工艺 | |
| CN104810281B (zh) | 一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺 | |
| CN105609549B (zh) | 双向放电管芯片的制造方法 | |
| CN104078353B (zh) | 一种汽车模组中反向gpp高压二极管芯片及生产工艺 | |
| CN102087976B (zh) | 一种快恢复二极管frd芯片及其生产工艺 | |
| CN103956324B (zh) | 一种具备沟道效应的瞬态电压抑制器芯片的生产工艺 | |
| CN104766790B (zh) | 一种磷、硼液态源一次全扩散工艺 | |
| CN102222719B (zh) | 太阳能电池用结晶系硅基板的表面处理方法及太阳能电池的制造方法 | |
| CN105489639B (zh) | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 | |
| CN108336169A (zh) | 一种背面钝化的p型晶体硅太阳能电池的制作方法 | |
| CN104966760A (zh) | 一种太阳能电池生产工艺 | |
| CN203150557U (zh) | 一种汽车模组中反向gpp高压二极管芯片 | |
| CN108039315A (zh) | 一种硅片的清洗方法 | |
| CN103337561A (zh) | 全背接触太阳电池表面场制备方法 | |
| CN101901832B (zh) | 一种镓扩散形成可控硅穿通结构的生产方法 | |
| CN106024983A (zh) | 太阳电池及其制作方法 | |
| CN205385026U (zh) | 双向放电管芯片 | |
| CN111446331A (zh) | 一种去绕镀方法及钝化接触太阳能电池制备方法 | |
| CN208336240U (zh) | 太阳能电池及太阳能电池组件 | |
| CN103972305B (zh) | 用于低压瞬态电压抑制二极管芯片的制造方法 | |
| CN102956748A (zh) | 一种一次形成太阳能电池选择性发射极的扩散方法 | |
| CN102800753A (zh) | 晶体硅太阳能电池的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201026 Address after: Room j9215, building 2, No. 4268, Zhennan Road, Jiading District, Shanghai, 201800 Patentee after: Shanghai sunray Technology Co.,Ltd. Address before: 200443 Shanghai City, Jiading District Nanxiang Town, Fengxiang Road No. 88 Building 1, 1 floor of the South Patentee before: SHANGHAI STARHOPE ELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |