CN211507618U

CN211507618U - 投射模组、三维成像模组及电子设备

Info

Publication number: CN211507618U
Application number: CN202020266412.0U
Authority: CN
Inventors: 王志; 毛信贤
Original assignee: Nanchang OFilm Biometric Identification Technology Co Ltd
Current assignee: Ofilm Microelectronics Technology Co ltd; Jiangxi OMS Microelectronics Co Ltd
Priority date: 2020-03-06
Filing date: 2020-03-06
Publication date: 2020-09-15
Anticipated expiration: 2030-03-06

Abstract

本实用新型涉及一种投射模组、三维成像模组及电子设备。投射模组包括基板、驱动芯片、导电件及投射芯片。基板上设置有连接电路。驱动芯片包括第一本体及第一封装脚。第一本体具有顶面和底面。第一本体固定于基板上，且底面朝向基板设置。第一本体通过第一封装脚与连接电路电性连接。导电件一端延伸至顶面，另一端延伸至底面并与连接电路电性连接。投射芯片包括第二本体、第二封装脚及引线。第二本体具有投射面，第二本体与第一本体固定连接且投射面背离基板。第二本体的其中一电极通过第二封装脚与导电件电性连接，另一电极通过引线与连接电路电性连接。上述投射模组，投射芯片与驱动芯片的连接回路中心之间的距离短，三维成像质量高。

Description

投射模组、三维成像模组及电子设备

技术领域

本实用新型涉及三维成像技术领域，特别是涉及一种投射模组、三维成像模组及电子设备。

背景技术

近年来，飞行时间测距法(Time of flight，以下简称TOF)已逐渐运用于三维成像技术领域。在TOF中，采用投射器向待测物体连续发出光脉冲，并采用接收器接收从待测物体反射的光线，进而通过探测光脉冲的飞行时间来得到待测物体不同部位的距离，以实现三维成像。

而为使投射器在单位时间内能够发射更多的光脉冲，以提高TOF的三维成像质量，投射器与驱动芯片之间应当有较高频率的通信信号。但是，在目前的TOF中，投射器与驱动芯片之间的线路容易产生寄生电感和寄生电容，使较高频率的通信信号失真，难以保证三维成像的成像质量。

实用新型内容

基于此，有必要针对目前的TOF难以保证三维成像质量的问题，提供一种投射模组、三维成像模组及电子设备。

一种投射模组，包括：

基板，所述基板上设置有连接电路；

驱动芯片，包括第一本体及第一封装脚，所述第一本体具有相对设置的顶面和底面，所述第一本体固定于所述基板上，且所述底面朝向所述基板设置，所述第一封装脚固定于所述底面，所述第一本体通过所述第一封装脚与所述连接电路电性连接；

导电件，所述导电件包括第一部分和第二部分，所述第一部分延伸至所述顶面，所述第二部分延伸至所述底面并与所述连接电路电性连接；及

投射芯片，包括第二本体、第二封装脚及引线，所述第二本体具有投射面及两个电极，所述第二本体设置于所述导电件背离所述基板的一侧，且所述投射面背离所述基板，所述第二本体的其中一电极通过所述第二封装脚与所述导电件电性连接，所述第二本体的另一电极通过所述引线与所述连接电路电性连接。

上述投射模组，通过设置导电件，将所述第二本体的其中一电极导通到所述第一本体的底面，而所述第二本体的另一电极通过引线与连接电路电性连接，以此缩短所述投射芯片的连接回路中心与所述驱动芯片的连接回路中心之间的距离，从而降低所述投射芯片与所述驱动芯片之间的线路产生寄生电感和寄生电容的概率，进而使所述投射芯片与所述驱动芯片之间进行较高频率的通信时，通信信号不易失真，以此保证三维成像的成像质量。

在其中一个实施例中，所述导电件沿所述第一本体的外表面延伸，所述第二本体固定于所述导电件背离所述第一本体的表面上。将所述第二本体固定于所述导电件上，所述导电件能够对所述第二本体起散热作用，以延长所述投射芯片的寿命。

在其中一个实施例中，所述导电件的第一部分沿所述顶面延伸并覆盖所述顶面，所述第二本体固定于所述导电件的第一部分上并位于所述顶面的中间部位。如此设置，所述导电件能够隔离所述第一本体及第二本体，避免所述第一本体与所述第二本体相互干涉，而所述第二本体设置于所述导电件的第一部分的中间部位，能够所述导电件对所述第二本体的各个部位均能进行有效的散热，散热作用更佳。

在其中一个实施例中，所述第一本体还包括连接所述顶面和底面的侧面，所述导电件覆盖所述第一本体的顶面及侧面。如此设置，所述导电件能够较大程度的隔离所述第一本体与外部环境，对所述第一本体起到较好的保护作用，同时对外部电磁场具有一定屏蔽作用，能够避免外部电磁场对所述第一本体的干扰。

在其中一个实施例中，所述第一封装脚设置有多个，多个所述第一封装脚间隔排列于所述底面的中间部分。设置多个所述第一封装脚，能够提高所述驱动芯片的散热性能以及电连接性能。

在其中一个实施例中，所述导电件的第二部分围绕所述第一封装脚设置。如此设置，能够使所述投射芯片的其中一电极围绕所述驱动芯片的电极设置，进而使所述投射芯片与所述驱动芯片之间的线路的电性连接更加稳定，以保证所述投射芯片与所述驱动芯片之间的通信质量。

在其中一个实施例中，所述导电件的第二部分位于所述第一封装脚的两侧。如此设置，相对于所述导电件的第二部分仅设置于所述第一封装脚的一侧而言，所述投射芯片与所述驱动芯片之间的线路的电性连接更加稳定，进而使所述投射芯片与所述驱动芯片之间的通信质量更高。

在其中一个实施例中，所述第一本体位于所述导电件内，所处导电件的其中一侧面开口以供所述第一本体进入所述导电件，且所述导电件于所述底面处开窗以露出所述第一封装脚。导电件多样化的设置使导电件的加工工艺有更多的选择。

一种三维成像模组，用于对待测物体进行三维成像，所述三维成像模组包括接收模组以及上述任一实施例所述的投射模组，所述投射模组投射光线到所述待测物体上，所述接收模组接收从所述待测物体反射的光线。在所述三维成像模组中采用上述投射模组，当所述投射芯片与所述驱动芯片之间进行较高频率的通信时，通信信号不易失真，以此保证三维成像的成像质量。

一种电子设备，包括壳体及上述的三维成像模组，所述三维成像模组安装于所述壳体上。在所述电子设备中采用上述三维成像模组，当所述投射芯片与所述驱动芯片之间进行较高频率的通信时，通信信号不易失真，以此保证三维成像的成像质量。

附图说明

图1为本申请一种实施例的导电件及驱动芯片的示意图；

图2为本申请一种实施例中导电件及驱动芯片另一角度的示意图；

图3为本申请一种实施例的投射模组的示意图；

图4为本申请一种实施例的三维成像模组的示意图；

图5为本申请一种实施例的电子设备的示意图；

其中，100、投射模组；110、基板；120、驱动芯片；121、第一本体；122、顶面；123、底面；124、侧面；125、第一封装脚；130、投射芯片；131、第二本体；132、第二封装脚；133、引线；134、投射面；140、导电件；150、胶粘层；160、锡块；200、三维成像模组；210、接收模组；300、电子设备；310、壳体。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施方式。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本实用新型的公开内容理解的更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在TOF常见的投射模组中，投射芯片多与驱动芯片间隔设置于基板上，投射芯片两电极间的连接回路中心与驱动芯片的连接回路中心之间距离较长，进而导致投射模组与驱动芯片之间的线路容易产生寄生电感及寄生电容。由此，当投射芯片与驱动芯片之间进行较高频率的通信时，通信信号容易失真，难以保证三维成像的成像质量。基于上述问题，本申请提供一种投射模组及电子设备。

请参见图1、图2和图3，一种投射模组100，包括基板110、驱动芯片120以及投射芯片130。其中，基板110上设置有连接电路，用于连接驱动芯片120、投射芯片130以及外部电路，以便为驱动芯片120及投射芯片130提供电源，同时使驱动芯片120和投射芯片130之间能够进行通信。驱动芯片120用于向投射芯片130发出驱动信号，而投射芯片130能够根据驱动芯片120的驱动信号向待测物体投射光线。

具体地，参考图3所示，驱动芯片120包括第一本体121和第一封装脚125。其中，第一本体121具有相对设置的顶面122和底面123，第一本体121固定于基板110上，且底面123朝向基板110设置。第一封装脚125固定于底面123，第一本体121通过第一封装脚125与基板110上的连接电路电性连接。并且，投射模组100还包括导电件140，导电件140包括第一部分和第二部分，导电件140的第一部分延伸至第一本体121的顶面122，导电件140的第二部分延伸至底面123并与连接电路电性连接。而投射芯片130包括第二本体131、第二封装脚132及引线133。其中，第二本体131具有投射面134，第二本体131与第一本体121固定连接且投射面134背离基板110。投射面134能够向待测物体投射光线。第二本体131的其中一电极通过第二封装脚132与导电件140电性连接，另一电极通过引线133与连接电路电性连接。

上述投射模组100，通过设置导电件140，将第二本体131的其中一电极导通到第一本体121的底面123并与基板110上的连接电路电性连接，而第二本体131的另一电极直接通过引线133与连接电路电性连接。由此，能够极大的缩短投射芯片130的连接回路中心与驱动芯片120的连接回路中心之间的距离，从而降低投射芯片130与驱动芯片120之间的线路产生寄生电感和寄生电容的概率，进而使投射芯片130与驱动芯片120之间进行较高频率的通信时，通信信号不易失真，以此保证三维成像的成像质量。

值得注意的是，在本申请中，投射芯片130的连接回路中心可理解为第二本体131的两电极与基板110上的连接电路相连接的部分之间的几何中心处。而由于第一本体121通过底部的第一封装脚125与基板110上的连接电路电性连接，则当第一封装脚125设置有多个时，驱动芯片120的连接回路中心可理解为多个第一封装脚125于底面123排列图案的几何中心处。

进一步地，参考图3所示，第一本体121固定于基板110上，第二本体131与第一本体121固定连接，即使第一本体121与第二本体131形成一安装整体固定于基板110上。由此，相对于常见的将投射芯片与驱动芯片间隔设置于基板上的投射模组，上述投射模组100，能够极大的节省投射芯片130与驱动芯片120于基板110上的安装空间，进而减小投射模组100的尺寸。

另外，参考图2和图3所示，在一些实施例中，导电件140的部分沿第一本体121的外表面延伸，而第二本体131固定于导电件140背离第一本体121的表面上。由此，当导电件140采用散热性能良好的材料时，导电件140能够对第二本体131器散热作用，使投射芯片130不易因温度过高而损坏，进而延长投射芯片130的寿命。并且，导电件140能够将第一本体121与第二本体131相隔离，以避免第一本体121与第二本体131之间相互干涉。进一步地，第一本体121还包括连接顶面122和底面123的侧面124。可以理解的是，第二本体131可与导电件140沿第一本体121的侧面124延伸的部分固定连接，也可与导电件140沿第一本体121的顶面122延伸的部分固定连接。更具体地，在一些实施例中，导电件140的第一部分沿顶面122延伸并覆盖顶面122，而第二本体131固定于导电件140的第一部分上并位于顶面122的中间部位，如此设置，导电件140对第二本体131的各个部位均能进行有效的散热，散热作用更佳。

更进一步地，参考图1和图2所示，在一些实施例中，导电件140覆盖第一本体121的顶面122和侧面124。如此设置，导电件140能够较大程度的隔离第一本体121与外部环境，对第一本体121起到较好的保护作用。并且，由于驱动芯片120与投射芯片130在进行较高频率的通信时，会在第一本体121的外部产生电磁场，而当导电件140采用具有电磁屏蔽性能的材料时，导电件140也能够对第一本体121的外部电磁场起一定的屏蔽作用，避免外部电磁场对驱动芯片120的性能造成干扰。当然，需要注意的是，在本申请中，应当避免导电件140与第一本体121内部电路进行电性连接，以避免导电件140对驱动芯片120的性能造成干扰。

可以理解的是，在一些实施例中，导电件140可采用铜、金等具有良好的散热性能以及电磁屏蔽性能的材料，以实现对第二本体131的散热作用以及对第一本体121外部电磁场的屏蔽作用。

另外，驱动芯片120的封装工艺不限，采用不同的封装工艺时，第一封装脚125的数量、结构与位置也不相同。具体地，参考图1和图2所示，在一些实施例中，驱动芯片120采用球栅阵列封装(Ball Grid Array Package，简称BGA)，此时，第一封装脚125设置有多个，多个第一封装脚125间隔排列于底面123的中间部分。更具体地，在一些实施例中，多个第一封装脚125可以球状或柱状呈阵列分布于底面123。采用BGA对驱动芯片120进行封装，能够提高驱动芯片120的散热性能以及电连接性能。

进一步地，在一些实施例中，导电件140的第二部分延伸至第一本体121的底面123并围绕第一封装脚125设置。如此设置，第二本体131的其中一电极能够通过导电件140导通到驱动芯片120的电极四周，进而使投射芯片130与驱动芯片120之间的线路的电性连接更加稳定，以保证投射芯片130与驱动芯片120之间的通信质量。当然，在另一些实施例中，导电件140延伸至底面123的部分也可位于第一封装脚125的其中一侧或两侧，其中，导电件140位于第一封装脚125的多侧相对于仅设置于第一封装脚125的一侧而言，投射芯片130与驱动芯片120之间的线路的电性连接更加稳定，进而使投射芯片130与驱动芯片120之间的通信质量更高。并且，可以理解的是，在一些实施例中，导电件140也可仅覆盖第一本体121的其中部分侧面124，例如当导电件140延伸至底面123的部分位于第一封装脚125的其中一侧时，导电件140可从第一本体121的顶面122经第一本体121的其中一侧面124延伸至底面123。

并且，导电件140的第一部分于顶面122上的分布不限，只要第二封装脚132能够与导电件140电性连接即可。例如，在一些实施例中，导电件140的第一部分完全覆盖顶面122。而在另一些实施例中，导电件140的第一部分沿顶面122的边缘环绕顶面122设置。当然，导电件140的第一部分也可仅设置于顶面122的其中一端。

需要注意的是，导电件140的设置方式不限，可根据实际运用选择不同的加工方式进行设置。具体地，在一些实施例中，导电件140可为第一本体121外表面的层叠结构，此时，可通过喷涂或镀膜等工艺在第一本体121的外表面形成导电件140。当然，在另一些实施例中，导电件140也可为独立结构。例如，在一些实施例中，导电件140可为以空心壳体，第一本体121位于导电件140内，而导电件140于底面123处开窗以露出第一封装脚125，以便于第一本体121通过第一封装脚125与基板110上的连接电路电性连接。并且，导电件140的其中一侧面设置有开口，以供第一本体121进入导电件140内。另外，可以理解的是，在一些实施例中，导电件140可贴合于第一本体121的外表面，也可与第一本体121的外表面相间隔。当导电件140贴合于第一本体121的外表面时，导电件140与第一本体121的固定效果更佳，也能够减小导电件140与第一本体121整体的安装空间。

并且，在一些实施例中，投射芯片130的设置不限，只要投射芯片130能够根据驱动芯片120的驱动信号向待测物体投射光线即可。具体地，在一些实施例中，投射芯片130采用垂直腔面发射激光器(Vertical-Cavity Surface-Emitting Laser，简称VCSEL)芯片。进一步地，投射芯片130的封装工艺也不限，根据不同的封装工艺，第二封装脚132的结构及位置也有不同的选择。参考图3所示，在一些实施例中，第二封装脚132位于投射芯片130的底部。并且，在一些实施例中，第二本体131具有正极和负极，其中，正极通过引线133与基板110上的连接电路电性连接，而负极通过第二封装脚132与导电件140电性连接。如此设置，导电件140能够将第二本体131的负极导通到第一本体121的底面123并与连接电路电性连接，而第二本体131的正极直接通过引线133与连接电路电性连接，则此时导电件140及引线133与基板110上的连接电路的连接处之间的几何中心处即可理解为投射芯片130的连接回路中心。

另外，在一些实施例中，参考图3所示，投射模组100还包括胶粘层150，第二本体131通过胶粘层150与导电件140固定连接。具体地，在一些实施例中，胶粘层150可采用具有良好导电性能的银胶材料，在实现投射芯片130与导电件140粘连效果的同时，也能将第二封装脚132与导电层电性连接。并且，在一些实施例中，导电件140及第一本体121均可通过焊接的方式固定于基板110上。具体地，在一些实施例中，导电件140通过焊锡的方式固定于基板110上，锡块160既能实现导电件140与基板110的固定作用，也能将导电件140与基板110上的连接电路电性连接。

进一步地，请参见图3和图4，在一些实施例中，投射模组100可与接收模组210组装形成三维成像模组200。其中，投射模组100用于向待测物体投射光线，而接收模组210用于接收从待测物体反射的光线。并且，在一些实施例中，三维成像模组200还包括运算模组(图未示出)，用于将接收模组210接收到的光线进行分析，以得到待测物体的三维图像。

另外，参见图3、图4和图5，上述三维成像模组200可安装于电子设备300的壳体310中。具体地，电子设备200可以为手机、平板电脑、三维成像仪等具有三维成像功能的设备。可以理解的是，当电子设备300为手机时，壳体310可视为电子设备300的中框。并且，当三维成像模组200安装于壳体310内时，投射面134露出壳体310。当然，在另一些实施例中，投射模组100与接收模组210也可单独设置，例如，投射模组100设置于投射器中，接收模组210设置于接收器中，通过投射器与接收器的配合以实现三维成像功能。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims

1.一种投射模组，其特征在于，包括：

基板，所述基板上设置有连接电路；

2.根据权利要求1所述的投射模组，其特征在于，所述导电件沿所述第一本体的外表面延伸，所述第二本体固定于所述导电件背离所述第一本体的表面上。

3.根据权利要求2所述的投射模组，其特征在于，所述导电件的第一部分沿所述顶面延伸并覆盖所述顶面，所述第二本体固定于所述导电件的第一部分上并位于所述顶面的中间部位。

4.根据权利要求1所述的投射模组，其特征在于，所述第一本体还包括连接所述顶面和底面的侧面，所述导电件覆盖所述第一本体的顶面及侧面。

5.根据权利要求1所述的投射模组，其特征在于，所述第一封装脚设置有多个，多个所述第一封装脚间隔排列于所述底面的中间部分。

6.根据权利要求5所述的投射模组，其特征在于，所述导电件的第二部分延伸至所述底面，并围绕所述第一封装脚设置。

7.根据权利要求5所述的投射模组，其特征在于，所述导电件的第二部分延伸至所述底面并位于所述第一封装脚的两侧。

8.根据权利要求1所述的投射模组，其特征在于，所述第一本体位于所述导电件内，所述导电件的其中一侧面开口以供所述第一本体进入所述导电件，且所述导电件于所述底面处开窗以露出所述第一封装脚。

9.一种三维成像模组，用于对待测物体进行三维成像，其特征在于，所述三维成像模组包括接收模组以及权利要求1-8任意一项所述的投射模组，所述投射模组投射光线到所述待测物体上，所述接收模组接收从所述待测物体反射的光线。

10.一种电子设备，其特征在于，包括壳体及权利要求9所述的三维成像模组，所述三维成像模组安装于所述壳体上。