CN114267658A - 封装结构、芯片模组、板级架构及通信设备 - Google Patents

Abstract

本申请实施例提供一种封装结构、芯片模组、板级架构及通信设备，旨在解决现有技术中应用QFN封装芯片时要设置转接架来传递信号，导致信号传递路径较长、信号损耗大的问题。本实施例提供的封装结构通过将基板、第一引脚阵列、与第一引脚阵列电连接的第二引脚阵列以及至少一个芯片设置于介质层内，且第一引脚阵列的引脚与至少一个芯片中的一个或多个电连接，第二引脚阵列中的每个引脚的至少部分表面裸露在介质层的第二面，当封装结构置于两个外接电路板之间时，第二引脚阵列与一个外接电路板接触并电连接，信号经芯片、第一引脚阵列、第二引脚阵列传输给外接电路板，无需转接架转送信号，信号的传输路径变短，使得信号传输过程中的损耗减小。

Description

封装结构、芯片模组、板级架构及通信设备

技术领域

本申请实施例涉及芯片技术领域，特别涉及一种封装结构、芯片模组、板级架构及通信设备。

背景技术

图1和图2示意性地显示了相关技术中QFN封装芯片的结构。参见图1和图2，现有的一些芯片多采用方形扁平无引脚封装(Quad Flat No-lead Package，QFN)方式进行封装，采用QFN方式封装的芯片的基板32a和信号焊盘3110a’均显露在整个芯片模组的底面上。图3示意性地显示了相关技术中板级架构的分解示意图，图4示意性地显示了相关技术中QFN封装芯片的应用场景。参见图3和图4，将上述芯片模组应用在板级架构100a上时，芯片模组位于第一电路板10a和第二电路板20a之间，且芯片模组的基板32a与第一电路板10a接触，此时，芯片模组的信号焊盘3110a’也与第一电路板10a导通。为了使信号能够传递至第二电路板20a，第一电路板10a和第二电路板20a之间还设有转接架(Interposer)11a，第一电路板10a通过转接架11a与第二电路板20a电连接，使得芯片33a发出的信号能够依次经信号焊盘3110a’、第一电路板10a和转接架11a传递至第二电路板20a。

可以看出，QFN封装芯片30a在应用时，需要设置转接架11a来传递信号，导致信号传递路径较长，信号传递过程中损耗较大。

发明内容

本申请实施例提供一种封装结构、芯片模组、板级架构及通信设备，可解决现有技术中应用QFN封装芯片时，需要设置转接架来传递信号，导致信号传递路径较长、信号损耗大的问题。

第一方面，本申请实施例提供一种封装结构，包括：介质层、以及位于介质层内的基板、第一引脚阵列、第二引脚阵列和至少一个芯片，介质层具有第一面以及与第一面相对的第二面；第一引脚阵列和第二引脚阵列电连接，至少一个芯片设置在基板上，第一引脚阵列中的引脚与至少一个芯片中的一个或多个电连接，且第一引脚阵列邻近介质层的第一面，第二引脚阵列邻近介质层的第二面，且第二引脚阵列中的每个引脚的至少部分表面裸露在介质层的第二面处。

本申请实施例提供的封装结构，通过将在介质层内设置用于承载芯片的基板、第一引脚阵列和第二引脚阵列，第一引脚阵列和第二引脚阵列电连接，第一引脚阵列中的引脚与至少一个芯片中的一个或多个芯片电连接，第二引脚阵列的中的每个引脚的至少部分表面裸露在介质层第二面上，第一引脚阵列邻近介质层的第一面，这样当封装结构置于两个外接电路板之间时，裸露在介质层第二面的第二引脚阵列可以与其中一个外接电路板接触实现电连接，从而使得芯片通过介质层内的第一引脚阵列和第二引脚阵列实现与外接电路板电连接，这样信号传输路径为芯片、第一引脚阵列、第二引脚阵列和外接电路板，所以与相关技术中通过封装结构外设置的转接架(Interposer)传输信号相比，本申请实施例中，信号的传输路径减少，使得信号传输过程中的损耗减小，从而解决了利用转接架转送信号所带来的信号损耗过大的问题。

另外，本申请实施例提供的封装结构中，通过包括第一引脚阵列和第二引脚阵列，且第二引脚阵列的中的每个引脚的至少部分表面裸露在介质层第二面上，第一引脚阵列邻近介质层的第一面，这样封装结构中的芯片的信号可以通过第一引脚阵列和第二引脚阵列中的其中一个引脚阵列或两个引脚阵列向外引出，从而实现了封装结构中芯片的信号(例如射频信号)从封装结构的顶面(例如介质层的第二面)和底面(例如介质层的第一面)中任意一面或两面引出的作用，这样一方面使得封装结构与外接电路板电连接时信号引出位置不易受到限制，另一方面，当多个封装结构堆叠设置时，其中两个封装结构堆叠时可以通过裸露的第二引脚阵列接触实现电连接，这样其中一个封装结构中芯片的信号通过另一个封装结构的第一引脚阵列与外接电路板电连接(可以参见下述图25)，所以，通过封装结构中包括第一引脚阵列和第二引脚阵列实现了多个封装结构堆叠时各个封装结构以及外接电路板之间的互联，因此，本申请提供的封装结构，提升了封装结构应用时的灵活度。

另外，相关技术中采用封装结构外设置的转接架传输芯片信号时，传输信号的载体处于不同的介质中(例如部分载体位于封装结构内，部分载体位于外接电路板，部分载体，例如转接架位于两个外接电路板之间的空间中)，这样使得信号传输过程中受到的干扰增加(尤其外接电路板上的信号易对芯片信号的传输造成干扰)，而本申请实施例中，传输信号的第一引脚阵列和第二引脚阵列均处于同一介质层内，信号通过第一引脚阵列和第二引脚阵列传输与外接电路板，这样降低了信号传输过程中受到的干扰。

其次，由于第一引脚阵列和第二引脚阵列封装在介质层内并与芯片作为整体结构，这样当封装结构安装在两个外接电路板之间时，芯片通过第一引脚阵列、第二引脚阵列与外接电路板实现信号传输，不需要在封装结构之外再设置额外的外接设备(例如转接架)与外接电路板电连接，从而简化了封装结构与外接电路板之间的装配，提升了封装结构与外接电路板之间的装配效率，使得封装结构与外接电路板组装后的结构的成本降低，且确保了封装结构与外接电路板组装后的结构更加简洁，而且，本申请实施例中，避免了在两个外接电路板之间设置转接架，这样节省了两个外接电路板之间的空间，使得两个外接电路板之间可以设置其他封装结构，或者使得两个外接电路板与封装结构组装后的结构更加小型化。

在一种可能的实施方式中，第一引脚阵列中的每个引脚的至少部分表面裸露在介质层的第一面处。

在一种可能的实施方式中，介质层的第一面上设有绝缘层，绝缘层覆盖在第一引脚阵列中的每个引脚裸露的一面上。

在一种可能的实施方式中，第一引脚阵列中的每个引脚完全封闭在介质层的内部，以使第一引脚阵列中的每个引脚不露出介质层的第一面。

在一种可能的实施方式中，基板邻近介质层的第一面，且基板背向芯片的一面裸露在介质层的第一面处。

在一种可能的实施方式中，第一引脚阵列包括环绕在基板的四周设置的多个第一信号引脚，第二引脚阵列包括多个第二信号引脚，多个第二信号引脚沿着介质层的第二面的外边缘间隔设置；

每个第一信号引脚和一个第二信号引脚电连接，每个第一信号引脚与至少一个芯片中一个或多个电连接。

在一种可能的实施方式中，沿介质层的厚度方向，每个第一信号引脚与对应的第二信号引脚相互错开。

在一种可能的实施方式中，沿介质层的厚度方向，每个第二信号引脚与对应的第一信号引脚正对。

在一种可能的实施方式中，每个第一信号引脚均位于基板之外，且每个第一信号引脚与基板之间具有通过介质层隔开。

在一种可能的实施方式中，还包括：第一金属连接结构，第一金属连接结构的一端与第一引脚阵列中的一个第一信号引脚相连，第一金属连接结构的另一端与第二引脚阵列中的一个第二信号引脚相连。

在一种可能的实施方式中，还包括至少一个连接线，第一引脚阵列中的每个第一信号引脚通过一个或多个连接线与至少一个芯片中的一个或多个电连接。

在一种可能的实施方式中，还包括至少一个第一接地引脚和至少一个第二接地引脚，第一接地引脚与第二接地引脚位于介质层内；

每个第一接地引脚与一个第二接地引脚电连接，且每个第一接地引脚均与基板电连接。

在一种可能的实施方式中，至少部分第二接地引脚的表面裸露在介质层的第二面处。

在一种可能的实施方式中，还包括第二金属连接结构，每个第一接地引脚通过第二金属连接结构与基板电连接；且第二金属连接结构用于将基板的接地信号传输给第一接地引脚。

在一种可能的实施方式中，还包括第三金属连接结构，第三金属连接结构的一端与一个第一接地引脚相连，第三金属连接结构的另一端与一个第二接地引脚相连。

在一种可能的实施方式中，第一引脚阵列中的每个引脚的厚度小于第一接地引脚的厚度。

在一种可能的实施方式中，还包括金属屏蔽层，金属屏蔽层设在介质层的第二面上，金属屏蔽层与第二接地引脚电连接；至少一个芯片位于基板和金属屏蔽层之间。

在一种可能的实施方式中，第一接地引脚和第二接地引脚的数量均为多个，且多个第一接地引脚邻近基板的角端，多个第二接地引脚邻近金属屏蔽层的角端。

第二方面，本申请实施例一种芯片模组，包括：至少一个本申请实施例的第一方面提供的的封装结构。

在一种可能的实施方式中，封装结构的数量为两个，两个封装结构堆叠设置，且其中一个封装结构的第二引脚阵列与相邻的另一个封装结构中的第二引脚阵列相对且接触；且至少一个封装结构的第一引脚阵列的部分表面至少裸露在介质层的第一面处。

在一种可能的实施方式中，两个封装结构的第一引脚阵列的的每个引脚的至少部分表面均裸露在介质层的第一面处，其中一个封装结构的介质层的第一面上设有绝缘层，绝缘层覆盖在该封装结构的第一引脚阵列上。

在一种可能的实施方式中，两个封装结构中的一个的第一引脚阵列完全封闭在介质层的内部，两个封装结构中的一个的第一引脚阵列中每个引脚的至少部分表面均裸露在介质层的第一面处。

在一种可能的实施方式中，封装结构的数量大于或等于三个，所有封装结构堆叠设置，且其中一个封装结构的第二引脚阵列与相邻的一个封装结构中的第二引脚阵列相对且接触，其中一个封装结构的第一引脚阵列和基板分别与相邻的另一个封装结构中的第一引脚阵列和基板相对且接触。

在一种可能的实施方式中，所有封装结构的第一引脚阵列中每个引脚的至少部分表面均裸露在介质层的第一面处。

在一种可能的实施方式中，芯片模组的底面设有绝缘层，绝缘层覆盖在裸露在芯片模组的底面的第一引脚阵列上。

在一种可能的实施方式中，靠近芯片模组的底面设置的封装结构的第一引脚阵列的每个引脚的至少部分表面完全封闭在该封装结构的介质层的内部，其余封装结构的第一引脚阵列的表面均裸露在该封装结构的介质层的第一面处。

在一种可能的实施方式中，多个封装结构中的至少一个的介质层的第二面上设有金属屏蔽层，以使每个封装结构中的芯片均位于承载该芯片的基板与金属屏蔽层之间。

第三方面，本申请实施例一种芯片模组，包括：至少一个有芯封装结构和至少一个无芯封装结构，有芯封装结构和无芯封装结构堆叠设置，且有芯封装结构为本申请实施例的第一方面提供的封装结构；

无芯封装结构包括：介质层，以及设置在介质层内的第一引脚阵列、第二引脚阵列和基板，第一引脚阵列和第二引脚阵列电连接，介质层具有第一面以及与第一面相对的第二面，且第一引脚阵列邻近介质层的第一面，第二引脚阵列邻近介质层的第二面，第二引脚阵列的部分表面至少裸露在介质层的第二面处；

无芯封装结构中的第二引脚阵列与有芯封装结构中的第二引脚阵列相对且接触.

在一种可能的实施方式中，靠近芯片模组的底面的第一引脚阵列完全封闭在介质层内，其余第一引脚阵列均露出在介质层的第一面；或者，所有有芯封装结构和所有无芯封装结构的第一引脚阵列均露出在介质层的第一面，且靠近芯片模组的底面的第一引脚阵列上覆盖有绝缘层。

在一种可能的实施方式中，有芯封装结构中的基板与无芯封装结构中的基板之间的距离大于1mm。

在一种可能的实施方式中，有芯封装结构为多个，无芯封装结构位于两个有芯封装结构之间；且无芯封装结构中的第一引脚阵列与相邻的一个有芯封装结构的第一引脚阵列相对且接触；无芯封装结构中的第二引脚阵列与相邻的另一个有芯封装结构的第二引脚阵列相对且接触。

在一种可能的实施方式中，芯片模组为功放模块。

第四方面，本申请实施例提供一种板级架构，包括：第一电路板、第二电路板和本申请实施例的第二方面提供的芯片模组或者本申请实施例的第三方面提供的芯片模组，该芯片模组安装在第一电路板和第二电路板之间，芯片模组的底面面向第一电路板，芯片模组的顶面面向第二电路板，芯片模组中最靠近第一电路板的封装结构中的基板与第一电路板的接地点电连接，裸露在芯片模组的顶面的引脚与第二电路板电连接。

在一种可能的实施方式中，该板级架构还包括散热器，散热器位于第一电路板背离第二电路板的一侧，且散热器与第一电路板连接。

在一种可能的实施方式中，第一电路板为天线电路板，第二电路板为功放射频板。

第五方面，本申请实施例提供一种板级架构，包括：第一电路板、第二电路板和本申请实施例的第一方面提供的的封装结构，封装结构位于第一电路板和第二电路板之间，封装结构中的介质层的第一面面向第一电路板，封装结构中的介质层的第二面面向第二电路板；

且封装结构中的基板与第一电路板的接地点电连接，封装结构中的第二引脚阵列的至少部分引脚与第二电路板电连接。

第六方面，本申请实施例提供一种通信设备，包括本申请实施例的第四方面或者第五方面提供的的板级架构。

附图说明

图1和图2为相关技术中QFN封装芯片的结构示意图；

图3为相关技术中应用QFN封装芯片的板级架构的分解示意图；

图4为相关技术中QFN封装芯片在一种应用场景中的剖视图；

图5为本申请实施例中具有第一种芯片模组的板级架构的剖面示意图；

图6为本申请实施例提供的第一种芯片模组在第一视角的结构示意图；

图7为本申请实施例提供的第一种芯片模组在第二视角的结构示意图；

图8为本申请实施例提供的第一种芯片模组中引线框架的结构示意图；

图9为本申请实施例提供的第一种芯片模组的局部剖切示意图；

图10为本申请实施例中具有第二种芯片模组的板级架构的剖面示意图；

图11为本申请实施例提供的第三种芯片模组中引线框架的结构示意图；

图12为本申请实施例提供的第四种芯片模组中引线框架的结构示意图；

图13为本申请实施例提供的第五种芯片模组的剖视图；

图14为本申请实施例提供的第六种芯片模组中引线框架的结构示意图；

图15为本申请实施例提供的第七种芯片模组中引线框架的结构示意图；

图16为本申请实施例提供的第八种芯片模组的剖面示意图；

图17为图14所示的芯片模组在一种情形时的结构示意图；

图18为图15所示的芯片模组在一种情形时的结构示意图；

图19为图15所示的芯片模组在另一种情形时的结构示意图；

图20为图19所示的芯片模组沿P-P方向的截面示意图；

图21为本申请实施例提供的第九种芯片模组的结构示意图；

图22为本申请实施例提供的第十种芯片模组的结构示意图；

图23为本申请实施例提供的第十一种芯片模组的剖面示意图；

图24为本申请实施例提供的另一种板级架构的剖面示意图；

图25为本申请实施例提供的再一种板级架构的剖面示意图；

图26、图27和图28为本申请实施例提供的又一种板级架构的剖面示意图。

附图标记说明：

100、板级架构；

10、第一电路板；

20、第二电路板；

30、芯片模组；

31、封装结构；31a、第一封装结构；31b、第二封装结构；31c、第三封装结构；

31d、第四封装结构；31e、中间封装结构；

310、介质层；3101、第一面；3102、第二面；3103、第三面；

311、引线框架；3110、第一引脚阵列；3110a、第一信号引脚；

3111、第二引脚阵列；3111a、第二信号引脚；3112、第一金属连接结构；

3113、第二金属连接结构；3114、第三金属连接结构；

312、无芯封装结构；

313、有芯封装结构；

32、基板；320、第一边；321、第二边；322、第三边；323、第四边；

33、芯片；330、连接线；

34、第一接地引脚；

35、第二接地引脚；

36、金属屏蔽层；

37、绝缘层；

40、散热器；

D1、第一对角线；

D2、第二对角线。

具体实施方式

由图1和图2可以看出，QFN封装芯片30a的顶面没有焊盘露出，QFN封装芯片30a的基板32a和信号焊盘3110a’均显露在底面。结合图1至图4，正如背景技术所述，将QFN封装芯片30a应用在板级架构100a上时，相关技术中的板级架构100a需在第一电路板10a和第二电路板20a之间设置转接架11a，这样芯片33a发出的信号需经由第一电路板10a和转接架11a才能传递给第二电路板20a，信号传输路径长，导致信号损耗较大。尤其是该QFN封装芯片30a为射频芯片时，经过实验验证，射频信号的增益损耗超过3db。

另外，上述板级架构100a还存在下述问题：一是增设转接架11a来辅助信号传递，转接架11a带来的材料成本和加工成本较高，且板级架构100a的组装工序变多，导致板级架构100a的制造成本较高昂；二是转接架11a呈框架结构，QFN封装芯片30a容置在转接架11a内，为了使QFN封装芯片30a容易安装到转接架11a内，QFN封装芯片30a的厚度通常设置为小于转接架11a的高度，则第二电路板20a与转接架11a接触、而不与QFN封装芯片30a直接接触，第二电路板20a与QFN封装芯片30a之间存在间隙，导致整个板级架构100a的厚度较大，不利于板级架构100a以及应用板级架构100a的产品小型化。

针对上述问题，研究人员发现其根本原因在于QFN封装芯片的基板和信号焊盘均显露在底面，QFN封装芯片的基板在与第一电路板电连接时，QFN封装芯片的信号焊盘也只能与第一电路板接触，使得QFN封装芯片无法直接将信号传递给第二电路板。基于此，研究人员想到了对芯片模组的封装结构进行改进，使得芯片模组中与基板相对的面上设有信号引脚，使得信号能够从芯片模组远离基板的一面扇出，以在芯片模组的基板与第一电路板电连接的同时，芯片模组的信号引脚能够与第二电路板接触并电连接，则芯片模组能够直接将信号传递给第二电路板，而无需借助转接架来辅助传输信号，故解决了因设置转接架而带来的信号损耗大、板级架构的制造成本高以及不利于板级架构小型化的问题。

下面对本申请实施例提供的封装结构、芯片模组、板级架构和通信设备的实现方式详细进行阐述。

实施例一

本申请实施例提供一种板级架构100(参见下述图5所示)，该板级架构100集成有电路，其可以应用在通信设备(例如基站)、也可以应用在终端上，以用于实现控制或者传输信号。这里，终端可以为台式计算机、笔记本电脑(laptop)、平板电脑(portable androiddevice；PAD)、具有无线通信功能的手持设备、可穿戴设备等移动终端或固定终端。

图5示意性地显示了一种板级架构100的剖面结构。参见图5，板级架构100包括第一电路板10、第二电路板20和设置在第一电路板10和第二电路板20之间的芯片模组30，芯片模组30与第一电路板10以及第二电路板20均电连接，用于使芯片模组30发出的信号能够传递给第二电路板20，以使得该板级架构100能够正常工作。

其中，该芯片模组30可以为功放模块(Power Amplifier Module，PA Module)，则芯片模组30发出功放信号给第二电路板20，此时，第一电路板10可以为天线电路板，第二电路板20可以为功放射频板；或者，该芯片模组30也可以为射频模块(Radio FrequencyModule，RF module)，则芯片模组30发出射频(RF)信号给第二电路板20。当然，该芯片模组30还可以为存储模块等其他模块。

本申请实施例还提供一种芯片模组30，该芯片模组30包括至少一个封装结构31，例如，图5中，芯片模组30包括一个封装结构31，在一些示例中，芯片模组30可以包括两个封装结构31(例如下述图25所示)，或者，芯片模组30也可以包括三个封装结构31(参见下述图26所示)。该封装结构31采用的封装方式区别于QFN封装，以避免信号只能从芯片模组30上基板32所靠近的一面扇出。

本申请实施例以芯片模组30包括一个封装结构31为例进行说明。

图6和图7示意性地显示了一种芯片模组30的结构，图8示意性地显示了一种引线框架311的结构，图9示意性地显示了一种芯片模组30的局部剖切结构。本申请实施例提供一种封装结构31，需要说明的是，在本申请实施例的各个附图中，X轴、Y轴、Z轴的方向分别代表着封装结构31的长度方向、宽度方向和厚度方向。

其中，该封装结构31包括至少一个芯片33(参见图8所示)、介质层310(参见图7所示)和引线框架311(Lead-frame，L/F)，所有的芯片33和引线框架311均设置于介质层310内(参见图5所示)，介质层310可以保护芯片33免受外界环境的影响、抵抗外部的热冲击和机械振动等。可以理解的是，介质层310可以为环氧树脂或者液体型热固环氧树脂制成的树脂层、也可以为塑性化合物制成的塑封层。

参见图6和图7所示，介质层310构造成具有第一面3101(参见图7)、第二面3102(参见图6)和第三面3103(参见图6或图7)，第一面3101与第二面3102相对设置。例如，参见图6和图7所示，当芯片模组30由一个封装结构31组成时，对于整个芯片模组30而言，介质层310的第一面3101为芯片模组30的底面(又称Bottom面)，介质层310的第二面3102为芯片模组30的顶面(又称Top面)，则芯片模组30发出的信号能够从芯片模组30的顶面扇出。

其中，第三面3103可以为介质层310的侧面。第三面3103位于第一面3101和第二面3102之间，且芯片模组30位于第一电路板10和第二电路板20之间时，第一面3101面向第一电路板10，第二面3102面向第二电路板20。在此基础上，芯片模组30可以构造成正方形、长方形等各种形状，本实施例对此不做限制。

继续参见图5至图9所示，每个引线框架311包括基板32、第一引脚阵列3110和第二引脚阵列3111，其中，第一引脚阵列3110由多个引脚(例如参见下述的第一信号引脚)形成的阵列，第二引脚阵列3111也是由多个引脚(例如参见下述的第二信号引脚)形成的阵列，其中，第一引脚阵列3110中的引脚个数与第二引脚阵列3111中的引脚个数相同。

其中，基板32用于承载芯片33，所有的芯片33设置在基板32上，第一引脚阵列3110和第二引脚阵列3111电连接，应理解的是，第一引脚阵列3110和第二引脚阵列3111电连接可以理解为第一引脚阵列3110的引脚与第二引脚阵列3111中的引脚电连接，例如可以为第一引脚阵列3110中的一个引脚与第二引脚阵列3111中的一个引脚电连接，或者，也可以为第一引脚阵列3110中的一个引脚与第二引脚阵列3111中的多个引脚电连接，或者，还可以为第一引脚阵列3110中的多个引脚与第二引脚阵列3111中的多一个引脚电连接。

其中，第一引脚阵列3110中的引脚与任意一个芯片33或者多个芯片33电连接，例如，第一引脚阵列3110中的一个引脚可以与任意一个芯片33电连接，或者，第一引脚阵列3110中的多个引脚与其中一个芯片33电连接，或者，第一引脚阵列3110中的引脚与多个芯片33电连接，这样，芯片33发出的信号能够传输给第一引脚阵列3110和第二引脚阵列3111。

其中，第一引脚阵列3110靠近介质层310的第一面3101设置。第二引脚阵列3111靠近介质层310的第二面3102设置，且第二引脚阵列3111中的每个引脚的至少部分表面裸露在介质层310的第二面3102处。

这里，第二引脚阵列3111中的每个引脚的至少部分表面是指第二引脚阵列3111中每个引脚上背向第一引脚阵列3110的一面的部分表面或者全部表面。其中，第二引脚阵列3111除了背向第一引脚阵列3110的一面裸露在介质层310的第二面3102，第二引脚阵列3111的其余面均可以位于介质层310内。或者，如图6所示，第二引脚阵列3111具有第一侧面，第一侧面位于第二引脚阵列3111面向第一引脚阵列3110的一面和第二引脚阵列3111背向第一引脚阵列3110的一面之间，第二引脚阵列3111的部分第一侧面可以裸露在介质层310的第三面3103上。

可以理解，该芯片模组30的工作原理为：芯片模组30工作时，芯片33发出的信号传输给第一引脚阵列3110，第一引脚阵列3110再将信号传递给第二引脚阵列3111，使得信号能够从介质层310的第二面3102扇出。

由上述内容可以得出，沿基板32的厚度方向(即Z轴方向)，该引线框架311中第一引脚阵列3110和第二引脚阵列3111间隔设置。因此，本申请实施例提供的芯片模组30是功放模块或者，也可以为射频模块，该芯片模组30的引线框架311不是单层结构、而是多层结构，第二引脚阵列3111显露在介质层310的第二面3102上。

当将该芯片模组30应用在板级架构100中时(参见图5所示)，芯片模组30的底面与第一电路板10接触，基板32与第一电路板10的接地点电连接，以使得芯片模组30的基板32接地；同时，芯片模组30的顶面与第二电路板20接触，且第二引脚阵列3111在芯片模组30的顶面处裸露的表面与第二电路板20电连接，芯片模组30的信号能够从第二引脚阵列3111扇出并传输给第二电路板20。也就是说，由于本实施例提供的芯片模组30的第二引脚阵列3111裸露在芯片模组30的顶面上，因此，芯片模组30设置在第一电路板10和第二电路板20之间时，芯片模组30的底面面向第一电路板10，且基板32与第一电路板10电连接，第二引脚阵列3111能够与第二电路板20接触并电连接，以实现信号传输。

可见，对于具有该芯片模组30的板级架构100而言，芯片模组30能够直接将信号传递给第二电路板20，而无需利用转接架11a(参见图4)来辅助传递信号，省去了第一电路板10与转接架11a之间以及转接架11a与第二电路板20之间的信号传递环节，缩短了信号传输路径，进而降低了信号损耗。并且，还省去了转接架11a的材料成本和加工成本，与此同时，省去了安装转接架11a的工序，使得板级架构100的安装更简单，有利于降低板级架构100的制造成本和生产成本。

另外，该芯片模组30可以直接与第一电路板10以及第二电路板20接触，则芯片模组30与第二电路板20之间不存在间隙，以利于减小板级架构100的厚度，进而有利于使具有该板级架构100的产品小型化。

还需说明的是，在图4中，芯片33a的通讯信号传输路径和接地路径均经过第一电路板10a后分别再传输，即芯片33a的信号传输路径和接地路径均向下传输，但是这样会导致第一电路板10a上信号相互干扰，而本申请实施例中，芯片33的信号沿着第一引脚阵列3110和第二引脚阵列3111的路径在芯片模组30的顶面传给第二电路板20(即信号沿着向上的路径传输给第二电路板20)，而芯片33的接地信号向下传输给第一电路板10，这样避免了芯片33的信号在传输过程中的信号干扰。

其中，第一引脚阵列3110可以完全位于介质层310内。或者，在一些实施例中，第一引脚阵列3110也可以具有部分表面从介质层310露出。示例性地，如图7所示，第一引脚阵列3110中每个引脚的背向第二引脚阵列3111的一面可以裸露在介质层310的第一面3101上。此时，该芯片模组30设于第一电路板10和第二电路板20之间时，第一引脚阵列3110背向第二引脚阵列3111的一面也可以与第一电路板10接触并电连接，芯片33的通讯信号可以经第一引脚阵列3110传递给第一电路板10，使得芯片模组30能够把信号同时传递给第一电路板10和第二电路板20。这样，本申请实施例提供的封装结构中，芯片33的信号可以通过第一引脚阵列3110和第二引脚阵列3111中的其中一个引脚阵列或两个引脚阵列向外传递，这样实现了封装结构31的芯片信号从任意一面或双面引出的目的，这样封装结构31与外接电路板连接时，封装结构31与外接电路板电连接时信号引出位置不易受到限制。或者，第一引脚阵列3110具有第二侧面，第一引脚阵列3110的第二侧面位于第一引脚阵列3110面向第二引脚阵列3111的一面和第一引脚阵列3110背向第二引脚阵列3111的一面之间，第一引脚阵列3110的部分第二侧面可以裸露在介质层310的第三面3103上。当然，第一引脚阵列3110的第二侧面的部分和第一引脚阵列3110背向第二引脚阵列3111的一面均可以从介质层310露出。

综上，本实施例提供的封装结构31通过将引线框架311和芯片33设置于介质层310内，引线框架311具有用于承载芯片33的基板32、相连的第一引脚阵列3110和第二引脚阵列3111，第一引脚阵列3110还与芯片33电连接，芯片模组30的第二引脚阵列3111裸露在介质层310的第二面3102上，使得该封装结构31置于第一电路板10和第二电路板20之间时，第二引脚阵列3111中的引脚能够与第二电路板20接触并实现电连接，进而使得信号可以直接传递给第二电路板20，减少了信号传输的路径，解决了利用转接架11a转送信号所带来的信号损耗大的问题。

可以理解的是，基板32也可以靠近介质层310的第一面3101设置，且基板32背向芯片33的一面裸露在介质层310的第一面3101处。这样，具有该封装结构31的芯片模组30置于第一电路板10和第二电路板20之间时，基板32背向芯片33的一面能够与第一电路板10接触，且基板32与第一电路板10的接地点电连接，以使得芯片模组30的基板32接地。其中，基板32的厚度是非限制性的，比如，基板32的厚度可以为0.1mm～2mm。

如此，因为芯片模组30的基板32与第一电路板10电连接以实现接地，所以，芯片模组30、板级架构100或者具有该板级架构100的通信设备受到静电干扰或过电压干扰时，过载电压冲击芯片模组30，芯片模组30能够将流经的过载电压导向至第一电路板10的接地点，以免芯片模组30被击穿，起到了保护芯片模组30的作用。

在上述实施例中，参见图8所示，第一引脚阵列3110包括多个第一信号引脚3110a，例如，多个第一信号引脚3110a组成第一引脚阵列3110，多个第一信号引脚3110a环绕基板32的四周进行设置。第一信号引脚3110a至少设有四个以上，其中四个第一信号引脚3110a可以分别与基板32的一侧边缘相对。当然，在一些示例中，第一引脚阵列3110也可以包括一个第一信号引脚3110a。

例如，在图8所示的示例中，第一信号引脚3110a可以设有12个，基板32面向芯片33的一面具有相对的第一边320和第二边321、以及相对的第三边322和第四边323，第一边320与第三边322垂直，十二个第一信号引脚3110a之中的两个与第一边320相对，十二个第一信号引脚3110a之中的另两个与第二边321相对，其余八个第一信号引脚3110a中的四个与第三边322相对，其余八个第一信号引脚3110a中的另四个与第四边323相对，使得第一边320和第二边321两侧的第一信号引脚3110a均匀分布、且可以对称设置，第三边322和第四边323两侧的第一信号引脚3110a均匀分布、且可以对称设置。

其中，本申请实施例中，每个第一信号引脚3110a的至少部分表面裸露在介质层310的第一面处，例如，参见图7所示，每个第一信号引脚3110a的一面在介质层310的第一面裸露，这样封装结构中芯片33的信号既可以从第二引脚阵列3111向外引出，也可以从第一信号引脚3110a向外引出，实现了封装结构31可以从两面引出信号，这样封装结构31在第一电路板10和第二电路板20之间设置时(参见图5)，封装结构31的信号可以传输给第一电路板10，也可以传输第二电路板20，使得封装结构31的信号引出更灵活。

参见图8所示，第二引脚阵列3111也可以包括多个第二信号引脚3111a，例如，多个第二信号引脚3111a组成第二引脚阵列3111。多个第二信号引脚3111a绕着介质层310的第二面3102的外边缘间隔的设置。每个第二信号引脚3111a的一面在介质层310的第二面裸露(参见图6所示)。当然，在一些示例中，第二引脚阵列3111也可以包括一个第二信号引脚3111a。

其中，第二信号引脚3111a的数量与第一信号引脚3110a的数量相同，一个第二信号引脚3111a与一个第一信号引脚3110a电连接，第二信号引脚3111a与第一信号引脚3110a一一对应，以降低信号传输时相互干扰的可能性。

其中，和第一引脚阵列3110类似的，第二信号引脚3111a也至少设有四个以上，其中四个第二信号引脚3111a可以分别与介质层310的一侧边缘相对。例如，具体可以参照图8所示，第一信号引脚3110a设有12个时，相应的，第二信号引脚3111a也设有12个；其中，基板32的第一边320和介质层310上与第一边320同侧的边缘之间具有两个第二信号引脚3111a，基板32的第二边321和介质层310上与第二边321同侧的边缘之间也具有两个第二信号引脚3111a，基板32的第三边322和介质层310上与第三边322同侧的边缘之间具有四个第二信号引脚3111a，基板32的第四边323和介质层310上与第四边323同侧的边缘之间具有四个第二信号引脚3111a。

需要说明的是，本申请实施例中，第二信号引脚3111a与第一信号引脚3110a可以通过通过焊接或者卡接等方式实现电连接，或者，在一些示例中，第二信号引脚3111a与第一信号引脚3110a可以为一体式结构，例如，一个第二信号引脚3111a与一个第一信号引脚3110a可以通过一体成型方式形成一个整体结构(未示出)，该整体结构的一端可以作为一个第一信号引脚3110a，该整体结构的一端可以作为一个第二信号引脚3111a。

其中，第一信号引脚3110a与第二信号引脚3111a实现电连接的方式为：参见图8所示，引线框架311还包括至少一个第一金属连接结构3112，每个第一金属连接结构3112的一端靠近介质层310的第一面3101设置，以与一个第一信号引脚3110a电连接，每个第一金属连接结构3112的另一端靠近介质层310的第二面3102设置，以与一个第二信号引脚3111a电连接。换句话说，每个第一信号引脚3110a和相对应的第二信号引脚3111a通过一个第一金属连接结构3112电连接，第一信号引脚3110a、第二信号引脚3111a和第一金属连接结构3112三者一一对应。

第一金属连接结构3112例如可以为条状结构，或者，第一金属连接结构3112可以为柱状结构或者板状结构。第一金属连接结构3112的安装位置是非限制性的，也即，每个第一金属连接结构3112均可设置在相对应的第一信号引脚3110a的四周的任一侧。

需要说明的是，本申请实施例中，一个第二信号引脚3111a、一个第一信号引脚3110a与一个第一金属连接结构3112可以通过焊接方式相连，或者在一些示例中，一个第二信号引脚3111a、一个第一信号引脚3110a与一个第一金属连接结构3112可以为一体式结构，例如，一个第二信号引脚3111a、一个第一信号引脚3110a与一个第一金属连接结构3112通过一体成型的方式形成一个整体结构，该整体结构的一端为第一信号引脚3110a，该整体结构的另一端为第二信号引脚3111a，该整体结构上位于第一信号引脚3110a与该第二信号引脚3111a之间的为第一金属连接结构3112。

其中，第一金属连接结构3112、第一信号引脚3110a与第二信号引脚3111a之间的相对位置关系包括但不限于如下的可能：

在本实施例的第一种情形中，参见图5和图8所示，沿介质层310的厚度方向，每个第二信号引脚3111a与对应的第一信号引脚3110a可以错开设置，例如，每个第二信号引脚3111a与对应的第一信号引脚3110a在介质层310的厚度方向不重叠。每个第二信号引脚3111a与对应的第一信号引脚3110a通过第一金属连接结构3112电连接。在该实施例中，第一金属连接结构3112设置在第二信号引脚3111a与第一信号引脚3110a之间。

例如，可以参见图8所示，每个第一金属连接结构3112可以设置在对应的第一信号引脚3110a远离基板32的一侧，第二信号引脚3111a和第一信号引脚3110a分别位于第一金属连接结构3112的两侧。需要指出的是，本实施例提供的引线框架311可以采用化学蚀刻的方式制成或者采用冲压的方式制成一体件。

再例如，可以参见图13所示，每个第一金属连接结构3112可以设置在对应的第一信号引脚3110a靠近基板32的一侧，第二信号引脚3111a和第一信号引脚3110a分别位于第一金属连接结构3112的两侧。需要指出的是，本实施例提供的引线框架311可以采用化学蚀刻的方式制成、而不能采用冲压的方式进行加工。

又例如，可以参见图12所示，每个第二信号引脚3111a可以位于相邻的两个第一信号引脚3110a之间。

在本实施例的第二种情形中，如图10和图11所示，沿介质层310的厚度方向，每个第二信号引脚3111a可以与相对应的第一信号引脚3110a在基板32的厚度方向上完全正对，即参见图11所示，每个第二信号引脚3111a可以与相对应的第一信号引脚3110a在基板32的厚度方向上重叠，此时，第一引脚阵列3110在介质层310的第一面3101的垂直投影与第二引脚阵列3111在介质层310的第一面3101的垂直投影完全重合。

由于第二信号引脚3111a与第一信号引脚3110a正对，因此，第一金属连接结构3112位于第一信号引脚3110a以及第二信号引脚3111a的同一侧。

例如，可以参见图11所示，对于设置在基板32的第一边320的两侧的第一金属连接结构3112而言，该第一金属连接结构3112可以设置在第一信号引脚3110a沿基板32的第一边320的延伸方向的任一侧。

再例如，可以参见图14所示，对于设置在基板32的第三边322的两侧的第一金属连接结构3112而言，该第一金属连接结构3112也可以设置在第一信号引脚3110a沿基板32的第三边322的延伸方向的任一侧。

可以理解的是，本实施例的第二种情形中，该引线框架311可以采用化学蚀刻的方式制成。比较上述第一种情形和第二情形，其中，每个第二信号引脚3111a与对应的第一信号引脚3110a可以错开设置，且第一金属连接结构3112设置在对应的第一信号引脚3110a远离基板32的一侧时，可采取的加工方式多，且当采用冲压的方式制成时，引线框架311的结构强度高。

上述实施例中，第一金属连接结构3112的一端可以位于介质层310的内部、也可以裸露在介质层310的第一面3101处。第一金属连接结构3112的另一端可以位于介质层310的内部、也可以裸露在介质层310的第二面3102处。例如，图6和图7示出的芯片模组30中，第一金属连接结构3112的两端分别从介质层310的第一面3101和介质层310的第二面3102露出。

第一金属连接结构3112可以沿基板32的厚度方向延伸，使得第一金属连接结构3112不倾斜于基板32。其中，第一金属连接结构3112沿基板32的厚度方向的高度是非限制性的，只要第一金属连接结构3112的两端能够连接第一信号引脚3110a和第二信号引脚3111a即可。

其中，本申请实施例中，参见图14所示，每个第一信号引脚3110a均位于基板32之外，且每个第一信号引脚3110a与基板32之间具有通过介质层310隔开(参见下述图16)，这样每个第一信号引脚3110a与基板32之间绝缘的，从而确保芯片33不易短路。

本申请实施例提供的封装结构31还可以包括至少一个连接线330，连接线330的一端与芯片33电连接，连接线330的另一端与第一引脚阵列3110电连接，以使得芯片33与第一引脚阵列3110通过连接线330电连接，例如，参见图14，第一引脚阵列3110中的每个第一信号引脚3110a通过一个或多个连接线330与至少一个芯片33中的任意一个芯片33或者多个芯片33电连接，例如，每个第一信号引脚3110a通过一个连接线330与一个芯片33或者多个芯片33电连接，或者，每个第一信号引脚3110a通过多个连接线330与一个芯片33或者多个芯片33电连接。

本申请实施例中，芯片33与第一引脚阵列3110中的每个第一信号引脚3110a可以采用引线键合(wire bonding)方式实现电连接。如此，具有该封装结构31的芯片模组30工作时，芯片33产生的信号经连接线330传送给第一引脚阵列3110，再由第一引脚阵列3110传输给第二引脚阵列3111。其中，连接线330可以为键合线(bonding wire)，该键合线可以为银制成的银线、也可以为铜制成的铜线或者锡制成的锡焊线。

芯片33的数量是非限制性的，也即该封装结构31可以具有一个芯片33，也可以具有多个芯片33。当芯片33为一个时，第一引脚阵列3110的每个第一信号引脚3110a均与该芯片33电连接。当芯片33为多个时，多个第一信号引脚3110a可以分别与多个芯片33电连接。还需说明的是，当芯片33为多个时，多个芯片33之间也可以通过连接线330电连接在一起。

另外，继续参见图11和图12，引线框架311还可以包括至少一个第一接地引脚34，例如，可以包括一个第一接地引脚34，也可以包括多个第一接地引脚34，多个第一接地引脚34环绕基板32的四周间隔的设置，每个第一接地引脚34均与基板32电连接。如此，该芯片模组30应用在板级架构100上时，第一电路板10的接地点、基板32和第一接地引脚34依次电连接，使得基板32和第一接地引脚34均能够接地。

第一接地引脚34至少设有四个以上，多个第一接地引脚34可以环绕基板32均匀的分布。以第一接地引脚34设有四个为例，图14示意性地显示了第六种芯片模组30的结构，具体参见图14所示，四个第一接地引脚34可以分别与基板32的一侧边缘相对。

图15示意性地显示了第七种芯片模组30的结构。在一些实施例中，具体可以参见图11、图12和图15所示，四个第一接地引脚34可以分别靠近基板32的四个角端设置，且基板32具有第一对角线D1和第二对角线D2，四个第一接地引脚34之中的两个可以位于第一对角线D1上，四个第一接地引脚34之中的另两个可以位于第二对角线D2上，每个第一接地引脚34分别与基板32的一个角端连接。这样，和第一接地引脚34与基板32的侧边缘相对设置进行对比，有利于降低第一接地引脚34在基板32的任一侧所占据的空间，使得基板32的任一侧能够设有更多的第一信号引脚3110a，相邻的两个第一接地引脚34之间可以具有多个第一信号引脚3110a。

其中，第一接地引脚34与基板32实现电连接的方式为：还包括多个第二金属连接结构3113，每个第二金属连接结构3113的一端与基板32电连接，每个第二金属连接结构3113的另一端与一个第一接地引脚34电连接。第二金属连接结构3113用于将基板32的接地信号传输给第一接地引脚34。

和第一金属连接结构3112类似的，第二金属连接结构3113可以呈筋条状，也可以呈柱状或者板状。以第二金属连接结构3113呈筋条状为例，参见图14，当第一接地引脚34与基板32的一侧边缘相对设置时，筋条状的第二金属连接结构3113可以沿垂直于基板32的侧边缘的方向延伸。比如，与基板32的第一边320相对设置的第一接地引脚34，其对应的第二金属连接结构3113可以沿平行于基板32的第三边322的方向延伸。在图11、图12和图15所示的示例中，当第一接地引脚34与基板32的角端连接时，相应的，第二金属连接结构3113可以沿第一对角线D1或者第二对角线D2延伸。

值得说明的是，基板32面向芯片33的一面、第一信号引脚3110a面向第二信号引脚3111a的一面以及第一接地引脚34面向第二信号引脚3111a的一面可以共面设置。如此，引线框架311形成为双层结构，基板32、第一信号引脚3110a及第一接地引脚34位于同一层，第二引脚阵列3111位于另一层，以使得芯片模组30能够同时与第一电路板10及第二电路板20接触的基础上，尽可能的减少引线框架311的层数，以利于降低引线框架311的制造难度。

其中，第一信号引脚3110a以及第一接地引脚34的厚度可以与基板32的厚度相同，此时，当基板32背向芯片33的一面露出在介质层310的第一面3101处时，第一信号引脚3110a背向第二信号引脚3111a的一面以及第一接地引脚34背向第二信号引脚3111a的一面也均裸露在介质层310的第一面3101处。

作为一种可替换的实施例，第一信号引脚3110a以及第一接地引脚34的厚度也可以小于基板32的厚度，此时，第一信号引脚3110a背向第二信号引脚3111a的一面以及第一接地引脚34背向第二信号引脚3111a的一面均不露出，即第一引脚阵列3110和第一接地引脚34均埋在介质层310内。并且，第一信号引脚3110a的厚度与第一接地引脚34的厚度可以相同、也可以不同。需要指出的是，当利用冲压或者化学蚀刻的加工方式制成引线框架311后，可以采取蚀刻的方式对第一信号引脚3110a和第一接地引脚34进行减薄，以使第一信号引脚3110a和第一接地引脚34的厚度小于基板32的厚度。

其中，基板32、第一信号引脚3110a以及第一接地引脚34的厚度一致或不一致时，由于三者面向第二信号引脚3111a的一面共面，故第二金属连接结构3113可以平行于基板32设置，且第二金属连接结构3113面向第二信号引脚3111a的一面可以与基板32面向芯片33的一面共面。当基板32、第一信号引脚3110a以及第一接地引脚34的厚度一致时，第二金属连接结构3113背向第二信号引脚3111a的一面还可以裸露在介质层310的第一面3101处。

继续参见图11、图12、图14和图15，引线框架311还可以包括至少一个第二接地引脚35，多个第二接地引脚35沿着介质层310的第二面3102的外边缘间隔的设置。且第二接地引脚35的数量与第一接地引脚34的数量相同，一个第二接地引脚35与一个第一接地引脚34电连接。也即，第二接地引脚35与第一接地引脚34一一对应，第二接地引脚35也设有至少四个以上，多个第二接地引脚35可以均匀分布，且基板32、第一接地引脚34和第二接地引脚35依次电连接。由此，具有该封装结构31的芯片模组30应用在板级架构100上时，由于基板32与第一电路板10的接地点接地连接，进而使得通过第一接地引脚34与基板32连接的第二接地引脚35也接地。

其中，第二接地引脚35与第一接地引脚34实现电连接的方式为：参见图11所示，芯片模组30还包括至少一个第三金属连接结构3114，每个第三金属连接结构3114的一端靠近介质层310的第一面3101设置，以与第一接地引脚34电连接，每个第三金属连接结构3114的另一端靠近介质层310的第二面3102设置，以与第二接地引脚35电连接。可以理解的是，每个第一接地引脚34和相对应的一个第二接地引脚35通过一个第三金属连接结构3114电连接。其中，第三金属连接结构3114的结构与第一金属连接结构3112的结构相似，也即，第三金属连接结构3114可以为条状结构、柱状结构或者板状结构。

需要说明的是，本申请实施例中，第一接地引脚34与第二接地引脚35可以通过焊接或者卡接等方式实现电连接，或者，在一些示例中，第一接地引脚34与第二接地引脚35可以为一体式结构，例如，一个第一接地引脚34与一个第二接地引脚35可以通过一体成型方式形成一个整体结构(未示出)，该整体结构的一端可以作为一个第二接地引脚35，该整体结构的一端可以作为一个第二接地引脚35。

或者，在一些示例中，第一接地引脚34、第二接地引脚35、第二金属连接结构3113、第三金属连接结构3114均与基板32为一体式结构，例如，基板32、第一接地引脚34、第二接地引脚35、第二金属连接结构3113、第三金属连接结构3114通过冲压或者一体成型方式形成一个整体结构。

根据第三金属连接结构3114的设置位置，第一接地引脚34与第二接地引脚35之间的相对位置关系包括但不限于如下的可能：

在第一种可能的实现方式中，沿基板32的厚度方向，每个第一接地引脚34与对应的第二接地引脚35可以错开设置。在该实施例中，第三金属连接结构3114设置在第一接地引脚34与第二接地引脚35之间。

例如，具体可以参考图12所示，每个第二接地引脚35可以位于相邻的两个第一接地引脚34之间。

再例如，每个第三金属连接结构3114可以设置在对应的第一接地引脚34远离基板32的一侧，此时，第一接地引脚34位于第二接地引脚35与基板32之间。

本实施例中具体可以参见如图15所示，第一接地引脚34和第二接地引脚35均设有四个，第三金属连接结构3114也相应的设有四个。其中，当四个第一接地引脚34分别与基板32的四个角端对准并连接时，四个第二接地引脚35中的两个设置于第一对角线D1的延长线上，四个第二接地引脚35中的另两个设置于第二对角线D2的延长线上，且每个第一接地引脚34位于相连的第二接地引脚35与基板32的一个角端之间。也就是说，第三金属连接结构3114还可以设置于第一对角线D1的延长线或者第二对角线D2的延长线上。

这样设置，与第一种可能的实现方式进行对比，有利于降低第二接地引脚35在基板32的任一侧所占据的空间，使得基板32的任一侧能够设有更多的第二信号引脚3111a，相邻的两个第二接地引脚35之间可以具有多个第二信号引脚3111a。

在第二种可能的实现方式中，如图14所示，沿基板32的厚度方向，每个第一接地引脚34与对应的第二接地引脚35可以完全正对。此时，第一接地引脚34在介质层310的第一面3101的垂直投影与第二接地引脚35在介质层310的第一面3101的垂直投影完全重合。

由于第一接地引脚34与第二接地引脚35正对，因此，第三金属连接结构3114位于第一接地引脚34与第二接地引脚35的同一侧。示例性地，可以参见图11所示，第一接地引脚34和第二接地引脚35可以设置在靠近基板32的一边的延伸方向的任一侧。以位于基板32的第一边320和第二边321的两侧的第一接地引脚34为例，其对应的第三金属连接结构3114可以位于该第一接地引脚34沿第一边320的延伸方向的两侧。以位于基板32的第三边322和第四边323的两侧的第一接地引脚34为例，其对应的第三金属连接结构3114可以位于该第一接地引脚34沿第三边322的延伸方向的两侧。

其中，第三金属连接结构3114的一端可以位于介质层310的内部、也可以裸露在介质层310的第一面3101处。第三金属连接结构3114的另一端可以位于介质层310的内部、也可以裸露在介质层310的第二面3102处。与第一金属连接结构3112相似的，第三金属连接结构3114可以沿基板32的厚度方向延伸，使得第三金属连接结构3114不倾斜于基板32。其中，第三金属连接结构3114沿基板32的厚度方向的高度是非限制性的，只要第三金属连接结构3114的两端能够连接第一接地引脚34和第二接地引脚35即可。

需要说明的是，第二接地引脚35靠近介质层310的第二面3102设置，并且，第二接地引脚35背向基板32的一面裸露在介质层310的第二面3102上。本示例示出的引线框架311中第二引脚阵列3111与第二接地引脚35位于同一层。该芯片模组30设于第一电路板10和第二电路板20之间时，第二接地引脚35也可以与第二电路板20接触。

图16示意性地显示了第八种芯片模组30的结构。本实施例中，参见图16，封装结构还包括金属屏蔽层36，金属屏蔽层36覆盖在介质层310的第二面3102上，芯片33位于基板32与金属屏蔽层36之间。并且，金属屏蔽层36与第二接地引脚35电连接。也就是说，基板32、第一接地引脚34、第二接地引脚35和金属屏蔽层36电连接。如此设计，本实施例的芯片模组30应用在板级架构100上时，基板32与第一电路板10的接地点电连接，进而使得基板32和金属屏蔽层36均接地，基板32和金属屏蔽层36能够阻止外界环境中的电磁信号干扰芯片33，使得芯片33能够正常工作，也即该芯片模组30能够自动屏蔽电磁干扰(ElectromagneticInterference，EMI)，故板级架构100的第一电路板10和第二电路板20之间无需设置额外的屏蔽件，有利于简化板级架构100的结构。

金属屏蔽层36的材质可以选自铜、金、锡等金属材质，本实施例对此不予限制。其中，金属屏蔽层36可以通过电镀工艺加工形成，或者，在一些实施例中，金属屏蔽层36也可以通过溅射工艺加工形成。

这里，金属屏蔽层36与第二接地引脚35电连接应当作广义理解，也即可以理解为金属屏蔽层36与部分第二接地引脚35电连接，也可以理解为金属屏蔽层36与所有第二接地引脚35均连接。从金属屏蔽层36与第二接地引脚35之间的连接方式的角度来说，其可以理解为金属屏蔽层36能够直接与第二接地引脚35电连接，或者，其还可以理解为金属屏蔽层36通过第三金属连接结构3114与第二接地引脚35电连接。

金属屏蔽层36的形状具体可以根据第三金属连接结构3114、第一接地引脚34与第二接地引脚35三者的位置关系，以及金属屏蔽层36与第二接地引脚35之间的连接方式进行构造，只要确保金属屏蔽层36能够接地即可。

图17为具有图14示出的引线框架311的芯片模组30。结合附图14和图17，可以理解的是，芯片模组30的引线框架311构造成图14示出的，也即当芯片模组30的第一接地引脚34、第二接地引脚35均为四个，四个第一接地引脚34分别与基板32的一侧边缘相对，且第三金属连接结构3114设于第一接地引脚34远离基板32的一侧，第二接地引脚35与第一接地引脚34位于第三金属连接结构3114的同一侧时，金属屏蔽层36可以构造成菱形，菱形金属屏蔽层36的四个角端分别与四个第二接地引脚35连接。

图18为具有图15示出的引线框架311的一种芯片模组30。结合附图15和图18，可以理解的是，芯片模组30的引线框架311构造成图15示出的，也即当第一接地引脚34、第二接地引脚35均为四个，四个第一接地引脚34分别与基板32的四个角端连接，其中两个第二接地引脚35位于第一对角线D1上，另两个第二接地引脚35位于第二对角线D2上，每个第一接地引脚34位于第二接地引脚35和基板32的一个角端之间时，金属屏蔽层36可以构造成方形，方形金属屏蔽层36的四个角端分别与一个第三金属连接结构3114电连接。

值得注意的是，本实施例提供的芯片模组30应用在板级架构100中时，覆盖在介质层310的第二面3102上的金属屏蔽层36不会干涉第二信号引脚3111a与第二电路板20接触及连接，以确保芯片模组30的信号能够传递给第二电路板20。

在一种示例中，参见图17和图18，金属屏蔽层36可以通过电镀或者化学沉积方式形成在介质层310的第二面3102上，并且，合理的设计金属屏蔽层36的厚度，使得覆盖在介质层310的第二面3102上的金属屏蔽层36对第二信号引脚3111a与第二电路板20连接关系的影响可以忽略不计。例如，金属屏蔽层36的厚度可以为0.1μm～20μm。

在另一种示例中，参见图19和图20，介质层310的第二面3102可以包括第一区域和第二区域，第一区域和第二区域不共面，且沿基板32的厚度方向，第二区域与基板32之间的距离小于第一区域与基板32之间的距离，金属屏蔽层36覆盖在第二区域上，第二信号引脚3111a的至少部分表面裸露在第一区域内。其中，图19为具有图15示出的引线框架311的另一种芯片模组30，图20示出的芯片模组30的剖面结构。

本示例也可以理解为介质层310的第二面3102的部分被挖空形成有凹槽(图未示出)，金属屏蔽层36位于该凹槽内。本示例中，金属屏蔽层36的厚度可以与凹槽的深度相同，则金属屏蔽层36背向基板32的一面与第二信号引脚3111a背向基板32的一面共面；或者，金属屏蔽层36的厚度也可以小于凹槽的深度，则金属屏蔽层36背向基板32的一面与第二信号引脚3111a背向基板32的一面不共面。

根据第三金属连接结构3114与第二接地引脚35的设置位置，以及金属屏蔽层36与第二接地引脚35之间的连接方式，可以合理的设计凹槽的深度。例如，在图19中，凹槽的深度最大可以与第二接地引脚35的厚度相同。

上述金属屏蔽层36还可以构造成与基板32面向芯片33的一面之间的距离H大于1mm，如此，芯片模组30工作时，芯片33发出的信号射至金属屏蔽层36，由于金属屏蔽层36与基板32之间的距离超出1mm，故有利于避免信号从金属屏蔽层36反射到基板32上，以利于避免信号二次激荡。

根据前文描述的内容可知，第一信号引脚3110a和第一接地引脚34均可以裸露在介质层310的第一面3101处或者完全封闭在介质层310的内部。

图21示意性显示了第九种芯片模组30的结构，图22示意性显示了第十种芯片模组30的结构。如图21和图22所示，当第一信号引脚3110a和第一接地引脚34均裸露在介质层310的第一面3101时，介质层310的第一面3101(也即芯片模组30的底面)还可以设置有绝缘层37，绝缘层37至少覆盖住第一信号引脚3110a裸露在第一面3101的表面。这样避免了封装结构31与外接电路板10、20焊接时由于第一信号引脚3110a而外接电路板10、20之间存在焊接干涉，另外通过将第一信号引脚3110a覆盖住，避免了外接电路板10、20对第一信号引脚3110a上传输的信号进行干涉。

示例性地，在图21中，绝缘层37可以仅覆盖在第一信号引脚3110a上，使得第一信号引脚3110a被隐藏起来且无法与外接电路板10、20进行电气连接。如此，当将该芯片模组30安装到第一电路板10上，利用焊锡连接芯片模组30的底面与第一电路板10时，绝缘层37可以隔绝第一信号引脚3110a与焊锡，进而有利于确保第一信号引脚3110a无法通过焊锡与外接电路板连接在一起，以确保第一信号引脚3110a不会接地，从而确保信号经第二引脚阵列3111传递信号给外接电路板，使得芯片模组30能够正常工作。

当然，绝缘层37也可以同时覆盖在第一信号引脚3110a和第一接地引脚34裸露在第一面3101的表面上，使得第一信号引脚3110a和第一接地引脚34均被掩蔽起来且无法进行电气连接，提高了对第一信号引脚3110a和第一接地引脚34的阻隔和绝缘效果。具体可以参见图22所示，绝缘层37可以呈“回”字形，“回”字形绝缘层37围在基板32之外，并覆盖在所有第一信号引脚3110a和第一接地引脚34上。

值得注意的是，本实施例提供的芯片模组30应用在板级架构100中时，绝缘层37不会干涉基板32背向芯片33的一面与第一电路板10的接触，以确保基板32能够与第一电路板10的接地点连接。这里，可以合理的设计绝缘层37的厚度，使得绝缘层37对基板32背向芯片33的一面与第一电路板10的接触的影响可以忽略不计。例如，绝缘层37的厚度可以为10μm～20μm。

上述绝缘层37可以为非导电胶制成的胶层，其中，非导电胶例如可以为导热凝胶，即绝缘层37为导热凝胶层。这样设计，绝缘层37不仅能够起到绝缘的作用，还能够起到导热的作用，以将芯片模组30工作时产生的热量传递给第一电路板10，以免芯片模组30过热而影响工作性能。作为可替换的一种实施例中，绝缘层37也可以为阻焊油墨制成的阻焊层。

图23示意性地显示了第十一种芯片模组30的结构。或者，参见图23，第一信号引脚3110a背向第二信号引脚3111a的一面可以不裸露在介质层310的第一面3101上，也即第一信号引脚3110a内埋在介质层310中。如此，当将该芯片模组30安装到第一电路板10上，利用焊锡连接芯片模组30的底面与第一电路板10时，未露出的第一信号引脚3110a无法与第一接地引脚34连接在一起，以确保第一信号引脚3110a不会接地，从而确保第一引脚阵列3110和第二引脚阵列3111能够传递信号，使得芯片模组30能够正常工作。

这里，将第一信号引脚3110a构造成不露出介质层310的第一面3101的方式为通过冲压或者化学蚀刻的方式制成引线框架311后，可以再通过蚀刻工艺对第一信号引脚3110a进行减薄，使得第一信号引脚3110a的厚度小于基板32的厚度，利用塑封工艺对芯片33和引线框架311进行封装后，第一信号引脚3110a被掩埋在介质层310内。

当然，第一接地引脚34背向第二信号引脚3111a的一面也可以不裸露在介质层310的第一面3101上，也即第一接地引脚34内埋在介质层310中，使得第一信号引脚3110a和第一接地引脚34均被掩埋起来而无法进行电气连接，提高了对第一信号引脚3110a和第一接地引脚34的阻隔和绝缘效果。

制作本实施例提供的芯片模组30的所采用的方法可以参考下述步骤：利用冲压工艺加工出引线框架311，该引线框架311为多层结构；芯片33粘接(Die attach)工艺：利用焊接工艺将芯片33固定在基板32上；连接线330键合(Wire bonding)工艺：利用键合机加工出连接芯片33与第一信号引脚3110a的连接线330；利用模具注塑成型介质层310，使得引线框架311和芯片33被封装起来。

图24示意性地显示了另一种板级架构100的结构。在上述实施例的基础上，如图24所示，板级架构100还可以包括散热器40，散热器40设置于第一电路板10远离第二电路板20的一侧，且散热器40与第一电路板10连接。这样设置，因为芯片模组30与第一电路板10直接接触，所以芯片模组30工作时产生的热量能够经第一电路板10直接传递给散热器40，散热器40能够辅助芯片模组30散热，有利于避免芯片模组30过热而影响其工作性能，提高了板级架构100的散热性能。

实施例二

本实施例提供了一种芯片模组30，该芯片模组30包括至少一个实施例一所描述的封装结构31，不同之处在于，本实施例中芯片模组30所具有的封装结构31为多个。

图25示意性地显示了另一种板级架构100的结构。在上述实施例一的基础上，继续参考附图25可知，本实施例具体以芯片模组30包括两个两个实施例一所描述的封装结构31为例进行说明，两个封装结构31堆叠设置。由此，该芯片模组30主要是利用其自身的厚度方向的厚度来布局两个封装结构31，提升了芯片模组30的厚度方向的利用率。

并且，其中一个封装结构31的第二引脚阵列3111与相邻的另一个封装结构31的第二引脚阵列3111相对且接触，其中一个封装结构31的第二接地引脚35与相邻的另一个封装结构31的第二接地引脚35相对且接触。也即是说，两个封装结构31的第二引脚阵列3111相互接触，两个封装结构31的第二接地引脚35相互接触，两个封装结构31的基板32、第一引脚阵列3110以及第一接地引脚34相互远离。

其中，整个芯片模组30配置成两个封装结构31中至少一个封装结构31的第一引脚阵列3110的表面裸露在该封装结构31的介质层310的第一面3101处。如此设置，由两个封装结构31组成的芯片模组30的底面和顶面的至少一面有第一信号引脚3110a扇出。

这样，两个封装结构31堆叠形成芯片模组30时，由于封装结构31内具有第一引脚阵列3110和第二引脚阵列3111，所以，两个封装结构31堆叠时可以通过裸露的第二引脚阵列3111接触实现电连接，这样其中一个封装结构(例如图25中的第一封装结构31a)中芯片33的信号通过另一个封装结构(例如图25中的第二封装结构31b)的第一引脚阵列3110与外接电路板(例如第二电路板20)电连接，所以，通过封装结构31中包括第一引脚阵列3110和第二引脚阵列3111实现了多个封装结构31堆叠时各个封装结构31以及外接电路板10、20之间的互联，因此，本申请提供的封装结构31，提升了芯片模组30应用时的灵活度。

当两个封装结构31的第一引脚阵列3110的表面均露出时，由两个封装结构31组成的芯片模组30的底面和顶面均有第一信号引脚3110a扇出，芯片33发出的信号能够从芯片模组30的相对两面扇出。该芯片模组30安装到第一电路板10和第二电路板20之间的过程大致可以为：令其中一个封装结构31的基板32与第一电路板10的接地点接触，另一个封装结构31的第一引脚阵列3110与第二电路板20电连接。

可以理解，两个封装结构31中的任一个均可以与第一电路板10电连接，相应的，两个封装结构31中的另一个与第二电路板20电连接，则安装时无需特别区分该芯片模组30的底面和顶面，便于安装。

下面，为了便于描述，将两个封装结构31中与第一电路板10的接地点连接的封装结构31称为第一封装结构31a，将两个封装结构31中与第二电路板20电连接的封装结构31称为第二封装结构31b。需要指出的是，对于本实施例中第一封装结构31a和第二封装结构31b组成的芯片模组30而言，第一封装结构31a中介质层310的第一面3101为芯片模组30的底面，第二封装结构31b中介质层310的第一面3101为芯片模组30的顶面。

板级架构100工作时，由于两个封装结构31的第二引脚阵列3111对接，第一封装结构31a的芯片33发出的信号能够经对接在一起的第二引脚阵列3111传输给第二封装结构31b的第一引脚阵列3110，第二封装结构31b再将信号传递给第二电路板20，以实现信号传输。由此，该芯片模组30能够直接将信号传递给第二电路板20，而无需利用转接架11a来辅助传递信号，省去了第一电路板10与转接架11a之间以及转接架11a与第二电路板20之间的信号传递环节，缩短了信号传输路径，进而降低了信号损耗。

这里，当第一封装结构31a的第一引脚阵列3110裸露在芯片模组30的底面，且第一封装结构31a的第一引脚阵列3110还与第一电路板10电连接时，信号还可以传递给第一电路板10，使得芯片模组30能够把信号同时传递给第一电路板10和第二电路板20。

另外，在上述实施例的基础上，当两个封装结构31的第一引脚阵列3110均裸露在该封装结构31的介质层310的第一面3101处时，其中，第一封装结构31a的介质层310的第一面3101设置有绝缘层37，绝缘层37至少覆盖住第一封装结构31a的第一引脚阵列3110裸露在第一面3101的表面。也即，芯片模组30的底面设有绝缘层37，绝缘层37掩盖住第一引脚阵列3110。

这样，当将该芯片模组30安装到第一电路板10上，利用焊锡连接第一封装结构31a与第一电路板10时，绝缘层37可以隔绝第一封装结构31a的第一引脚阵列3110与焊锡，进而有利于确保第一封装结构31a的第一引脚阵列3110无法通过焊锡与第一封装结构31a的第一接地引脚34连接在一起，以确保第一封装结构31a的第一引脚阵列3110不会接地以能够传输信号，使得整个芯片模组30能够正常工作。

需要指出的是，本实施例中关于绝缘层37的结构、厚度以及加工方式，具体可以分别参考实施例二所提供的芯片模组30的绝缘层37的结构、厚度以及加工方式，本实施例在此不再赘述。其中，绝缘层37还可以覆盖住第一封装结构31a的第一接地引脚34。

当两个封装结构31中仅有一个封装结构31的第一引脚阵列3110从介质层310的第一面3101显露出来时，这里，第一引脚阵列3110显露出来的封装结构31为第二封装结构31b，第一引脚阵列3110未显露出来的封装结构31为第一封装结构31a。也即，第一封装结构31a的第一引脚阵列3110完全封闭在其自身的介质层310的内部。

由此，当将该芯片模组30安装到第一电路板10上，利用焊锡连接第一封装结构31a与第一电路板10时，第一封装结构31a的介质层310能够阻隔第一引脚阵列3110与焊锡，以免第一引脚阵列3110通过焊锡与第一封装结构31a的第一接地引脚34连接，以确保第一封装结构31a的第一引脚阵列3110不会接地以能够传输信号，从而使得整个芯片模组30能够正常工作。

在其他实施例中，第一封装结构31a的第一接地引脚34也可以完全封闭在其自身的介质层310的内部。

此外，两个封装结构31的介质层310的第二面3102上均可以设有金属屏蔽层36，且其中一个封装结构31的金属屏蔽层36与自身的第二接地引脚35电连接，相邻的另一个封装结构31的金属屏蔽层36与自身的第二接地引脚35电连接。并且，两个封装结构31的芯片33均位于该封装结构31的金属屏蔽层36与基板32之间。

这样，该芯片模组30应用到板级架构100中时，第一封装结构31a的基板32与金属屏蔽层36接地，使得第一封装结构31a的芯片33能够免受外界环境的干扰；与此同时，由于两个封装结构31的第二接地引脚35对接，因此，第二封装结构31b的第二接地引脚35能够导通，使得第二封装结构31b的基板32与金属屏蔽层36接地，进而使得第二封装结构31b的芯片33也能够免受外界环境的干扰。

值得说明的是，本实施例中，关于金属屏蔽层36的形状、厚度以及加工方式，具体可以分别参考实施例一所提供的芯片模组30的金属屏蔽层36的形状、厚度以及加工方式，本实施例在此不再赘述。

当然，上述实施例也可以替换为两个封装结构31的其中一个介质层310的第二面3102上设有金属屏蔽层36，该金属屏蔽层36与其中一个封装结构31的第二接地引脚35电连接。并且，两个封装结构31的芯片33分别位于该金属屏蔽层36的两侧。

这样，该芯片模组30应用到板级架构100中时，两个封装结构31的基板32和第二接地引脚35均接地，则金属屏蔽层36也接地，使得两个芯片33均能够免受外界环境的干扰。与上一实施例相比，本实施例中只需要设计一个金属屏蔽层36，有利于降低金属屏蔽层36带来的材料成本。

图26示意性地显示了又一种板级架构100。参见图26，在上述实施例一的基础上，继续参考附图5-27可知，本实施例具体以芯片模组30包括三个以上封装结构31为例进行说明，所有封装结构31堆叠设置。这里，三个以上封装结构31是指封装结构31的数量大于或等于三个。由此，该芯片模组30主要是利用其自身的厚度方向的厚度来布局三个以上的封装结构31，提升了芯片模组30的厚度方向的利用率。

并且，其中一个封装结构31的第二引脚阵列3111与相邻的一个封装结构31的第二引脚阵列3111相对且接触，其中一个封装结构31的第二接地引脚35与相邻的一个封装结构31的第二接地引脚35相对且接触；其中一个封装结构31的第一引脚阵列3110与相邻的另一个封装结构31的第一引脚阵列3110相对且接触，其中一个封装结构31的基板32与相邻的另一个封装结构31的基板32相对且接触，其中一个封装结构31的第一接地引脚34与相邻的另一个封装结构31的第一接地引脚34相对且接触。

具体来说，封装结构31可以设有3个(例如图26所示)、4个、5个等。该芯片模组30应用到板级架构100中时，最外层的两个封装结构31分别与第一电路板10以及第二电路板20接触并电连接。

下面，为了便于描述，将最外层的一个封装结构31称为第三封装结构31c，将最外层的另一个封装结构31称为第四封装结构31d，位于第三封装结构31c与第四封装结构31d之间的其余封装结构31均称为中间封装结构31e。且第三封装结构31c的基板32与第一电路板10的接地点连接，第四封装结构31d与第二电路板20电连接。

需要指出的是，图26示出的芯片模组30中，第三封装结构31c的介质层310的第一面3101为芯片模组30的底面，第四封装结构31d的介质层310的第二面3102为芯片模组30的顶面。

不论封装结构31是3个、4个还是5个，整个芯片模组30中，第三封装结构31c的第一引脚阵列3110可以配置成裸露在介质层310外或者完全封闭在介质层310内，第四封装结构31d和中间封装结构31e的第一引脚阵列3110均被配置成表面能够裸露在介质层310的第一面3101处。也就是说，靠近芯片模组30底面的封装结构31的第一引脚阵列3110可以露出介质层310的第一面3101、也可以掩埋在介质层310内，其余封装结构31的第一引脚阵列3110的表面均从介质层310的第一面3101露出，以确保堆叠在一起的封装结构31之间能够传输信号。

如此设置，具有该芯片模组30的板级架构100工作时，第三封装结构31c的芯片33发出的信号能够经中间封装结构31e传递给第四封装结构31d，第四封装结构31d再将信号传递给第二电路板20，以实现信号传输。由此，该芯片模组30能够直接将信号传递给第二电路板20，而无需利用转接架11a来辅助传递信号，省去了第一电路板10与转接架11a之间以及转接架11a与第二电路板20之间的信号传递环节，缩短了信号传输路径，进而降低了信号损耗。

当靠近芯片模组30的底面的一个封装结构31(例如图26中的第三封装结构31c或图25中的第一封装结构31a)的第一引脚阵列3110的表面裸露在介质层310的第一面3101时，该封装结构31(例如图26中的第三封装结构31c或图25中的第一封装结构31a)的介质层310的第一面3101还设有绝缘层37，绝缘层37至少覆盖住第一引脚阵列3110裸露在第一面3101的表面。也即，芯片模组30的底面设有绝缘层37。如此，利用焊锡连接该封装结构31与第一电路板10时，绝缘层37可以隔绝第一引脚阵列3110与焊锡，以确保第一引脚阵列3110不会接地，使得芯片模组30能够正常工作。

当靠近芯片模组30的底面的一个封装结构31(图25中的第一封装结构31a)的第一引脚阵列3110完全掩埋在介质层310的内部时(参见图25所示)，该封装结构31的介质层310可以阻隔第一引脚阵列3110与焊锡，以确保第一引脚阵列3110不会接地，使得芯片模组30能够正常工作。

此外，每个封装结构的介质层310的第二面3102上均可以设有金属屏蔽层36，且该金属屏蔽层36与对应的封装结构31的第二接地引脚35电连接。并且，每个封装结构的芯片33均位于该封装结构31的金属屏蔽层36与基板32之间。通过设置金属屏蔽层36，该芯片模组30应用到板级架构100中时，每个封装结构31的基板32和金属屏蔽层36可以接地，使得每个封装结构31的芯片33均能够免受外界环境的干扰。

值得说明的是，本实施例中，关于金属屏蔽层36的形状、厚度以及加工方式，具体可以分别参考实施例一所提供的芯片模组30的金属屏蔽层36的形状、厚度以及加工方式，本实施例在此不再赘述。

当芯片模组30具有三个以上的封装结构31时，不论封装结构31的数量为偶数个还是为奇数个，芯片模组30均具有至少一对封装结构31，且这一对封装结构31的第二引脚阵列3111相对并接触。本实施例与每个封装结构的介质层310的第二面3102上均设有金属屏蔽层36的区别点在于，芯片模组30中每一对封装结构31可以共用一个金属屏蔽层36。也就是说，每对封装结构31中仅有一个封装结构的介质层310的第二面3102上设有金属屏蔽层36。这样设计，在使每个封装结构31的芯片33都能够免受外界环境的干扰的前提下，还能够减少金属屏蔽层36的数量，有利于降低金属屏蔽层36带来的材料成本。

实施例三

图27和图28示意性地显示了又一种板级架构100。参见图27和图28，本实施例提供的芯片模组30包括至少一个无芯封装结构312和至少一个有芯封装结构313。例如，图27所示，芯片模组30包括一个无芯封装结构312和一个有芯封装结构313，图28中，芯片模组30包括一个无芯封装结构312和3个有芯封装结构313，其中，该有芯封装结构313即为上述实施例一所提供的封装结构31。

除了不具有芯片33，无芯封装结构312的具体结构与有芯封装结构313的类似。具体而言，参见图27所示，无芯封装结构312包括介质层310和设置在介质层310内的第一引脚阵列3110、第二引脚阵列3111和基板32，其中，第一引脚阵列3110和第二引脚阵列3111电连接，介质层310构造成具有第一面3101以及与第一面3101相对的第二面3102，且第一引脚阵列3110邻近介质层310的第一面3101设置，第二引脚阵列3111邻近介质层310的第二面3102设置，第二引脚阵列3111中的每个引脚的至少部分表面裸露在介质层310的第二面3102处。可以理解的是，本实施例中，相较于具有芯片33的有芯封装结构313的制作流程，不具有芯片33的无芯封装结构312的制作流程省去了芯片33粘接工艺和连接线330键合工艺。

无芯封装结构312和有芯封装结构313堆叠设置，且每个无芯封装结构312的第二引脚阵列3111均与有芯封装结构313的第二引脚阵列3111相对且接触。可以理解的是，无芯封装结构312的数量等于或者小于有芯封装结构313的数量，当无芯封装结构312的数量小于有芯封装结构313的数量时，二者之间的差值为一，使得每个无芯封装结构312的第二引脚阵列3111均能够与一个有芯封装结构313的第二引脚阵列3111对接。

还需指出的是，靠近芯片模组30的底面的一个封装结构的第一引脚阵列3110可以从介质层310的第一面3101显露出来、也可以掩埋在介质层310中，其余封装结构的第一引脚阵列3110均从介质层310的第一面3101显露出来。

以无芯封装结构312设有一个、有芯封装结构313设有一个为例，可以参考图27所示，无芯封装结构312和有芯封装结构313中的至少一者的第一引脚阵列3110裸露在介质层310的第一面3101上，以使得有芯封装结构313的芯片33产生的信号能够从无芯封装结构312的第一引脚阵列扇出，以确保信号能够传输给与无芯封装结构312接触的外接电路板。

还值得说明的是，本实施例中这一个有芯封装结构313的介质层310的第二面3102上可以不设有金属屏蔽层36，该芯片模组30便具有自动屏蔽电磁干扰的能力。具体来说，参考图27所示，以该芯片模组30置于第一电路板10和第二电路板20之间，有芯封装结构313的基板32面向第一电路板10并与第一电路板10的接地点电连接，无芯封装结构312的基板32面向第二电路板20并与第二电路板20的接地点电连接为例进行示出，该芯片模组30实现自动屏蔽的原理在于：无芯封装结构312的基板32和有芯封装结构313的基板32均接地，且有芯封装结构313的芯片33位于无芯封装结构312的基板32和有芯封装结构313的基板32之间，且两个基板32能够阻止外界环境中的电磁信号干扰芯片33，使得芯片33能够正常工作。

因此，具有该芯片模组30的板级架构100的第一电路板10和第二电路板20之间无需设置额外的屏蔽件，有利于简化板级架构100的结构。还值得说明的是，与芯片模组30由至少一个有芯封装结构313组成相比，本实施例的芯片模组30的有芯封装结构313和无芯封装结构312均无需设置金属屏蔽层36，省去了加工金属屏蔽层36所需的电镀或者溅射工序，以在满足屏蔽功能的前提下，有利于降低芯片模组30的制造成本。

其中，沿基板32的厚度方向上，有芯封装结构的基板32和无芯封装结构312的基板32之间的距离可以设计为大于1mm。如此，芯片模组30工作时，有芯封装结构313的芯片33产生的信号发射至无芯封装结构312的基板32上，由于有芯封装结构313的基板32和无芯封装结构312的基板32之间的距离大于1mm，故有利于避免信号从无芯封装结构312的基板32反射到有芯封装结构313的基板32上，以利于避免信号二次激荡。

示例性地，有芯封装结构313的基板32面向无芯封装结构312的一面与有芯封装结构的第二引脚阵列3111面向无芯封装结构312的一面之间的距离为第一距离h1，无芯封装结构312的基板32面向有芯封装结构313的一面与无芯封装结构312的第二引脚阵列3111面向有芯封装结构313的一面之间的距离为第二距离h2，h1与h2的和大于1mm。

第一距离h1可以与第二距离h2相等。具体而言，当有芯封装结构和无芯封装结构312的第一金属连接结构3112均沿基板32的厚度方向延伸时，第一距离h1可以为有芯封装结构313的第一金属连接结构3112的高度，第二距离h2可以为无芯封装结构312的第一金属连接结构3112的高度。

当然，在本申请的其他实施例中，第一距离h1也可以小于第二距离h2。如此设置，当具有芯片33的有芯封装结构313的基板32与第二引脚阵列3111之间的距离相对较小，有芯封装结构在加工制造时，更容易完成芯片33粘接工艺和连接线330键合工艺。

其中，当有芯封装结构313包括第一接地引脚34和第二接地引脚35时，相应的，无芯封装结构312也可以具有设置在介质层310内的第一接地引脚34和第二接地引脚35，并且，无芯封装结构312的第一接地引脚34与第二接地引脚35电连接，无芯封装结构312的第一接地引脚34与基板32电连接，以使得无芯封装结构312的基板32接地时，无芯封装结构312的基板32能够将接地信号经第一接地引脚34传递给第二接地引脚35。

并且，值得注意的是，所有有芯封装结构313和所有无芯封装结构312的第二接地引脚35均裸露在介质层310的第二面3102上。这样，无芯封装结构312的第二引脚阵列3111和有芯封装结构313的第二引脚阵列3111对接时，无芯封装结构312的第二接地引脚35也能够与有芯封装结构313的第二接地引脚35对接在一起。因此，该芯片模组30置于第一电路板10和第二电路板20之间时，靠近芯片模组30底面的基板32与第一电路板10接地连接，则接地信号能够经过对接在一起的第二接地引脚35向上传递。

在图27所示的示例中，芯片模组30包括一个有芯封装结构313和一个无芯封装结构312，这两个封装结构312、313均具有第一接地引脚34和第二接地引脚35时，无芯封装结构312、有芯封装结构313的第二接地引脚35均从介质层310露出。该芯片模组30应用于板级架构100时，有芯封装结构313的基板32与第一电路板10接地连接，则有芯封装结构313的基板32、有芯封装结构313的第一接地引脚34、有芯封装结构313的第二接地引脚35、无芯封装结构312的第二接地引脚35、无芯封装结构312的第一接地引脚34以及无芯封装结构312的基板32依次电连接，以形成接地信号传输路径。这里，无芯封装结构312的基板32与第二电路板20接地连接，无芯封装结构312的基板32也实现了接地，则两个基板32能够屏蔽外界环境中的干扰信号。

下面以有芯封装结构313的数量大于无芯封装结构312的数量为例进行说明。

以无芯封装结构312设有一个、有芯封装结构313设有两个为例，其中一个有芯封装结构313的第二引脚阵列3111与无芯封装结构312的第二引脚阵列3111对接，另一个有芯封装结构313的第一引脚阵列3110可以与其中一个有芯封装结构313的第一引脚阵列3110对接，此时的其中一个有芯封装结构313位于无芯封装结构312和另一个有芯封装结构313之间。或者，另一个有芯封装结构313的第一引脚阵列3110也可以与无芯封装结构312的第一引脚阵列3110对接，此时的无芯封装结构312位于两个有芯封装结构313之间。

参考图28，以无芯封装结构312设有一个、有芯封装结构313设有三个为例，其中一个有芯封装结构313的第二引脚阵列3111与无芯封装结构312的第二引脚阵列3111对接，另两个有芯封装结构313的第二引脚阵列3111对接。

可以理解的是，与无芯封装结构312对接的一个有芯封装结构313的介质层310的第二面3102上可以不设有金属屏蔽层36，且该无芯封装结构312与该有芯封装结构313之间能够自动屏蔽电磁干扰，其自动屏蔽的原理见上文，本实施例在此不再赘述。而其余的有芯封装结构313通过在介质层310的第二面3102上设置金属屏蔽层36来屏蔽电磁干扰。也就是说，有芯封装结构313可以通过与无芯封装结构312对接来实现自动屏蔽，而无需设置金属屏蔽层36。

实施例四

本实施例提供一种板级架构100，该板级架构100可以包括第一电路板10、第二电路板20，以及上述实施例二和实施例三任一所述的芯片模组30。芯片模组30位于第一电路板10、第二电路板20之间。例如参考图25所示，芯片模组30的底面面向第一电路板10，芯片模组30的顶面面向第二电路板20。芯片模组30中最靠近第一电路板10的封装结构31(例如图25中第一封装结构31a)中的基板32与第一电路板10的接地点电连接，芯片模组30中最靠近第二电路板20的封装结构31(例如图25中第二封装结构31b)中的第二引脚阵列3111与第二电路板20电连接。

其中，本申请实施例提供的板级架构100中的芯片模组30、第一电路板10、第二电路板20的其他结构可以参考图24-图28，以及可以参考上述实施例的描述，本申请实施例中不再赘述。

实施例五

本实施例提供一种板级架构100，该板级架构可以包括第一电路板10、第二电路板20，以及上述任一实施例所述的封装结构31。封装结构31位于第一电路板10、第二电路板20之间，例如可以参考图5所示，封装结构31中的介质层310的第一面3101面向第一电路板10，封装结构31中的介质层310的第二面3102面向第二电路板20；且封装结构31中的基板32与第一电路板10的接地点电连接，封装结构31中的第二引脚阵列3111的至少部分引脚与第二电路板20电连接。

本申请实施例提供的板级架构100中的封装结构31、第一电路板10、第二电路板20的其他结构可以参考图5-图24、以及参考上述实施例中对封装结构31的描述，本申请实施例中不再赘述。

实施例六

本实施例提供一种通信设备(图未示出)，该通信设备包括上述任一实施例所提供的板级架构100。其中，该通信设备可以为基站，或者该通信设备还可以为其他包括板级架构的通信设备。其中，板级架构100的结构和工作原理可以参考上述实施例中描述的内容，本申请实施例中不再赘述。其中，本实施例的通信设备采用了上述实施例的板级架构100的结构，所以，该通信设备具有上述板级架构100带来的有益效果。简单来说，该通信设备的板级架构100无需设置转接架11a来转送信号，解决了因设置转接架11a而带来的信号损耗大、板级架构100的制造成本高以及不利于板级架构100小型化的问题。

在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。

在本申请实施例或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。在本申请实施例的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。

本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请实施例的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本文中的术语“多个”是指两个或两个以上。本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系；在公式中，字符“/”，表示前后关联对象是一种“相除”的关系。

Claims (37)

1.一种封装结构(31)，其特征在于，包括：

介质层(310)、以及位于所述介质层(310)内的基板(32)、第一引脚阵列(3110)、第二引脚阵列(3111)和至少一个芯片(33)，所述介质层(310)具有第一面(3101)以及与所述第一面(3101)相对的第二面(3102)；

所述第一引脚阵列(3110)和所述第二引脚阵列(3111)电连接，所述至少一个芯片(33)设置在所述基板(32)上，所述第一引脚阵列(3110)中的引脚与所述至少一个芯片(33)中的一个或多个电连接，且所述第一引脚阵列(3110)邻近所述介质层(310)的第一面(3101)，所述第二引脚阵列(3111)邻近所述介质层(310)的第二面(3102)，且所述第二引脚阵列(3111)中的每个引脚的至少部分表面裸露在所述介质层(310)的第二面(3102)处。

2.根据权利要求1所述的封装结构(31)，其特征在于，所述第一引脚阵列(3110)中的每个引脚的至少部分表面裸露在所述介质层(310)的第一面(3101)处。

3.根据权利要求2所述的封装结构(31)，其特征在于，所述介质层(310)的第一面(3101)上设有绝缘层(37)，所述绝缘层(37)覆盖在所述第一引脚阵列(3110)中的每个引脚裸露的一面上。

4.根据权利要求1所述的封装结构(31)，其特征在于，所述第一引脚阵列(3110)中的每个引脚完全封闭在所述介质层(310)的内部，以使所述第一引脚阵列(3110)中的每个引脚不露出所述介质层(310)的第一面(3101)。

5.根据权利要求1-4任一所述的封装结构(31)，其特征在于，所述基板(32)邻近所述介质层(310)的第一面(3101)，且所述基板(32)背向所述芯片(33)的一面裸露在所述介质层(310)的第一面(3101)处。

6.根据权利要求1-5任一所述的封装结构(31)，其特征在于，所述第一引脚阵列(3110)包括环绕在所述基板(32)的四周设置的多个第一信号引脚(3110a)，所述第二引脚阵列(3111)包括多个第二信号引脚(3111a)，多个所述第二信号引脚(3111a)沿着所述介质层(310)的第二面(3102)的外边缘间隔设置；

每个所述第一信号引脚(3110a)和一个所述第二信号引脚(3111a)电连接，每个所述第一信号引脚(3110a)与所述至少一个芯片(33)中一个或多个电连接。

7.根据权利要求6所述的封装结构(31)，其特征在于，沿所述介质层(310)的厚度方向，每个所述第一信号引脚(3110a)与对应的所述第二信号引脚(3111a)相互错开。

8.根据权利要求6所述的封装结构(31)，其特征在于，沿所述介质层(310)的厚度方向，每个所述第二信号引脚(3111a)与对应的所述第一信号引脚(3110a)正对。

9.根据权利要求6-8任一所述的封装结构(31)，其特征在于，每个所述第一信号引脚(3110a)均位于所述基板(32)之外，且每个所述第一信号引脚(3110a)与所述基板(32)之间具有通过所述介质层(310)隔开。

10.根据权利要求6-9任一所述的封装结构(31)，其特征在于，还包括：第一金属连接结构(3112)，

所述第一金属连接结构(3112)的一端与所述第一引脚阵列(3110)中的一个第一信号引脚(3110a)相连，所述第一金属连接结构(3112)的另一端与所述第二引脚阵列(3111)中的一个第二信号引脚(3111a)相连。

11.根据权利要求6-10任一所述的封装结构(31)，其特征在于，还包括至少一个连接线(330)，所述第一引脚阵列(3110)中的每个所述第一信号引脚(3110a)通过一个或多个所述连接线(330)与所述至少一个芯片(33)中的一个或多个电连接。

12.根据权利要求1-11任一所述的封装结构(31)，其特征在于，还包括至少一个第一接地引脚(34)和至少一个第二接地引脚(35)，所述第一接地引脚(34)与所述第二接地引脚(35)位于所述介质层(310)内；

每个所述第一接地引脚(34)与一个所述第二接地引脚(35)电连接，且每个所述第一接地引脚(34)均与所述基板(32)电连接。

13.根据权利要求12所述的封装结构(31)，其特征在于，至少部分所述第二接地引脚(35)的表面裸露在所述介质层(310)的第二面(3102)处。

14.根据权利要求12或13所述的封装结构(31)，其特征在于，还包括第二金属连接结构(3113)，

每个所述第一接地引脚(34)通过所述第二金属连接结构(3113)与所述基板(32)电连接；

且所述第二金属连接结构(3113)用于将所述基板(32)的接地信号传输给所述第一接地引脚(34)。

15.根据权利要求12-14任一所述的封装结构(31)，其特征在于，还包括第三金属连接结构(3114)，所述第三金属连接结构(3114)的一端与一个所述第一接地引脚(34)相连，所述第三金属连接结构(3114)的另一端与一个所述第二接地引脚(35)相连。

16.根据权利要求12-15所述的封装结构(31)，其特征在于，所述第一引脚阵列(3110)中的每个引脚的厚度小于所述第一接地引脚(34)的厚度。

17.根据权利要求13-16任一所述的封装结构(31)，其特征在于，还包括金属屏蔽层(36)，所述金属屏蔽层(36)设在所述介质层(310)的第二面(3102)上，所述金属屏蔽层(36)与所述第二接地引脚(35)电连接；

所述至少一个芯片(33)位于所述基板(32)和所述金属屏蔽层(36)之间。

18.根据权利要求17所述的封装结构(31)，其特征在于，所述第一接地引脚(34)和所述第二接地引脚(35)的数量均为多个，且多个所述第一接地引脚(34)邻近所述基板(32)的角端，多个所述第二接地引脚(35)邻近所述金属屏蔽层(36)的角端。

19.一种芯片模组(30)，其特征在于，包括：至少一个上述权利要求1-18任一所述的封装结构(31)。

20.根据权利要求19所述的芯片模组(30)，其特征在于，所述封装结构(31)的数量为两个，两个所述封装结构(31)堆叠设置，且其中一个所述封装结构(31)的第二引脚阵列(3111)与相邻的另一个所述封装结构(31)中的第二引脚阵列(3111)相对且接触；

且至少一个所述封装结构(31)的第一引脚阵列(3110)的部分表面至少裸露在所述介质层(310)的第一面(3101)处。

21.根据权利要求20所述的芯片模组(30)，其特征在于，两个所述封装结构(31)的第一引脚阵列(3110)中的每个引脚的至少部分表面均裸露在所述介质层(310)的第一面(3101)处，其中一个所述封装结构(31)的介质层(310)的第一面(3101)上设有绝缘层(37)，所述绝缘层(37)覆盖在该封装结构(31)的所述第一引脚阵列(3110)上。

22.根据权利要求20所述的芯片模组(30)，其特征在于，两个所述封装结构(31)中的一个的第一引脚阵列(3110)完全封闭在所述介质层(310)的内部，两个所述封装结构(31)中的另一个的第一引脚阵列(3110)中每个引脚的至少部分表面均裸露在所述介质层(310)的第一面(3101)处。

23.根据权利要求19所述的芯片模组(30)，其特征在于，所述封装结构(31)的数量大于或等于三个，所有所述封装结构(31)堆叠设置，且其中一个所述封装结构(31)的所述第二引脚阵列(3111)与相邻的一个所述封装结构(31)中的所述第二引脚阵列(3111)相对且接触，所述其中一个封装结构(31)的所述第一引脚阵列(3110)和所述基板(32)分别与相邻的另一个所述封装结构(31)中的所述第一引脚阵列(3110)和所述基板(32)相对且接触。

24.根据权利要求23所述的芯片模组(30)，其特征在于，所有所述封装结构(31)中的所述第一引脚阵列(3110)的每个引脚的至少部分表面均裸露在所述介质层(310)的第一面(3101)处。

25.根据权利要求23所述的芯片模组(30)，其特征在于，所述芯片模组(30)的底面设有绝缘层(37)，所述绝缘层(37)覆盖在裸露在所述芯片模组(30)的底面的所述第一引脚阵列(3110)上。

26.根据权利要求23所述的芯片模组(30)，其特征在于，靠近所述芯片模组(30)的底面设置的所述封装结构(31)的所述第一引脚阵列(3110)完全封闭在该封装结构(31)的所述介质层(310)的内部，其余所述封装结构(31)中的所述第一引脚阵列(3110)的每个引脚的至少部分表面均裸露在该封装结构(31)的所述介质层(310)的第一面(3101)处。

27.根据权利要求20-26任一所述的芯片模组(30)，其特征在于，多个所述封装结构(31)中的至少一个的所述介质层(310)的第二面(3102)上设有金属屏蔽层(36)，以使每个所述封装结构(31)中的所述芯片(33)均位于承载该芯片(33)的所述基板(32)与所述金属屏蔽层(36)之间。

28.一种芯片模组(30)，其特征在于，包括至少一个有芯封装结构(313)和至少一个无芯封装结构(312)，所述有芯封装结构(313)和无芯封装结构(312)堆叠设置，且所述有芯封装结构(313)为上述权利要求1-18任一所述的封装结构(31)；

所述无芯封装结构(312)包括：介质层(310)，以及设置在所述介质层(310)内的第一引脚阵列(3110)、第二引脚阵列(3111)和基板(32)，所述第一引脚阵列(3110)和所述第二引脚阵列(3111)电连接，所述介质层(310)具有第一面(3101)以及与所述第一面(3101)相对的第二面(3102)，且所述第一引脚阵列(3110)邻近所述介质层(310)的第一面(3101)，所述第二引脚阵列(3111)邻近所述介质层(310)的第二面(3102)，所述第二引脚阵列(3111)的部分表面至少裸露在所述介质层(310)的第二面(3102)处；

所述无芯封装结构(312)中的第二引脚阵列(3111)与所述有芯封装结构(313)中的第二引脚阵列(3111)相对且接触。

29.根据权利要求28所述的芯片模组(30)，其特征在于，靠近所述芯片模组(30)的底面的所述第一引脚阵列(3110)完全封闭在所述介质层(310)内，其余所述第一引脚阵列(3110)均露出在所述介质层(310)的所述第一面(3101)；

或者，所有所述有芯封装结构(313)和所有所述无芯封装结构(312)的第一引脚阵列(3110)均露出在所述介质层的所述第一面(3101)，且靠近所述芯片模组(30)的底面的所述第一引脚阵列(3110)上覆盖有绝缘层(37)。

30.根据权利要求28或29所述的芯片模组(30)，其特征在于，所述有芯封装结构(313)中的基板(32)与所述无芯封装结构(312)中的所述基板(32)之间的距离大于1mm。

31.根据权利要求28-30任一所述的芯片模组(30)，其特征在于，所述有芯封装结构(313)为多个，所述无芯封装结构(312)位于两个所述有芯封装结构(313)之间；

且所述无芯封装结构(312)中的所述第一引脚阵列(3110)与相邻的一个所述有芯封装结构(313)的第一引脚阵列(3110)相对且接触；

所述无芯封装结构(312)中的第二引脚阵列(3111)与相邻的另一个所述有芯封装结构(313)的第二引脚阵列(3111)相对且接触。

32.根据权利要求19-31任一所述的芯片模组(30)，其特征在于，所述芯片模组(30)为功放模块。

33.一种板级架构(100)，其特征在于，包括：第一电路板(10)、第二电路板(20)和如权利要求19-32任一所述的芯片模组(30)，所述芯片模组(30)位于所述第一电路板(10)和所述第二电路板(20)之间，所述芯片模组(30)的底面面向所述第一电路板(10)，所述芯片模组(30)的顶面面向所述第二电路板(20)；

所述芯片模组(30)中最靠近所述第一电路板(10)的封装结构中的基板(32)与所述第一电路板(10)的接地点电连接，裸露在所述芯片模组(30)的顶面的引脚与所述第二电路板(20)电连接。

34.根据权利要求31所述的板级架构(100)，其特征在于，还包括散热器(40)，所述第一电路板(10)位于所述散热器(40)和所述芯片模组(30)之间，且所述散热器(40)与所述第一电路板(10)连接。

35.根据权利要求33或34所述的板级架构(100)，其特征在于，所述第一电路板(10)为天线电路板，所述第二电路板(20)为功放射频板。

36.一种板级架构(100)，其特征在于，包括：第一电路板(10)、第二电路板(20)和如权利要求1-18任一所述的封装结构(31)，所述封装结构(31)位于所述第一电路板(10)和所述第二电路板(20)之间，所述封装结构(31)中的介质层(310)的第一面(3101)面向所述第一电路板(10)，所述封装结构(31)中的介质层(310)的第二面(3102)面向所述第二电路板(20)；

且所述封装结构(31)中的基板(32)与所述第一电路板(10)的接地点电连接，所述封装结构(31)中的第二引脚阵列(3111)的至少部分引脚与所述第二电路板(20)电连接。

37.一种通信设备，其特征在于，包括：如权利要求33-36任一所述的板级架构(100)。

Images