CN211180817U - 大小端兼容ip核及异构芯片 - Google Patents

Abstract

本实用新型公开了一种大小端兼容IP核和具有该IP核的异构芯片，大小端兼容IP核包括：小端接口、大端接口、第一配置寄存器、第二配置寄存器、读出转换模块和写入转换模块。小端接口连接存储模式为小端的处理器，大端接口，大端接口连接存储模式为大端的处理器。第一配置寄存器的输入端与小端接口连接，输出端与所述大端接口连接。第二配置寄存器的输出端与小端接口连接，输入端与所述大端接口连接。读出转换模块两输入端分别与小端接口及第一配置寄存器连接，输出端与大端接口连接。写入转换模块的两输入端分别与大端接口及第二配置寄存器连接，输出端与所述小端接口连接。上述技术方案的IP核可实现大小端芯片之间的数据交互，便于搭建异构构架。

Description

大小端兼容IP核及异构芯片

技术领域

本实用新型涉及IP核领域，特别涉及一种大小端兼容IP核，还涉及一种具有该大小端兼容IP核的异构芯片。

背景技术

随着人工智能的发展，单个处理器的芯片架构无法满足深度学习的大规模并行计算需求，往往需要采取异构多核的架构体系。不同处理器之间可能存在存储数据方式的差异，解决大端存储方式的处理器和小端存储方式的处理器之间的数据交互问题很有必要。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出一种大小端兼容IP核，可以解决大端处理器和小端处理器之间的数据交互问题，便于异构多核体系的搭建。

本实用新型还提出一种具有该大小端兼容IP核的异构芯片。

根据本实用新型的第一方面实施例的大小端兼容IP核，包括：小端接口，所述小端接口用于连接存储模式为小端的处理器；大端接口，所述大端接口用于连接存储模式为大端的处理器；第一配置寄存器，所述第一配置寄存器的输入端与所述小端接口连接，所述第一配置寄存器的输出端与所述大端接口连接；第二配置寄存器，所述第二配置寄存器的输出端与所述小端接口连接，所述第二配置寄存器的输入端与所述大端接口连接；读出转换模块，所述读出转换模块的第一输入端与所述小端接口连接，所述读出转换模块的第二输入端与所述第一配置寄存器连接，所述读出转换模块的输出端与所述大端接口连接，所述读出转换模块用于将数据从小端模式转换为大端模式；写入转换模块，所述写入转换模块的第一输入端与所述大端接口连接，所述写入转换模块的第二输入端与所述第二配置寄存器连接，所述写入转换模块的输出端与所述小端接口连接，所述写入转换模块用于将数据从大端模式转换为小端模式。

根据本实用新型实施例的大小端兼容IP核，至少具有如下有益效果：第一配置寄存器和第二配置寄存器分别用于存放小端至大端转换和大端至小端的转换方式、转换数据长度等配置信息。读出转换模块将小端处理器中需要转换的数据读出并按照第一配置寄存器中记录的转换模式转换为大端存储方式，再输出给大端处理器；写入转换模块将大端处理器中需要转换的数据读出并转换为小端存储方式，再输出给小端处理器。该技术方案的大小端兼容IP核可以实现大端处理器和小端处理器的数据交互，便于异构多核体系的搭建，使异构多核芯片的处理器选型更加灵活。

根据本实用新型的一些实施例，所述读出转换模块的第一输入端通过第一双端口RAM与所述小端接口连接，所述写入转换模块的输出端通过第二双端口 RAM与所述小端接口连接。

根据本实用新型的一些实施例，所述小端接口和所述大端接口均采用AXI总线接口。

根据本实用新型的一些实施例，所述读出转换模块包括16位小端至大端转换模块、32位小端至大端转换模块、读出数据输出选择模块和读出控制模块，所述16位小端至大端转换模块和所述32位小端至大端转换模块的输入端分别与所述第一双端口RAM连接，所述16位小端至大端转换模块和所述32位小端至大端转换模块分别通过所述读出控制模块与所述第一配置寄存器连接，所述16 位小端至大端转换模块和所述32位小端至大端转换模块的输出端分别通过所述读出数据输出选择模块与所述大端接口连接。

根据本实用新型的一些实施例，所述写入转换模块包括16位大端至小端转换模块、32位大端至小端转换模块、写入数据输入选择模块和写入控制模块，所述16位大端至小端转换模块和所述32位大端至小端转换模块的输入端分别与所述大端接口连接，所述16位大端至小端转换模块和所述32位大端至小端转换模块分别通过所述写入控制模块和所述第二配置寄存器连接，所述16位大端至小端转换模块和所述32位大端至小端转换模块的输出端分别通过所述写入数据输入选择模块与所述第二双端口RAM连接。

根据本实用新型的第二方面实施例的异构芯片，包括根据本实用新型第一方面实施例的大小端兼容IP核、大端处理器和小端处理器，所述大端处理器与所述大端接口连接，所述小端处理器与所述小端接口连接。

根据本实用新型实施例的相位调光方法，至少具有如下有益效果：所述相位调光方法同样采用窄脉冲阻断的正弦波作为调制交流电的波形，具有相同的有益效果。

根据本实用新型的一些实施例，所述大端处理器为SPARK处理器，所述小端处理器为ARM处理器。

根据本实用新型的一些实施例，所述滤波电路还包括电容C12，所述电容C12 并联于所述电阻R14的两端。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本实用新型的大小端兼容IP核的实施例的结构框图；

图2为图1中读出转换模块的结构框图；

图3为图1中写入转换模块的结构框图；

附图标记：

小端接口100，

大端接口200，

第一配置寄存器300，

第二配置寄存器400，

读出转换模块500，16位小端至大端转换模块510，32位小端至大端转换模块520，读出数据输出选择模块530，读出控制模块540，

写入转换模块600，16位大端至小端转换模块610，32位大端至小端转换模块620，写入数据输入选择模块630，写入控制模块640，

第一双端口RAM700，

第二双端口RAM800，

ARM处理器900，

SPARK处理器1000。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本实用新型的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。

参照图1，根据本实用新型第一方面的实施例的大小端兼容IP核，包括小端接口100、大端接口200、第一配置寄存器300、第二配置寄存器400、读出转换模块500和写入转换模块600。其中小端接口100用于连接数据存储模式为小端模式的处理器，小端模式即数据高字节保存在内存中的高地址中，低字节保存在低地址。大端接口200用于连接数据存储模式为大端模式的处理器，大端模式即数据高字节存储在内存中的低地址，低字节存储在高地址中。第一配置寄存器 300输入端与小端接口100连接，输出端与大端接口200连接，接收来自小端处理器的转换方式和转换数据长度等配置信息。第二配置寄存器400输入端与与大端接口200连接，输出端与小端接口100连接，接收来自大端处理器的转换方式和转换数据长度等配置信息。读出转换模块500的一个输入端与小端接口100 连接，另一个输入端与第一配置寄存器300连接，其输出与大端接口200连接，将小端处理器的数据按第一配置寄存器300内的配置信息转换为大端模式再传递给大端处理器。写入转换模块600的一个输入端与大端接口200连接，另一个输入端与第二配置寄存器400连接，其输出端与小端接口100连接，写入转换模块600将大端处理器的数据转换为小端数据传递给小端处理器。可以理解的，小端接口100和大端接口200可以选用适用的协议，如CAN协议或RS422协议等。

在一些实施例中，读出转换模块500和写入转换模块600通过分别通过第一双端RAM和第二双端RAM与小端接口100连接，两个双端RAM分别用于临时存放转换过程中的中间数据，减缓处理器的压力。16位小端至大端转换模块510 和32位小端至大端转换模块520的输入端分别与第一双端口RAM700连接，16 位小端至大端转换模块510和32位小端至大端转换模块520分别通过读出控制模块540与第一配置寄存器300连接，16位小端至大端转换模块510和32位小端至大端转换模块520的输出端分别通过读出数据输出选择模块530与大端接口 200连接。

在一些实施例中，参照图2所示，读出转换模块500可以进行三种方式的转换，即不转换，以16位转换或者以32位转换。相应地，读出转换模块500包括 16位小端至大端转换模块510、32位小端至大端转换模块520、读出数据输出选择模块530和读出控制模块540。其中读出控制模块540根据第一配置寄存器300 存储的转换方式，输出使能信号给对应转换方式的转换模块，读出数据输出选择模块530则根据读出控制模块540输出的信号选择输出对应转换方式的结果。参照图3所示，写入转换模块600同样包括16位大端至小端转换模块610、32位大端至小端转换模块620、写入数据输入选择模块630和写入控制模块640。16 位大端至小端转换模块610和32位大端至小端转换模块620的输入端分别与大端接口200连接，16位大端至小端转换模块610和32位大端至小端转换模块 620分别通过写入控制模块640和第二配置寄存器400连接，16位大端至小端转换模块610和32位大端至小端转换模块620的输出端分别通过写入数据输入选择模块630与第二双端口RAM800连接。

根据本实用新型第二方面的异构芯片包括数据存储模式为小端模式的小端处理器、存储模式为大端模式的大端处理器和根据本实用新型第一方面的大小端兼容IP核，小端处理器与小端接口100连接，大端处理器与大端接口200连接，扩展了异构芯片的芯片选型空间。

下面参考图1至图3以一个具体的实施例详细描述根据本实用新型实施例的大小端兼容IP核及异构芯片。值得理解的是，下述描述仅是示例性说明，而不是对实用新型的具体限制。

参照图1，在本实施例中，小端处理器为ARM处理器900，大端处理器为 SPARK处理器1000。读出转换模块500还输出中断信号给SPARK处理器1000，写入转换模块600同样输出中断信号给ARM处理器900。参照图2，大端接口 200输出读出地址addra给第一双端RAM和第二双端RAM，大端接口200还输出写使能信号给第二双端RAM。大端接口200直接输出写入数据datai给写入数据输入选择模块630，小端接口100直接输出读出数据datao给读出数据输出选择模块530，使大小端兼容IP核可以实现数据的不转换直接交换功能。

根据本实用新型实施例的大小端兼容IP核，可以实现大端模式的处理器和小端模式的处理器之间的数据交互，只需预先配置好转换模式到第一配置寄存器和第二配置寄存器中，便于异构芯片的开发。

根据本实用新型实施例的异构芯片，具有根据本实用新型实施例的大小端兼容IP核，可以选择不同数据存储模式的处理器，选型更加灵活。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

上面结合附图对本实用新型实施例作了详细说明，但是本实用新型不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下作出各种变化。

Claims (7)

1.一种大小端兼容IP核，其特征在于，包括：

小端接口，所述小端接口用于连接存储模式为小端的处理器；

大端接口，所述大端接口用于连接存储模式为大端的处理器；

第一配置寄存器，所述第一配置寄存器的输入端与所述小端接口连接，所述第一配置寄存器的输出端与所述大端接口连接；

第二配置寄存器，所述第二配置寄存器的输出端与所述小端接口连接，所述第二配置寄存器的输入端与所述大端接口连接；

读出转换模块，所述读出转换模块的第一输入端与所述小端接口连接，所述读出转换模块的第二输入端与所述第一配置寄存器连接，所述读出转换模块的输出端与所述大端接口连接，所述读出转换模块用于将数据从小端模式转换为大端模式；

写入转换模块，所述写入转换模块的第一输入端与所述大端接口连接，所述写入转换模块的第二输入端与所述第二配置寄存器连接，所述写入转换模块的输出端与所述小端接口连接，所述写入转换模块用于将数据从大端模式转换为小端模式。

2.根据权利要求1所述的大小端兼容IP核，其特征在于，所述读出转换模块的第一输入端通过第一双端口RAM与所述小端接口连接，所述写入转换模块的输出端通过第二双端口RAM与所述小端接口连接。

3.根据权利要求1所述的大小端兼容IP核，其特征在于，所述小端接口和所述大端接口均采用AXI总线接口。

4.根据权利要求2所述的大小端兼容IP核，其特征在于，所述读出转换模块包括16位小端至大端转换模块、32位小端至大端转换模块、读出数据输出选择模块和读出控制模块，所述16位小端至大端转换模块和所述32位小端至大端转换模块的输入端分别与所述第一双端口RAM连接，所述16位小端至大端转换模块和所述32位小端至大端转换模块分别通过所述读出控制模块与所述第一配置寄存器连接，所述16位小端至大端转换模块和所述32位小端至大端转换模块的输出端分别通过所述读出数据输出选择模块与所述大端接口连接。

5.根据权利要求2所述的大小端兼容IP核，其特征在于，所述写入转换模块包括16位大端至小端转换模块、32位大端至小端转换模块、写入数据输入选择模块和写入控制模块，所述16位大端至小端转换模块和所述32位大端至小端转换模块的输入端分别与所述大端接口连接，所述16位大端至小端转换模块和所述32位大端至小端转换模块分别通过所述写入控制模块和所述第二配置寄存器连接，所述16位大端至小端转换模块和所述32位大端至小端转换模块的输出端分别通过所述写入数据输入选择模块与所述第二双端口RAM连接。

6.一种异构芯片，其特征在于，包括根据权利要求1至5任一项所述的大小端兼容IP核、大端处理器和小端处理器，所述大端处理器与所述大端接口连接，所述小端处理器与所述小端接口连接。

7.根据权利要求6所述的异构芯片，其特征在于，所述大端处理器为SPARK处理器，所述小端处理器为ARM处理器。

Images