CN210110777U - 半导体器件结构 - Google Patents

半导体器件结构 Download PDF

Info

Publication number
CN210110777U
CN210110777U CN201921320372.7U CN201921320372U CN210110777U CN 210110777 U CN210110777 U CN 210110777U CN 201921320372 U CN201921320372 U CN 201921320372U CN 210110777 U CN210110777 U CN 210110777U
Authority
CN
China
Prior art keywords
ohmic contact
contact structure
metal
semiconductor device
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921320372.7U
Other languages
English (en)
Inventor
穆克军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201921320372.7U priority Critical patent/CN210110777U/zh
Application granted granted Critical
Publication of CN210110777U publication Critical patent/CN210110777U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供一种半导体器件结构,包括:导电区域;介质层,形成于所述导电区域上;金属结构,形成于所述介质层上;欧姆接触结构,形成于所述介质层中,第一表面连接所述导电区域,第二表面连接所述金属结构,所述第二表面在第一方向的长度小于所述第一表面在第一方向的长度,所述第一方向为所述欧姆接触结构的所述第二表面与同层相邻欧姆接触结构的第二表面的最短间距连线方向。本公开实施例可以同时具有较低的欧姆接触电阻和较大的同层相邻金属结构间距,有效防止导电区域内或导电区域间的金属结构短路。

Description

半导体器件结构
技术领域
本公开涉及半导体制造技术领域,具体而言,涉及一种半导体器件结构及其制作方法。
背景技术
由于先进制造工艺的推进,晶体管尺寸不断缩小,沟道长度越来越短,相应的欧姆接触结构(contact)的占比越来越大。为了提升晶体管的工作电流和速度,需要减小欧姆接触结构的电阻,在半导体制造技术中,通常通过增加欧姆接触结构的长度来实现。
但是,由于设计规则规定金属结构中与欧姆接触结构相接的表面(金属结构的下表面)必须比欧姆接触结构中与金属结构相接的表面(欧姆接触结构的上表面)的尺寸大过一定数值,欧姆接触结构长度的增加必然导致金属结构长度的相应增长,加大了金属互连工艺的难度,容易导致器件内或器件间金属互连线的短路,形成了一个新的工艺难题。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
实用新型内容
本公开的目的在于提供一种半导体器件结构,用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的导电区域内或导电区域间金属结构容易短路问题。
根据本公开实施例的第一方面,提供一种半导体器件结构,包括:
导电区域;
介质层,形成于导电区域上;
金属结构,形成于介质层上;
欧姆接触结构,形成于介质层中,第一表面连接导电区域,第二表面连接金属结构,第二表面在第一方向的长度小于第一表面在第一方向的长度,第一方向为欧姆接触结构的第二表面与同层相邻欧姆接触结构的第二表面的最短间距连线方向。
在本公开的一种示例性实施例中,欧姆接触结构在第一方向的长度由第一表面向第二表面连续变小或阶梯状变小。
在本公开的一种示例性实施例中,导电区域为半导体结构的有源区或金属结构。
在本公开的一种示例性实施例中,欧姆接触结构包括第一部分和第二部分,第一部分位于第二部分之上,第一部分在第一方向的长度小于第二部分在第一方向的长度。
在本公开的一种示例性实施例中,第一部分和/或第二部分在第一方向上垂直于第一表面和第二表面的截面为矩形或梯形。
在本公开的一种示例性实施例中,欧姆接触结构的材质与金属结构的材质相同,或者,欧姆接触结构的材质为钨,金属结构的材质为铜。
本公开实施例提供的半导体器件结构,通过设置具有较大的下表面和较小的与金属结构连接的上表面的欧姆接触结构,可以在不违反设计规则、尽量保障较低的欧姆接触结构电阻的情况下缩小金属结构与同层相邻金属结构的间距,有效避免导电区域内或导电区域间的金属结构短路。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开示例性实施例中半导体器件结构的结构示意图。
图2是本公开实施例中半导体插在结构的制作流程图。
图3是本公开示例性实施例中半导体器件结构的俯视示意图。
图4是本公开一个实施例中半导体器件结构的结构示意图。
图5A~图5I是图4所示结构的制造方法示意图。
图6是本公开一个实施例中半导体器件结构的结构示意图。
图7A~图7L是图6所示结构的制造方法示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式使得本公开将更加全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中,提供许多具体细节从而给出对本公开的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而省略特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外,附图仅为本公开的示意性图解,图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体,不一定必须与物理或逻辑上独立的实体相对应。
下面结合附图对本公开示例实施方式进行详细说明。
图1是本公开示例性实施例中半导体器件结构的结构示意图。
参考图1,半导体器件结构100可以包括:
导电区域1;
介质层2,形成于导电区域1上;
金属结构3,形成于介质层2上;
欧姆接触结构4,形成于介质层2中,第一表面41连接导电区域1,第二表面42连接金属结构3,第二表面42在第一方向α的长度小于第一表面41在第一方向α的长度,其中第一方向α为欧姆接触结构4的第二表面42与同层相邻欧姆接触结构的第二表面的最短间距连线方向。
可以理解的是,欧姆接触结构在第一表面和第二表面之间的形态可以为多种,例如为本公开后续实施例提及的结构,因此,图1中不对第一表面和第二表面之间的结构进行详细绘制。
半导体器件结构100中的金属结构3例如可以为金属互连线或金属焊盘,欧姆接触结构4与金属结构3的材质可以相同,也可以不同(例如欧姆接触结构4的材质可以为钨,金属结构3的材质可以为铜)。导电区域1可以为半导体结构的有源区或金属结构,本公开对此不作特殊限制。
图2是图1所示半导体器件结构100的制作流程示意图。
参考图2,制作方法200例如可以包括:
步骤S1,提供导电区域1;
步骤S2,在导电区域1上制作介质层2和位于介质层2中的欧姆接触结构4,欧姆接触结构4的第一表面41连接导电区域1,第二表面42与介质层2的表面水平,欧姆接触结构4的第二表面42在第一方向α的长度小于第一表面41在第一方向α的长度;
步骤S3,在介质层2上制作连接第二表面42的金属结构3。
图3是图1所示半导体器件结构100的俯视图。为便于说明,将图中的金属结构3、介质层2以半透明形式表示。
参考图3,由于设计规则规定金属结构中与欧姆接触结构相接的表面(例如金属结构的下表面)必须比欧姆接触结构中与金属结构相接的表面(例如欧姆接触结构的上表面)的尺寸大过一定数值(该数值具有固定范围),因此在同层相邻的两个欧姆接触结构中,由于欧姆接触结构4与金属结构3的接触面(第二表面)长度减小,可以极大减小金属结构3与欧姆接触结构4相接的表面在第一方向α的长度,由于金属结构3通常较薄,因此金属结构3中与第一表面水平的各平面在第一方向α的长度也相应减小,避免了与同层相邻金属结构(器件内或器件间)短路;同时,由于欧姆接触结构4具有较大的半导体接触面积(第一表面),整个欧姆接触结构4的电阻较低,不会违反contact低电阻的技术改良目的。从图3中可以看出,第一方向α为相邻两个欧姆接触结构的第二表面的最短间距连线方向。
在多个实施例中,欧姆接触结构4的形状可以有多种,下面通过具体实施例来进行说明。
图4是本公开一个实施例中半导体器件结构400的示意图。
参考图4,在一些实施例中,欧姆接触结构4在第一方向α的长度由第一表面41向第二表面42连续变小,即欧姆接触结构4在第一方向α上垂直于第一表面41和第二表面42的截面为梯形。
在图4所示实施例中,当欧姆接触结构4位于晶体管的源极或漏极时,晶体管的栅极可以在图4所示图形的观看朝向的正前方或正后方。
图5A~图5I是图4所示实施例中半导体器件结构的制造流程示意图。
如图5A所示,首先可以在导电区域(有源层)1上制作介质层2。制作介质层2的方式例如可以为CVD(chemical vapor deposition,化学气相沉积),本公开对此不作限制。
参考图5B,于介质层2上涂覆光刻胶21后,进行曝光显影制程。
参考图5C,通过清洗光刻胶定位接触窗22,开始刻蚀介质层2。
参考图5D,通过湿法刻蚀或干法刻蚀制作梯形凹槽23,该梯形凹槽23以图5C中的接触窗22对应的位置为开口,以导电区域1与开口对应的位置为底面,底面在第一方向α的长度比开口在第一方向α的长度长。在上述过程中,可以通过控制干法刻蚀中的刻蚀转速由接触窗22向导电区域1方向由低到高变化,或者通过控制等离子体刻蚀工艺的刻蚀方向,或者通过控制湿法刻蚀中的浓度变化等方式形成梯形凹槽23。本公开不对梯形凹槽23的具体制作工艺进行限定。
参考图5E,对图5D中的光刻胶21进行清洗后,可以通过一般金属填充工艺向梯形凹槽23中填充第一金属,形成欧姆接触结构4及其相应的第一表面41和第二表面42。其中第一金属例如可以为钨。
参考图5F,于介质层2的上表面(即欧姆接触结构4的第二表面42)上制作金属层31,制作方法例如是PVD(Physical Vapor Deposition,物理气相沉积),靶材例如为铜。在一些实施例中,欧姆接触结构4的材质可以和金属层31的材质相同。本公开不以此为限。
参考图5G,在金属层31上涂覆光刻胶32,并进行曝光显影。
参考图5H,清洗部分光刻胶32后,露出待清除的金属层。
参考图5I,清除金属层多余部分之后,即形成金属结构3,然后可以清除覆盖在金属结构3上的光刻胶32,形成如图4所示结构。
在一些实施例中,欧姆接触结构4在第一方向α的长度由第一表面41向第二表面42呈阶梯状变小,即欧姆接触结构4在第一方向上垂直于第一表面41和第二表面42的截面形状为台阶形。
图6是本公开另一个实施例中半导体器件结构的示意图。
参考图6,半导体器件结构600可以由N个子结构组成(图6中N等于2),在导电区域中从下到上(例如从接近有源层的衬底到远离有源层的衬底)依次层叠制作第一子结构~第N子结构,每个子结构均包括子介质层以及形成于子介质层中的子欧姆接触结构,子欧姆接触结构的第一表面、第二表面分别与子介质层的下表面、上表面水平,第n子欧姆接触结构中与第一表面水平的各平面在第一方向α的长度均大于第n+1子欧姆接触结构中与第一表面水平的各平面在第一方向α的长度,其中N≥2,n∈[1,N]。
参考图6,各子结构在第一方向α上垂直于第一表面和第二表面的截面形状可以相同也可以不同,截面形状例如可以为矩形、梯形等,文中所述第一表面和第二表面在图6中指的是各子结构(“台阶”)的下表面和上表面。图6所示实施例为N=2,即包括第一子结构、第二子结构,第一子结构和第二子结构在第一方向α上垂直于欧姆接触结构4的第一表面41和第二表面42的截面形状均为矩形,且第一子结构中平行于导电区域1上表面的各平面在第一方向α的长度均大于第二子结构中平行于导电区域1上表面的各平面在第一方向α的长度。可以理解的是,在本公开其他实施例中,各子结构在第一方向α上垂直于第一表面和第二表面的截面形状还可以为其他方案,本公开对此不作特殊限定。
图7A~图7L是图6所示实施例中半导体器件结构的制造流程示意图。
首先,在导电区域1上制作第一子结构的第一介质层21,如图7A。然后经过图7B所示涂覆光刻胶22、曝光显影、清洗光刻胶之后,露出第一接触窗23,如图7C。
参考图7D,刻蚀出第一凹槽24。第一凹槽24的截面形状例如可以为矩形。
参考图7E,对第一凹槽24填充第一金属,形成第一子欧姆接触结构25,第一子欧姆接触结构25和第一介质层21共同形成第一子结构。
参考图7F,在第一子结构上制作第二介质层26,经过曝光显影、清洗光刻胶、刻蚀之后形成第二凹槽27,如图7G。
参考图7H,对第二凹槽27填充第一金属,形成第二子欧姆接触结构28,第二子欧姆接触结构28和第二介质层26共同形成第二子结构。
由于第一子欧姆接触结构25和第二子欧姆接触结构28共同构成欧姆接触结构,第一介质层21和第二介质层26共同构成介质层,因此在下面的图中不再区分,直接将介质层标记为2,将欧姆接触结构标记为4。
参考图7I,在介质层2和欧姆接触结构4的上表面上沉积金属层31。
经过如图7J所示的涂覆光刻胶32/曝光显影、如图7K所示的清洗光刻胶32、如图7L所示的刻蚀裸露位置之后,清洗掉剩余光刻胶,即形成如图7所示的半导体器件结构。
由于上述工艺过程与图5A~图5I所示制程相似,本公开于此不再赘述。
与以上工艺类似,当需要制作更多个子结构时,只需按照如上所示过程依次层叠制作即可,本领域技术人员可以根据实际需要调整子结构的数量、在第一方向上垂直于第一表面和第二表面的截面的形状、各截面在第一方向的长度等参数。
本公开提供的半导体器件结构,通过设置具有较大的下表面和较小的与金属结构连接的上表面的欧姆接触结构,可以在不违反设计规则、尽量保障较低的欧姆接触结构电阻的情况下缩小金属结构与同层相邻金属结构的间距,有效避免导电区域内或导电区域间的金属结构短路。
应当注意,尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元,但是这种划分并非强制性的。实际上,根据本公开的实施方式,上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之,上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
本领域技术人员在考虑说明书及实践这里公开的实用新型后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和构思由权利要求指出。

Claims (6)

1.一种半导体器件结构,其特征在于,包括:
导电区域;
介质层,形成于所述导电区域上;
金属结构,形成于所述介质层上;
欧姆接触结构,形成于所述介质层中,第一表面连接所述导电区域,第二表面连接所述金属结构,所述第二表面在第一方向的长度小于所述第一表面在所述第一方向的长度,所述第一方向为所述欧姆接触结构的所述第二表面与同层相邻欧姆接触结构的第二表面的最短间距连线方向。
2.如权利要求1所述半导体器件结构,其特征在于,所述欧姆接触结构中与所述第一表面平行的各平面在所述第一方向的长度由所述第一表面向所述第二表面连续变小或阶梯状变小。
3.如权利要求1所述半导体器件结构,其特征在于,所述导电区域为半导体结构的有源区或金属结构。
4.如权利要求2所述半导体器件结构,其特征在于,所述欧姆接触结构包括第一部分和第二部分,所述第一部分位于所述第二部分之上,所述第一部分在所述第一方向的长度小于所述第二部分在所述第一方向的长度。
5.如权利要求4所述半导体器件结构,其特征在于,所述第一部分和/或所述第二部分在所述第一方向上垂直于所述第一表面和所述第二表面的截面为矩形或梯形。
6.如权利要求1所述半导体器件结构,其特征在于,所述欧姆接触结构的材质与所述金属结构的材质相同,或者,所述欧姆接触结构的材质为钨,所述金属结构的材质为铜。
CN201921320372.7U 2019-08-14 2019-08-14 半导体器件结构 Active CN210110777U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921320372.7U CN210110777U (zh) 2019-08-14 2019-08-14 半导体器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921320372.7U CN210110777U (zh) 2019-08-14 2019-08-14 半导体器件结构

Publications (1)

Publication Number Publication Date
CN210110777U true CN210110777U (zh) 2020-02-21

Family

ID=69531409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921320372.7U Active CN210110777U (zh) 2019-08-14 2019-08-14 半导体器件结构

Country Status (1)

Country Link
CN (1) CN210110777U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397577A (zh) * 2019-08-14 2021-02-23 长鑫存储技术有限公司 半导体器件结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397577A (zh) * 2019-08-14 2021-02-23 长鑫存储技术有限公司 半导体器件结构及其制作方法
CN112397577B (zh) * 2019-08-14 2024-05-03 长鑫存储技术有限公司 半导体器件结构及其制作方法

Similar Documents

Publication Publication Date Title
CN103646966B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN109065583A (zh) 柔性显示面板的制造方法及柔性显示面板
CN112652540B (zh) 铟柱焊点的制备方法、芯片衬底及芯片
CN100397601C (zh) 半导体装置的制造方法及半导体装置
US10693025B2 (en) Solar cell panels and method of fabricating same
US20170263645A1 (en) Substrate, manufacturing method thereof, and display device
US8207443B2 (en) Point contacts for polysilicon emitter solar cell
CN110534549A (zh) 阵列基板、显示面板及阵列基板的制作方法
CN100442539C (zh) 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法
CN210110777U (zh) 半导体器件结构
CN113013096B (zh) 阵列基板的制备方法及阵列基板
CN100368917C (zh) 液晶显示器的阵列基板及其制造方法
WO2019184416A1 (zh) 阵列基板及其制造方法、显示装置
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
KR20140003401A (ko) Tft 어레이 기판, 그 제조방법 및 디스플레이 장치
CN1270388C (zh) 薄膜晶体管阵列面板及其制造方法
CN112397577A (zh) 半导体器件结构及其制作方法
CN113800463A (zh) 一种芯片间导电桥结构及制造方法
US6448183B1 (en) Method of forming contact portion of semiconductor element
CN111312810A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
TWI290372B (en) A method of manufacturing a thin film transistor matrix substrate
CN101060119B (zh) 集成电路结构及其制造方法
CN110673414B (zh) 一种阵列基板及其制备方法
KR101277220B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR0121106B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant