CN209912864U - 一种焊接底座及使用该焊接底座的功率半导体模块 - Google Patents

一种焊接底座及使用该焊接底座的功率半导体模块 Download PDF

Info

Publication number
CN209912864U
CN209912864U CN201920256976.3U CN201920256976U CN209912864U CN 209912864 U CN209912864 U CN 209912864U CN 201920256976 U CN201920256976 U CN 201920256976U CN 209912864 U CN209912864 U CN 209912864U
Authority
CN
China
Prior art keywords
base
welding
welding base
copper
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920256976.3U
Other languages
English (en)
Inventor
时海定
吴义伯
徐凝华
姚卫刚
王玉麒
童颜
常桂钦
方杰
彭勇殿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201920256976.3U priority Critical patent/CN209912864U/zh
Application granted granted Critical
Publication of CN209912864U publication Critical patent/CN209912864U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本实用新型公开一种焊接底座,其特征在于,所述焊接底座为中空的圆柱结构,所述圆柱的两个端面上均设置有多个凹槽,所述凹槽由所述圆柱的侧面延伸至所述中空处。本实用新型还公开一种使用该焊接底座的功率半导体模块。本实用新型明中的焊接底座加工简单,成本低廉,进并且该焊接底座可以与陶瓷衬板焊接牢固;从而增强了功率半导体器件焊接的可靠性。

Description

一种焊接底座及使用该焊接底座的功率半导体模块
技术领域
本实用新型属于电力电子技术领域,具体涉及一种焊接底座及使用该焊接底座的功率半导体模块。
背景技术
在现有技术中,中低压IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)模块多采用辅助信号PIN针跟管壳一体的方案,这种方案具有成本较为低廉,生产工艺路线简单的优点,但是随着客户对IGBT功率密度要求越来越高,这种一体式方案的缺点就越发明显,由于辅助信号PIN针设置在侧框上,IGBT芯片的辅助信号需要通过在衬板上设计专门的覆铜层作为回路并通过引线键合或者端子超声键合才能传导到管壳的辅助信号PIN针上。辅助信号的覆铜层侵占了衬板的有效利用面积,使得IGBT模块的功率密度难以最大化提升。
为了解决辅助信号覆铜层侵占IGBT衬板有效利用面积的问题,目前有些厂家的EASYPACK(简易封装)封装产品上,有用到图1所示的工字形平底底座1设计方案,该方案通过将该底座焊接在IGBT衬板上,并通过方形辅助信号PIN针2通过过盈配合插入底座1的中空管中(见图2),从而将控制信号通过较短的路径引出IGBT模块至上层的驱动PCB(PrintedCircuit Board,印制电路板),从而提高IGBT衬板的有效利用面积。但是在这种方案中,由于工字形平底底座的上下端面为平面结构,焊接时焊料与平面结构之间难以形成足够的结合面,导致焊接效果较差,容易发生脱落。
随着功率半导体器件的功率密度要求越来越高,一体化管壳难以满足产品开发的需要,而目前其他厂家的EASYPACK式封装广泛采用的工形平底结构焊接底座难以达到IGBT产品的焊接可靠性需求。
实用新型内容
为了解决现有技术中的工形平底结构焊接底座难以达到IGBT产品的焊接可靠性需求的技术问题,本实用新型提供一种焊接底座及使用该焊接底座的功率半导体模块。
本实用新型提供一种接底座,所述焊接底座为中空的圆柱结构,所述圆柱的两个端面上均设置有多个凹槽,所述凹槽由所述圆柱的侧面延伸至所述中空处。其中凹槽的设计能够增大焊料与焊接底座端面的有效结合面积,从而增大焊接结合力,提高底座的焊接可靠性;另外,本实用新型中的采用的圆柱形结构相对于现有技术中的工字形结构来说结构更加简单,生产成本较低。
在本实用新型的一个实施例中,所述中空为贯穿圆柱的圆柱形孔,所述圆柱形孔与所述端面连接处设置有倒角。倒角的设置进一步加大了焊接时焊料与焊接地面的有效接触面积,从而提高了底座的焊接可靠性。
在本实用新型的一个实施例中,所述凹槽的深度小于形成所述倒角的斜面的宽度。这样的设置使得后续的与外部插针配合更为方便。
在本实用新型的一个实施例中,所述凹槽的深度的范围为0.05~0.25mm,所述凹槽的宽度范围为0.1~0.4mm。
在本实用新型的一个实施例中,每个端面上的均至少有三个凹槽。
在本实用新型的一个实施例中,所述焊接底座为一体结构。一体式结构使得该圆柱形的焊接底座加工简单,成本低廉。
在本实用新型的一个实施例中,所述底座材质为铜或者铜合金,所述底座表层具有银、锡、镍或金的镀层。
本实用新型的另一方面还公开一种功率半导体模块,包括至少一个以上所述的焊接底座。
在本实用新型的一个实施例中,所述的功率半导体模块还包括基板,所述基板上设置有陶瓷衬板,所述陶瓷衬板上设置有覆铜层,所述焊接底座焊接在覆铜层上。
在本实用新型的一个实施例中,所述的功率半导体模块还包括焊接在覆铜层上的并联IGBT芯片,所述焊接底座焊接在所述覆铜层上并联IGBT芯片的中间位置。将焊接底座焊接在覆铜层上并联IGBT芯片的中间位置,从而可以提高IGBT芯片的并联均流特性。
附图说明
在下文中将基于实施例并参考附图来对本实用新型进行更详细的描述。其中:
图1是现有技术中工字形平底底座的剖面示意图;
图2是现有技术中方形辅助信号PIN针与图1中的底座的配合示意图;
图3是本实用新型实施例中的焊接底座的整体结构示意图;
图4是本实用新型实施例中的焊接底座的剖视图;
图5是本实用新型实施例中的焊接底座的俯视图;
图6是本实用新型实施例中的焊接底座的焊接效果剖视示意图;
图7是本实用新型实施例中的焊接底座的焊接效果剖视示意图;
图8是本实用新型实施例中的使用该焊接底座的功率半导体模块内部局部示意;
图9是本实用新型实施例中的使用该焊接底座的功率半导体模块的剖视示意图。
在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本实用新型作进一步说明。
如图3所示为本实施例中的焊接底座的整体结构示意图,其中的焊接底座100为中空的圆柱结构,其中的圆柱结构的两个端面上均设置有多个凹槽10,具体的在本是实例中示意出的端面101上的凹槽10的个数为四个,另外一个端面上的凹槽10的个数未完全示意出,可以为与所示意出的端面中的凹槽10的个数相同,也可以不同,优选的,其中每个端面上的凹槽10的个数均大于等于三个。如图3所示,其中的凹槽10由圆柱的侧面102延伸至中空20处。
进一步的,在优选的,如图所示,其中的中空20为贯穿圆柱的圆柱形孔,所述圆柱形孔与所述端面101连接处设置有倒角103。倒角的设置进一步加大了焊接时焊料与焊接地面的有效接触面积,从而提高了底座的焊接可靠性。
图4是本实用新型实施例中的焊接底座的剖视图,图5是本实用新型实施例中的焊接底座的俯视图;在图4和图5对其中的部分结构做了尺寸的标注,进一步的,基于实际应用,在一些优选的实施例中,其中圆柱形结构的外径为Φ01,1.5mm≤Φ01≤3mm;中空20的直径为Φ02,0.6mm≤Φ01≤1.2mm;焊接底座的高度为h,3mm≤h≤5mm;凹槽10的深度为h1,0.05mm≤h1≤0.25mm;凹槽10的宽度为d1,0.1mm≤d1≤0.4mm;形成倒角103的斜面的宽度C01,0.1mm≤C01≤0.3mm。
优选的其中的h1<C01。这样的设置使得后续的与外部插针配合更为方便。倒角103其实质上位中空20的圆周面与端面101的连接面,这样的设计使得焊接底座100与外部的插针配合更为方便,使得插针更易操作。
优选的,本实施例中的焊接底座为一体结构。一体结构的设置使得底座结构更加坚固耐用,并且生产也更加方便。
从材质上来说,本实用新型中的焊接底座,优选的选用铜或者铜合金;进一步的,在焊接底座的表层设置有镀层,镀层的材质优选的为银、锡、镍或金。
对于本实用新型中的焊接底座,其具有上下两个端面;这两个端面相对焊接底座中间水平面,可对称,也可不对称。
图6和图7均是本实用新型实施例中的焊接底座的焊接效果剖视示意图;两者的区别在于分别为从不同的角度做出的剖切,由图6和图7可以看出,本实施例中的焊接底座在实际应用中被焊接在衬板的覆铜层201上,其中的焊料3由于凹槽10的设置从而与衬板的覆铜层201的接触面接比现有技术中的底座大得多,因此使得焊接更加稳固。
图8是本实用新型实施例中的使用该焊接底座的功率半导体模块200内部局部示意;图9是本实用新型实施例中的使用该焊接底座的功率半导体模块的剖视示意图。在本实用新型的功率半导体模块一个实施例中,其包括至少应如上述实施例中的焊接底座100,具体如图8和图9所示,该功率半导体模块包括基板202,所述基板上设置有陶瓷衬板203,所述陶瓷衬板203上设置有覆铜层201,所述焊接底座焊接在覆铜层201上。
进一步的,本实用新型中的陶瓷衬板203采用的是绝缘陶瓷材质,具体的可以为氧化铝、氮化铝或者氮化硅等材料。另外,还包括焊接在陶瓷衬板覆铜层上的IGBT芯片204,IGBT芯片204的辅助信号线通过铝或者铜键合线通过超声键合,连接到焊接底座100所在覆铜层201的位置;陶瓷衬板203焊接在基板202上,基板202可以为铜、AlSiC等材料。
进一步的,如图8和图9所示,其中的功率半导体模块200还包括壳体205,壳体205上设置有开口,辅助信号PIN针206通过开口延伸到壳体205来连接壳体外部的电子元件。优选的,辅助信号PIN针206可以为方形,其最大外径大于焊接底座的中空20的直径,通过过盈配合插接在焊接底座上;辅助信号PIN针206还可以为圆形,其最大外径小于焊接底座的中空20的直径,通过间隙配合插入焊接底座,并通过焊接与焊接底座连接牢固。辅助信号PIN针206高度高于功率半导体模块的壳体205高度,穿出功率半导体模块200,从而可以与上层驱动电路板连接。优选的,辅助信号PIN针206的材料为铜或者铜合金;并且在辅助信号PIN针206表面具有镀层,镀层的材质为镍、锡、金等。
本实用新型中的实施例中设计了一种开有槽的圆柱形焊接底座以及功率半导体模块具有以下优势:
1.本实用新型实施例中的设置有凹槽的圆柱形焊接底座,该焊接底座可以与陶瓷衬板焊接牢固。
2.本实用新型实施例中的设置有凹槽的焊接底座,可以焊接在陶瓷衬板覆铜层的任意位置,减少辅助信号表面覆铜层面积,提高IGBT衬板表面覆铜的有效利用面积,从而提高模块的功率密度。
3.本实用新型实施例中的设置有凹槽的焊接底座,可以焊接在陶瓷衬板覆铜层的任意位置,可以放在并联IGBT芯片的中间位置,提高IGBT芯片的并联均流特性。
4.本实用新型实施例中的设置有凹槽的焊接底座,可以焊接在陶瓷衬板覆铜层的任意位置,减少辅助信号表面覆铜层长度,从而降低控制回路的杂散电感。
5.本实用新型设计的圆柱形开槽焊接底座加工简单,成本低廉。
虽然已经参考优选实施例对本实用新型进行了描述,但在不脱离本实用新型的范围的情况下,可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是,只要不存在结构冲突,各个实施例中所提到的各项技术特征均可以任意方式组合起来。本实用新型并不局限于文中公开的特定实施例,而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种焊接底座,其特征在于,所述焊接底座为中空的圆柱结构,所述圆柱的两个端面上均设置有多个凹槽,所述凹槽由所述圆柱的侧面延伸至所述中空处。
2.根据权利要求1所述的焊接底座,其特征在于,所述中空为贯穿圆柱的圆柱形孔,所述圆柱形孔与所述端面连接处设置有倒角。
3.根据权利要求2所述的焊接底座,其特征在于,所述凹槽的深度小于形成所述倒角的斜面的宽度。
4.根据权利要求3所述的焊接底座,其特征在于,所述凹槽的深度的范围为0.05~0.25mm,所述凹槽的宽度范围为0.1~0.4mm。
5.根据权利要求1至4任一项所述的焊接底座,其特征在于,每个端面上的均至少有三个凹槽。
6.根据权利要求1至4任一项所述的焊接底座,其特征在于,所述焊接底座为一体结构。
7.根据权利要求6所述的焊接底座,其特征在于,所述底座材质为铜或者铜合金,所述底座表层具有银、锡、镍或金的镀层。
8.一种功率半导体模块,其特征在于,包括至少一个根据权利要求1至7任一项所述的焊接底座。
9.根据权利要求8所述的功率半导体模块,其特征在于,包括基板,所述基板上设置有陶瓷衬板,所述陶瓷衬板上设置有覆铜层,所述焊接底座焊接在覆铜层上。
10.根据权利要求8所述的功率半导体模块,其特征在于,还包括焊接在覆铜层上的并联IGBT芯片,所述焊接底座焊接在所述覆铜层上并联IGBT芯片的中间位置。
CN201920256976.3U 2019-02-28 2019-02-28 一种焊接底座及使用该焊接底座的功率半导体模块 Active CN209912864U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920256976.3U CN209912864U (zh) 2019-02-28 2019-02-28 一种焊接底座及使用该焊接底座的功率半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920256976.3U CN209912864U (zh) 2019-02-28 2019-02-28 一种焊接底座及使用该焊接底座的功率半导体模块

Publications (1)

Publication Number Publication Date
CN209912864U true CN209912864U (zh) 2020-01-07

Family

ID=69031389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920256976.3U Active CN209912864U (zh) 2019-02-28 2019-02-28 一种焊接底座及使用该焊接底座的功率半导体模块

Country Status (1)

Country Link
CN (1) CN209912864U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349596A (zh) * 2020-10-29 2021-02-09 广东芯聚能半导体有限公司 Igbt模块引脚的制作方法及igbt模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349596A (zh) * 2020-10-29 2021-02-09 广东芯聚能半导体有限公司 Igbt模块引脚的制作方法及igbt模块

Similar Documents

Publication Publication Date Title
US9877397B2 (en) Mounting jig for semiconductor device
US9640452B2 (en) Electronic component housing package and electronic device
KR960015868A (ko) 적층형 패키지 및 그 제조방법
US9000571B2 (en) Surface-mounting light emitting diode device and method for manufacturing the same
CN209912864U (zh) 一种焊接底座及使用该焊接底座的功率半导体模块
EP3644358B1 (en) Power semiconductor module arrangement including a contact element
EP2639841B1 (en) Light-emitting device, and method for manufacturing circuit board
CN111416273A (zh) 一种可制冷高速半导体激光二极管的封装结构
US20210265812A1 (en) Semiconductor laser device
CN212113711U (zh) 一种引线框架及to封装结构
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
CN212676254U (zh) 半导体功率模块及电子装置
JP2018190882A (ja) 半導体装置
KR100232221B1 (ko) 반도체 패키지 및 그 제조 방법
CN114093837B (zh) exposed lead从顶部引出的QFN/LGA的封装结构及其制造方法
CN113035790B (zh) 焊接底座及功率半导体模块
CN217691155U (zh) 针型电气连接的封装结构及电气组件
JP3301577B2 (ja) 電子部品用パッケージ
CN114823548B (zh) 一种面向光电共封装的lga封装结构
CN115579346B (zh) 功率模块的连接结构、封装结构以及制作工艺
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
CN210535658U (zh) 一种改进型引线框架
JP2004055985A (ja) セラミックパッケージ及び電子装置
CN213988868U (zh) 一种器件及封装结构
CN216871955U (zh) 一种使用铜线键合的功率模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201013

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TR01 Transfer of patent right