CN209880599U - 一种引线框架 - Google Patents

一种引线框架 Download PDF

Info

Publication number
CN209880599U
CN209880599U CN201920682648.XU CN201920682648U CN209880599U CN 209880599 U CN209880599 U CN 209880599U CN 201920682648 U CN201920682648 U CN 201920682648U CN 209880599 U CN209880599 U CN 209880599U
Authority
CN
China
Prior art keywords
unit
frame
lead frame
lead
utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201920682648.XU
Other languages
English (en)
Inventor
缪正华
丁银光
杨章特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boluo Jiexin Plastic Hardware Products Co Ltd
Original Assignee
Boluo Jiexin Plastic Hardware Products Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boluo Jiexin Plastic Hardware Products Co Ltd filed Critical Boluo Jiexin Plastic Hardware Products Co Ltd
Priority to CN201920682648.XU priority Critical patent/CN209880599U/zh
Application granted granted Critical
Publication of CN209880599U publication Critical patent/CN209880599U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种引线框架,所述引线框架包括若干个并排设置的UNIT,所述UNIT包括PAD区、OUTER LEAD区,所述PAD区设置在UNIT中部,所述OUTER LEAD区设置在UNIT的下端,所述上下相邻的两个UNIT之间的OUTER LEAD区互接共用;所述引线框架还包括上下两个边框,其用于支撑UNIT;所述一竖排UNIT之间共用两个边框引脚,节省材料;所述边框上开有用于产品定位的圆孔;所述引线框架每一竖排设置有十二个UNIT;所述每两个UNIT中心之间Y方向间距a为6.1000mm;本实用新型引线框架整体UNIT排列多、节省材料。

Description

一种引线框架
技术领域
本实用新型涉及集成电路技术领域,尤其涉及一种引线框架。
背景技术
引线框架作为集成电路的芯片载体,是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件,它起到了和外部导线连接的桥梁作用,绝大部分的半导体集成块中都需要使用引线框架,是电子信息产业中重要的基础材料。
其中UNIT为小单元,PAD为基岛、载体,OUTER LEAD为外角;以前的模具技术不成熟,只能做到一竖排,排两个UINT,共用两个定位边框,每个UNIT共用两个外脚,UNIT排列少且浪费材料。
实用新型内容
本实用新型要解决的技术问题是提供一种UNIT排列多,并节省材料的引线框架。
为实现上述目的,本实用新型提供了一种引线框架,所述引线框架包括若干个并排设置的UNIT,所述UNIT包括PAD区、OUTER LEAD区,所述PAD区设置在UNIT中部,所述OUTERLEAD区设置在UNIT的下端,所述上下相邻的两个UNIT之间的OUTER LEAD区互接共用。
作为本实用新型的一种改进,所述引线框架还包括上下两个边框,其用于支撑UNIT。
作为本实用新型的一种改进,所述一竖排UNIT之间共用两个边框引脚,节省材料。
作为本实用新型的一种改进,所述边框上开有用于产品定位的圆孔。
作为本实用新型的一种改进,所述引线框架每一竖排设置有十二个UNIT,数量合适,提高了冲压的效率。
作为本实用新型的一种改进,所述每两个UNIT中心之间Y方向间距a为6.1000mm,使排列更佳。
作为本实用新型的一种改进,所述每两个UNIT中心之间X方向间距b为11.5000mm,使排列更佳。
综上所述,本实用新型一种引线框架中由于上下相邻的两个UNIT之间的OUTERLEAD区互接共用,节省材料的同时可以一次排上更多UNIT;引线框架还包括上下两个边框,其用于支撑UNIT;一竖排UNIT之间共用两个边框引脚,节省材料;边框上开有用于产品定位的圆孔;引线框架每一竖排设置有十二个UNIT,数量合适,提高了冲压的效率;每两个UNIT中心之间Y方向间距a为6.1000mm,使排列更佳;每两个UNIT中心之间X方向间距b为11.5000mm,使排列更佳;本实用新型引线框架整体UNIT排列多、节省材料。
附图说明
图1为现有技术引线框架结构示意图;
图2为本实用新型引线框架结构示意图;
图3为本实用新型单个UNIT结构示意图;
附图中标记为:1、引线框架,2、UNIT,3、PAD区,4、OUTER LEAD区,5、边框,6、边框引脚,7、圆孔。
具体实施方式
下面结合附图对本实用新型的具体实施方式作进一步说明,在此需要说明的是,对于下述实施方式的说明用于帮忙理解实用新型,但并不构成对本实用新型的限定。
在本实用新型中PAD为基岛、载体;UNIT为小单元;OUTER LEAD为外角。
图1示出了现有技术中引线框架排两个UINT,共用两个定位边框,每个UNIT共用两个外脚,UNIT排列少且浪费材料。
图2-3示出了本实用新型公开的一种引线框架,其包括若干个并排设置的UNIT 2,UNIT 2包括PAD区3、OUTER LEAD区4,PAD区3设置在UNIT 2中部,OUTER LEAD区4设置在UNIT2的下端,上下相邻的两个UNIT 2之间的OUTER LEAD区4互接共用。
作为本实用新型的优选方案,引线框架1还包括上下两个边框5,其用于支撑UNIT2。
作为本实用新型的优选方案,一竖排UNIT 2之间共用两个边框引脚6,节省材料。
作为本实用新型的优选方案,边框5上开有用于产品定位的圆孔7。
作为本实用新型的优选方案,引线框架1每一竖排设置有十二个UNIT 2,数量合适,提高了冲压的效率。
作为本实用新型的优选方案,每两个UNIT 2中心之间Y方向间距a为6.1000mm,使排列更佳。
作为本实用新型的优选方案,每两个UNIT 2中心之间X方向间距b为11.5000mm,使排列更佳。
综上所述,本实用新型一种引线框架中由于上下相邻的两个UNIT 2之间的OUTERLEAD区4互接共用,节省材料的同时可以一次排上更多UNIT 2;引线框架1还包括上下两个边框5,其用于支撑UNIT 2;一竖排UNIT 2之间共用两个边框引脚6,节省材料;边框5上开有用于产品定位的圆孔7;引线框架1每一竖排设置有十二个UNIT 2,数量合适,提高了冲压的效率;每两个UNIT 2中心之间Y方向间距a为6.1000mm,排列距离佳;每两个UNIT 2中心之间X方向间距b为11.5000mm,排列距离佳;本实用新型引线框架整体UNIT排列多、节省材料。
以上所述仅为本实用新型的优选实施方式而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种引线框架,其特征在于,所述引线框架包括若干个并排设置的UNIT,所述UNIT包括PAD区、OUTER LEAD区,所述PAD区设置在UNIT中部,所述OUTER LEAD区设置在UNIT的下端,上下相邻的两个UNIT之间的OUTER LEAD区互接共用。
2.如权利要求1所述的一种引线框架,其特征在于,所述引线框架还包括上下两个边框,其用于支撑UNIT。
3.如权利要求1所述的一种引线框架,其特征在于,一竖排UNIT之间共用两个边框引脚。
4.如权利要求2所述的一种引线框架,其特征在于,所述边框上开有用于产品定位的圆孔。
5.如权利要求1所述的一种引线框架,其特征在于,所述引线框架每一竖排设置有十二个UNIT。
6.如权利要求1所述的一种引线框架,其特征在于,每两个UNIT中心之间Y方向间距a为6.1000mm。
7.如权利要求1所述的一种引线框架,其特征在于,每两个UNIT中心之间X方向间距b为11.5000mm。
CN201920682648.XU 2019-05-13 2019-05-13 一种引线框架 Expired - Fee Related CN209880599U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920682648.XU CN209880599U (zh) 2019-05-13 2019-05-13 一种引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920682648.XU CN209880599U (zh) 2019-05-13 2019-05-13 一种引线框架

Publications (1)

Publication Number Publication Date
CN209880599U true CN209880599U (zh) 2019-12-31

Family

ID=68964940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920682648.XU Expired - Fee Related CN209880599U (zh) 2019-05-13 2019-05-13 一种引线框架

Country Status (1)

Country Link
CN (1) CN209880599U (zh)

Similar Documents

Publication Publication Date Title
TWI237878B (en) Multi-row leadframe
CN100382296C (zh) 引线框架、树脂密封型半导体装置及其制造方法
JP5004385B2 (ja) 半導体メモリチップとそれを用いた半導体メモリ装置
TW200727440A (en) An integrated circuit device package with an additional contact pad, a lead frame and an electronic device
CN202888164U (zh) 一种新型to系列矩阵式引线框架
CN209880599U (zh) 一种引线框架
CN210668356U (zh) 一种多行矩阵式to系列引线框架结构
CN207966971U (zh) 用于半导体封装结构的万用转接电路层
CN203367269U (zh) 一种引线框架
CN211238235U (zh) 一种超大步距高精度引线框架
TWI677956B (zh) 用於半導體封裝結構的萬用轉接電路層
CN216749882U (zh) 双芯芯片框架
CN216958022U (zh) 一种dip7l封装结构的引线框架
CN216054692U (zh) 一种新型高密度半导体引线框架结构
JP4248528B2 (ja) リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法
CN210628298U (zh) 电子元件引线框架
CN218414567U (zh) 一种64引脚7排7×7封装引线框架
CN204167288U (zh) 扁平无引脚封装体
CN101127332A (zh) 晶片上引脚球格阵列封装构造
CN221262373U (zh) 一种基于双基岛的引线框架
CN218769523U (zh) 半导体封装支架
CN215377368U (zh) 一种多引脚芯片支架焊线治具
CN221551875U (zh) 一种芯片高密度封装框架
CN210668357U (zh) 一种pdfn5x6 12行矩阵式引线框架结构
CN210897266U (zh) 一种四基岛九芯片的引线框架

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191231

CF01 Termination of patent right due to non-payment of annual fee