CN209843691U - 一种双面塑封的芯片封装结构 - Google Patents

一种双面塑封的芯片封装结构 Download PDF

Info

Publication number
CN209843691U
CN209843691U CN201920830486.XU CN201920830486U CN209843691U CN 209843691 U CN209843691 U CN 209843691U CN 201920830486 U CN201920830486 U CN 201920830486U CN 209843691 U CN209843691 U CN 209843691U
Authority
CN
China
Prior art keywords
chip
substrate
plastic package
package body
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920830486.XU
Other languages
English (en)
Inventor
徐健
朴晟源
金政汉
闵炯一
卜亚亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Star Science And Technology Semiconductor (jiangyin) Co Ltd
Stats Chippac Semiconductor Jiangyin Co Ltd
Original Assignee
Star Science And Technology Semiconductor (jiangyin) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Star Science And Technology Semiconductor (jiangyin) Co Ltd filed Critical Star Science And Technology Semiconductor (jiangyin) Co Ltd
Priority to CN201920830486.XU priority Critical patent/CN209843691U/zh
Application granted granted Critical
Publication of CN209843691U publication Critical patent/CN209843691U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种双面塑封的芯片封装结构，属于半导体芯片封装技术领域。其在芯片（40）的正面设置芯片下金属凸块（41），并通过芯片下金属凸块（41）倒装于基板（10）的上表面，基板（10）的上表面设置若干个导流孔（15），导流孔（15）上下贯穿基板（10）；塑封料在基板（10）的上表面和基板（10）的内部形成塑封体Ⅰ（21）、在基板（10）的下表面形成塑封体Ⅱ（22），塑封体Ⅰ（21）覆盖基板（10）上方的芯片（40），并填充芯片（40）与基板（10）之间的空隙，以及导流孔（15），塑封体Ⅰ（21）与塑封体Ⅱ（22）为一体结构。本实用新型可以提高塑封品质，降低芯片下金属凸块间空洞的发生。

Description

一种双面塑封的芯片封装结构
技术领域
本实用新型涉及一种双面塑封的芯片封装结构，属于半导体封装技术领域。
背景技术
现有的芯片封装都是单面塑封的，通过塑封料将芯片与基板结合，同时保护芯片，以及金属引线、焊球等附件。随着半导体技术的发展，芯片封装的尺寸越来越小，尤其是需要倒装封装的芯片，要求其与基板结合的焊球的尺寸越来越小、越来越密，焊球彼此间的间隙越来越小，不仅影响了芯片与基板的结合力，而且影响了塑封料的流动性，在焊球彼此间容易形成空洞的不良缺陷，降低了芯片封装的可靠性。
发明内容
本实用新型的目的在于克服现有技术中存在的不足，提供一种解决芯片下塑封料出现空洞的不良缺陷的双面塑封的芯片封装结构，以提高芯片封装的可靠性。
本实用新型的目的是这样实现的：
本实用新型一种双面塑封的芯片封装结构，其包括基板和芯片，所述芯片设置于基板的上方，所述芯片的正面设置芯片下金属凸块，并通过所述芯片下金属凸块倒装于基板的上表面，所述基板的上表面设置若干个导流孔，所述导流孔上下贯穿基板；
塑封料在基板的上表面和基板的内部形成塑封体Ⅰ、在基板的下表面形成塑封体Ⅱ，所述塑封体Ⅰ覆盖基板上方的芯片，并填充芯片与基板之间的空隙，以及导流孔，所述塑封体Ⅰ与塑封体Ⅱ为一体结构。
进一步地，所述导流孔1与基板的夹角α范围：30°≤α≤90°。
进一步地，所述塑封体Ⅱ在基板的下表面呈条状或点状。
进一步地，所述塑封体Ⅱ的纵截面呈矩形、梯形或弧形凸起。
进一步地，所述芯片下金属凸块的上下两端均设有焊料，其上端与芯片的正面焊盘连接，其下端与基板的上表面焊盘连接。
进一步地，还包括金属散热层，所述金属散热层覆盖芯片封装结构的上表面和侧面，并与基板内的金属布线连接。
进一步地，所述金属散热层与芯片的背面贴合连接。
进一步地，所述基板的下方设置焊球。
有益效果
（1）本实用新型提供了一种双面塑封的芯片封装结构，通过基板导流孔的设计，改变塑封料流动方向，增加塑封料在芯片下金属凸块之间的流动性，更好地填充芯片下金属凸块间的空隙；
（2）本实用新型提供的双面塑封的芯片封装结构适用于小间距芯片下金属凸块，可以提高塑封品质，降低芯片下金属凸块间空洞等不良缺陷的发生；
（3）本实用新型提供的双面塑封的芯片封装结构通过金属散热层与基板内的金属层连接，进一步增强了封装结构的散热功能，提高了封装的可靠性。
附图说明
图1为本实用新型一种双面塑封的芯片封装结构的实施例一的剖面示意图；
图2和图3分别为图1中塑封体Ⅱ的分布的示意图；
图4为本实用新型一种双面塑封的芯片封装结构的实施例二的剖面示意图；
其中，
基板10
导流孔15
金属布线17
塑封体Ⅰ21
塑封体Ⅱ22
焊球30
芯片40
芯片下金属凸块41
金属散热层60。
具体实施方式
下面结合附图对本实用新型的具体实施方式进行详细说明。为了易于说明，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“在…上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向（旋转90度或处于其他定向），本文所使用的空间相对描述可因此进行类似的解释。
实施例一
本实用新型一种双面塑封的芯片封装结构，如图1至图3所示。
基板10的上方设置芯片40，芯片40通过芯片下金属凸块41倒装于基板10的上表面，芯片下金属凸块41的上下两端均设有焊料，其上端与芯片40的正面焊盘连接，其下端与基板10的上表面焊盘连接。芯片下金属凸块41彼此间的间距越来越小，现在工艺可以实现芯片下金属凸块41彼此间的间距范围为40~60微米。基板10的上表面设置若干个导流孔15，并上下贯穿基板10。导流孔15的直径50微米~300微米，疏密根据实际需要布局。导流孔15垂直基板10，也可以与基板10成夹角α，α取值范围：30°≤α≤90°，如图1所示。
塑封料覆盖基板10上方的芯片40，并填充芯片40与基板10之间的空隙，塑封料在芯片下金属凸块41之间流动，经过导流孔15流到基板10的下方，经高温固化后，在基板10的上表面和基板10的内部形成塑封体Ⅰ21、在下表面形成点状或条塑封体Ⅱ22，其纵截面可以呈矩形、梯形或弧形凸起。图1至图3中以纵截面呈梯形的条状塑封体Ⅱ22示意。塑封体Ⅰ21与塑封体Ⅱ22为一体结构，使整个芯片封装结构形成双面塑封。因此，导流孔15可以分布于芯片下金属凸块41较密的地方，以降低塑封料于芯片下金属凸块间空洞等不良缺陷的发生；也可以分布于芯片下金属凸块41较稀疏的地方，灌入塑封料固化后增强塑封力，提高芯片封装结构的可靠性，如图3所示。
基板10的下表面设置焊球30，用于下一工艺的步连接。
实施例二
本实用新型一种双面塑封的芯片封装结构，如图2、图3和图4所示。
基板10的上方设置芯片40，芯片40通过芯片下金属凸块41倒装于基板10的上表面，芯片下金属凸块41的上下两端均设有焊料，其上端与芯片40的正面焊盘连接，其下端与基板10的上表面焊盘连接。芯片下金属凸块41彼此间的间距越来越小，现在工艺可以实现芯片下金属凸块41彼此间的间距范围为40~60微米。基板10的上表面设置若干个导流孔15，并上下贯穿基板10。导流孔15的直径50微米~300微米，疏密根据实际需要布局。导流孔15垂直基板10，也可以与基板10成夹角α，α取值范围：30°≤α≤90°。
塑封料覆盖基板10上方的芯片40，并填充芯片40与基板10之间的空隙，塑封料在芯片下金属凸块41之间流动，经过导流孔15流到基板10的下方，经高温固化后，在基板10的上表面和基板10的内部形成塑封体Ⅰ21、在下表面形成点状或条塑封体Ⅱ22，其纵截面可以呈矩形、梯形或弧形凸起。图2至图4中以纵截面呈梯形的条状塑封体Ⅱ22示意。塑封体Ⅰ21与塑封体Ⅱ22为一体结构，使整个芯片封装结构形成双面塑封。因此，导流孔15可以分布于芯片下金属凸块41较密的地方，以降低塑封料于芯片下金属凸块间空洞等不良缺陷的发生；也可以分布于芯片下金属凸块41较稀疏的地方，灌入塑封料固化后增强塑封力，提高芯片封装结构的可靠性，如图3所示。
芯片封装结构的上表面和侧面还可以通过溅射或沉积工艺覆盖一层或多层金属散热层60，如图4所示。在芯片封装结构的上表面，通过研磨工艺，将芯片40的背面露出，金属散热层60可以与芯片40的背面直接贴合连接。在芯片封装结构的侧面，通过切割工艺，可以将基板10内的金属布线17露出，金属散热层60可以与基板10内的金属布线17连接。金属散热层60的设置进一步增强了封装结构的散热功能，提高了芯片封装的可靠性。
基板10的下表面设置焊球30，用于下一工艺的步连接。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种双面塑封的芯片封装结构，其包括基板（10）和芯片（40），所述芯片（40）设置于基板（10）的上方，其特征在于，所述芯片（40）的正面设置芯片下金属凸块（41），并通过所述芯片下金属凸块（41）倒装于基板（10）的上表面，所述基板（10）的上表面设置若干个导流孔（15），所述导流孔（15）上下贯穿基板（10）；
塑封料在基板（10）的上表面和基板（10）的内部形成塑封体Ⅰ（21）、在基板（10）的下表面形成塑封体Ⅱ（22），所述塑封体Ⅰ（21）覆盖基板（10）上方的芯片（40），并填充芯片（40）与基板（10）之间的空隙，以及导流孔（15），所述塑封体Ⅰ（21）与塑封体Ⅱ（22）为一体结构。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述导流孔（15）与基板（10）的夹角α范围：30°≤α≤90°。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封体Ⅱ（22）在基板（10）的下表面呈条状或点状。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述塑封体Ⅱ（22）的纵截面呈矩形、梯形或弧形凸起。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封体Ⅱ（22）的纵截面呈矩形、梯形或弧形凸起。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片下金属凸块（41）的上下两端均设有焊料，其上端与芯片（40）的正面焊盘连接，其下端与基板（10）的上表面焊盘连接。
7.根据权利要求1所述的芯片封装结构，其特征在于，还包括金属散热层（60），所述金属散热层（60）覆盖芯片封装结构的上表面和侧面，并与基板（10）内的金属布线（17）连接。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述金属散热层（60）与芯片（40）的背面贴合连接。
9.根据权利要求1至8中任一项所述的芯片封装结构，其特征在于，所述基板（10）的下方设置焊球（13）。
CN201920830486.XU 2019-06-04 2019-06-04 一种双面塑封的芯片封装结构 Active CN209843691U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920830486.XU CN209843691U (zh) 2019-06-04 2019-06-04 一种双面塑封的芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920830486.XU CN209843691U (zh) 2019-06-04 2019-06-04 一种双面塑封的芯片封装结构

Publications (1)

Publication Number Publication Date
CN209843691U true CN209843691U (zh) 2019-12-24

Family

ID=68898814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920830486.XU Active CN209843691U (zh) 2019-06-04 2019-06-04 一种双面塑封的芯片封装结构

Country Status (1)

Country Link
CN (1) CN209843691U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675093A (zh) * 2021-07-14 2021-11-19 复旦大学 一种双面塑封的散热结构的封装设计及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675093A (zh) * 2021-07-14 2021-11-19 复旦大学 一种双面塑封的散热结构的封装设计及制备方法
CN113675093B (zh) * 2021-07-14 2024-05-24 复旦大学 一种双面塑封的散热结构的封装设计及制备方法

Similar Documents

Publication Publication Date Title
US7804161B2 (en) Semiconductor device and dam for resin
JP5168160B2 (ja) 半導体装置及び半導体装置の製造方法
US20210305132A1 (en) Open cavity bridge co-planar placement architectures and processes
CN106057787A (zh) 扇出封装件中的离散聚合物
US7675186B2 (en) IC package with a protective encapsulant and a stiffening encapsulant
US20210280528A1 (en) Semiconductor structure
JP2008252027A (ja) 半導体装置
KR101772286B1 (ko) 패키지-온-패키지 구조물 및 그 제조 방법
US9123629B2 (en) Chip package and method for forming the same
US20070224729A1 (en) Method for manufacturing a flip-chip package, substrate for manufacturing and flip-chip assembly
CN207765435U (zh) 一种倒装焊芯片的封装结构
CN210668340U (zh) 一种基板的散热结构
CN209843691U (zh) 一种双面塑封的芯片封装结构
TWI469310B (zh) 覆晶堆疊封裝結構及其封裝方法
US11557574B2 (en) Semiconductor package
WO2018040519A1 (zh) 一种半导体装置及制造方法
CN210224006U (zh) 一种多芯片的封装结构
CN103794568B (zh) 集成电路底部填充方案
CN210575938U (zh) 一种用于lga封装的基板结构
KR101162508B1 (ko) 반도체 패키지
CN112185903A (zh) 电子封装件及其制法
US20140159232A1 (en) Apparatus and Method for Three Dimensional Integrated Circuits
CN114823573A (zh) 一种散热型封装结构及其形成方法
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
Tsuji et al. Development of encapsulant material for molded underfil for fine pitch flip chip packages

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant